JP2002134882A - 薄膜回路基板の製造方法 - Google Patents
薄膜回路基板の製造方法Info
- Publication number
- JP2002134882A JP2002134882A JP2000326333A JP2000326333A JP2002134882A JP 2002134882 A JP2002134882 A JP 2002134882A JP 2000326333 A JP2000326333 A JP 2000326333A JP 2000326333 A JP2000326333 A JP 2000326333A JP 2002134882 A JP2002134882 A JP 2002134882A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- forming
- photosensitive organic
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0577—Double layer of resist having the same pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0585—Second resist used as mask for selective stripping of first resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 ミリ波またはマイクロ波モジュールとして用
いられる薄膜回路基板において、十分な厚みをもってパ
ターニングされた絶縁膜を安定して形成できるようにす
る。 【解決手段】 洗浄された基体１上に、導体膜３を所定
のパターンをもって形成した後、導体膜３を覆うよう
に、基体１上に絶縁膜４を形成する工程と、絶縁膜４を
パターニングする工程とを実施した後、さらに、第２の
絶縁膜５を形成する工程と、この絶縁膜５をパターニン
グする工程とを実施する、というように、絶縁膜を形成
する工程と絶縁膜をパターニングする工程とを必要回数
繰り返す。
いられる薄膜回路基板において、十分な厚みをもってパ
ターニングされた絶縁膜を安定して形成できるようにす
る。 【解決手段】 洗浄された基体１上に、導体膜３を所定
のパターンをもって形成した後、導体膜３を覆うよう
に、基体１上に絶縁膜４を形成する工程と、絶縁膜４を
パターニングする工程とを実施した後、さらに、第２の
絶縁膜５を形成する工程と、この絶縁膜５をパターニン
グする工程とを実施する、というように、絶縁膜を形成
する工程と絶縁膜をパターニングする工程とを必要回数
繰り返す。
Description
【０００１】
【発明の属する技術分野】この発明は、基体上に導体膜
が形成され、この導体膜を覆うように基体上に絶縁膜が
形成された構造を有する、薄膜回路基板の製造方法に関
するもので、特に、ミリ波またはマイクロ波領域で適用
されるモジュールを構成する薄膜回路基板の製造方法に
関するものである。
が形成され、この導体膜を覆うように基体上に絶縁膜が
形成された構造を有する、薄膜回路基板の製造方法に関
するもので、特に、ミリ波またはマイクロ波領域で適用
されるモジュールを構成する薄膜回路基板の製造方法に
関するものである。
【０００２】
【従来の技術】無線通信分野において、ミリ波またはマ
イクロ波領域で用いられる高周波モジュールに対して、
小型であり、低価格であり、かつ高性能であることが求
められている。
イクロ波領域で用いられる高周波モジュールに対して、
小型であり、低価格であり、かつ高性能であることが求
められている。
【０００３】上述のようなミリ波またはマイクロ波モジ
ュールは、基体と、基体上に形成される導体膜と、導体
膜を覆うように基体上に形成される絶縁膜とを備える構
造を有する薄膜回路基板を構成している。また、上述し
た導体膜を下層導体膜とし、絶縁膜上に、上層導体膜が
形成される場合には、絶縁膜は、層間絶縁膜として機能
する。
ュールは、基体と、基体上に形成される導体膜と、導体
膜を覆うように基体上に形成される絶縁膜とを備える構
造を有する薄膜回路基板を構成している。また、上述し
た導体膜を下層導体膜とし、絶縁膜上に、上層導体膜が
形成される場合には、絶縁膜は、層間絶縁膜として機能
する。
【０００４】このようなミリ波またはマイクロ波モジュ
ールにおいて、伝送損失が小さくかつ効率の良い伝送線
路を備えることが要望されており、そのため、伝送線路
を与える導体膜には、電気抵抗が小さい導電材料が用い
られている。
ールにおいて、伝送損失が小さくかつ効率の良い伝送線
路を備えることが要望されており、そのため、伝送線路
を与える導体膜には、電気抵抗が小さい導電材料が用い
られている。
【０００５】また、下層導体膜と上層導体膜との間の層
間絶縁膜に対しては、比誘電率が低く、かつ誘電正接が
小さい誘電体材料からなることが要求されており、その
ため、低誘電率かつ低誘電正接であるポリイミド、エポ
キシ系樹脂、ベンゾシクロブテン系樹脂、アクリル樹
脂、環状オレフィン系樹脂のような有機樹脂が層間絶縁
膜の材料として用いられている。
間絶縁膜に対しては、比誘電率が低く、かつ誘電正接が
小さい誘電体材料からなることが要求されており、その
ため、低誘電率かつ低誘電正接であるポリイミド、エポ
キシ系樹脂、ベンゾシクロブテン系樹脂、アクリル樹
脂、環状オレフィン系樹脂のような有機樹脂が層間絶縁
膜の材料として用いられている。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た層間絶縁膜の厚みが薄いと、下層導体膜と上層導体膜
との間に意図しない電磁結合が生じ、目的とする特性が
得られないことがある。そのため、層間絶縁膜の厚みを
厚くすることが望まれるが、このような絶縁膜を厚くし
たとき、特に、２０μｍ以上に厚くしたとき、以下のよ
うな問題に遭遇する。
た層間絶縁膜の厚みが薄いと、下層導体膜と上層導体膜
との間に意図しない電磁結合が生じ、目的とする特性が
得られないことがある。そのため、層間絶縁膜の厚みを
厚くすることが望まれるが、このような絶縁膜を厚くし
たとき、特に、２０μｍ以上に厚くしたとき、以下のよ
うな問題に遭遇する。
【０００７】絶縁膜は、感光性有機膜からなる場合と、
非感光性有機膜からなる場合とがある。
非感光性有機膜からなる場合とがある。
【０００８】絶縁膜が感光性有機膜からなる場合には、
パターニングされた絶縁膜を得るため、（１）ワニス状
の感光性有機膜の形成、（２）プリベーク、（３）露
光、（４）現像、（５）キュアの各工程が実施される。
パターニングされた絶縁膜を得るため、（１）ワニス状
の感光性有機膜の形成、（２）プリベーク、（３）露
光、（４）現像、（５）キュアの各工程が実施される。
【０００９】この場合、感光性有機膜の厚みが厚いと、
光吸収の度合いが大きくなり、（３）の露光工程におい
て、光が感光性有機膜の底部にまで到達しない。そのた
め、（４）の現像工程において、ポジ型感光性有機膜の
場合には、現像残りが生じ、ネガ型感光性有機膜の場合
には、この有機膜の剥離が生じやすい。
光吸収の度合いが大きくなり、（３）の露光工程におい
て、光が感光性有機膜の底部にまで到達しない。そのた
め、（４）の現像工程において、ポジ型感光性有機膜の
場合には、現像残りが生じ、ネガ型感光性有機膜の場合
には、この有機膜の剥離が生じやすい。
【００１０】他方、絶縁膜が非感光性有機膜からなる場
合、パターニングされた絶縁膜を形成するため、（１）
ワニス状の非感光性有機膜の形成、（２）プリベーク、
（３）キュア、（４）エッチングレジストの形成、
（５）エッチング、（６）エッチングレジストの剥離の
各工程が実施される。
合、パターニングされた絶縁膜を形成するため、（１）
ワニス状の非感光性有機膜の形成、（２）プリベーク、
（３）キュア、（４）エッチングレジストの形成、
（５）エッチング、（６）エッチングレジストの剥離の
各工程が実施される。
【００１１】この場合、非感光性有機膜の厚みが厚い
と、当該非感光性有機膜自身に大きな応力が発生し、
（３）のキュア工程の後に、非感光性有機膜にクラック
が生じたり、この有機膜が剥がれたりすることがある。
と、当該非感光性有機膜自身に大きな応力が発生し、
（３）のキュア工程の後に、非感光性有機膜にクラック
が生じたり、この有機膜が剥がれたりすることがある。
【００１２】そこで、この発明の目的は、有機樹脂から
なる絶縁膜が厚くされても、上述のような問題を生じに
くくすることができる、薄膜回路基板の製造方法を提供
しようとすることである。
なる絶縁膜が厚くされても、上述のような問題を生じに
くくすることができる、薄膜回路基板の製造方法を提供
しようとすることである。
【００１３】
【課題を解決するための手段】この発明は、ミリ波また
はマイクロ波モジュールとして用いられる薄膜回路基板
の製造方法に向けられる。
はマイクロ波モジュールとして用いられる薄膜回路基板
の製造方法に向けられる。
【００１４】薄膜回路基板は、基体と、基体上に形成さ
れる導体膜と、導体膜を覆うように基体上に形成される
絶縁膜とを備えている。
れる導体膜と、導体膜を覆うように基体上に形成される
絶縁膜とを備えている。
【００１５】基体は、誘電体セラミックからなり、その
厚さが０．０５ｍｍ〜２ｍｍであり、抗折強度が５００
ｋｇｆ／ｃｍ2 〜４０００ｋｇｆ／ｃｍ2 である。
厚さが０．０５ｍｍ〜２ｍｍであり、抗折強度が５００
ｋｇｆ／ｃｍ2 〜４０００ｋｇｆ／ｃｍ2 である。
【００１６】上述のように、基体を誘電体セラミックか
ら構成するのは、基体の材料の比誘電率を大きくして、
薄膜回路基板の小型化を図るためである。また、基体の
厚さを０．０５ｍｍ以上とするのは、基体の機械的強度
を所定以上に保つためである。他方、基体の厚みが厚く
なるほど、素子間の結合が大きくなることを考慮して、
ミリ波またはマイクロ波領域で許される最大厚みは２ｍ
ｍである。また、基体の抗折強度が５００ｋｇｆ／ｃｍ
2 〜４０００ｋｇｆ／ｃｍ2 としたのは、この発明に係
る製造方法を実施するにあたり、基体が割れない範囲を
限定したものである。
ら構成するのは、基体の材料の比誘電率を大きくして、
薄膜回路基板の小型化を図るためである。また、基体の
厚さを０．０５ｍｍ以上とするのは、基体の機械的強度
を所定以上に保つためである。他方、基体の厚みが厚く
なるほど、素子間の結合が大きくなることを考慮して、
ミリ波またはマイクロ波領域で許される最大厚みは２ｍ
ｍである。また、基体の抗折強度が５００ｋｇｆ／ｃｍ
2 〜４０００ｋｇｆ／ｃｍ2 としたのは、この発明に係
る製造方法を実施するにあたり、基体が割れない範囲を
限定したものである。
【００１７】導体膜は、Ｃｕ、Ａｕ、Ａｇ、Ａｌ、Ｎ
ｉ、Ｔｉ、Ｃｒ、Ｎｉ−Ｃｒ、Ｎｂ、およびＶから選ば
れた少なくとも１種を含む。
ｉ、Ｔｉ、Ｃｒ、Ｎｉ−Ｃｒ、Ｎｂ、およびＶから選ば
れた少なくとも１種を含む。
【００１８】絶縁膜は、ポリイミド、エポキシ系樹脂、
ベンゾシクロブテン系樹脂、アクリル系樹脂、および環
状オレフィン系樹脂から選ばれた少なくとも１種を含む
有機樹脂からなり、その厚みが２０μｍ以上であり、１
つのパターンの面積が５ｃｍ 2 以下であり、応力が１５
ＭＰａ〜６０ＭＰａである。
ベンゾシクロブテン系樹脂、アクリル系樹脂、および環
状オレフィン系樹脂から選ばれた少なくとも１種を含む
有機樹脂からなり、その厚みが２０μｍ以上であり、１
つのパターンの面積が５ｃｍ 2 以下であり、応力が１５
ＭＰａ〜６０ＭＰａである。
【００１９】上述のように、絶縁膜の厚さを２０μｍ以
上としたのは、絶縁膜によって導体膜間のアイソレーシ
ョンを行なう場合、ミリ波またはマイクロ波領域におい
てアイソレーションが可能となる最小膜厚が２０μｍで
あるからである。また、１つのパターンの面積が５ｃｍ
2 以下としたのは、絶縁膜による薄膜回路基板の小型化
の利点が奏される最大面積が５ｃｍ2 であるからであ
る。また、絶縁膜の応力を１５ＭＰａ〜６０ＭＰａとし
たのは、上述のような有機樹脂からなる膜の一般的な応
力がこの範囲内にあるからである。
上としたのは、絶縁膜によって導体膜間のアイソレーシ
ョンを行なう場合、ミリ波またはマイクロ波領域におい
てアイソレーションが可能となる最小膜厚が２０μｍで
あるからである。また、１つのパターンの面積が５ｃｍ
2 以下としたのは、絶縁膜による薄膜回路基板の小型化
の利点が奏される最大面積が５ｃｍ2 であるからであ
る。また、絶縁膜の応力を１５ＭＰａ〜６０ＭＰａとし
たのは、上述のような有機樹脂からなる膜の一般的な応
力がこの範囲内にあるからである。
【００２０】このような構成を有する薄膜回路基板を製
造するにあたって、この発明によれば、基体を洗浄する
工程と、基体上に、導体膜を所定のパターンをもって形
成する工程と、導体膜を覆うように、基体上に絶縁膜を
形成する工程と、絶縁膜をパターニングする工程とが実
施され、前述した技術的課題を解決するため、絶縁膜を
形成する工程と絶縁膜をパターニングする工程とが複数
回繰り返されることを特徴としている。
造するにあたって、この発明によれば、基体を洗浄する
工程と、基体上に、導体膜を所定のパターンをもって形
成する工程と、導体膜を覆うように、基体上に絶縁膜を
形成する工程と、絶縁膜をパターニングする工程とが実
施され、前述した技術的課題を解決するため、絶縁膜を
形成する工程と絶縁膜をパターニングする工程とが複数
回繰り返されることを特徴としている。
【００２１】絶縁膜が感光性有機膜からなる場合、好ま
しくは、絶縁膜を形成する工程は、ワニス状の感光性有
機膜を基体上に形成する工程を備え、パターニングする
工程は、感光性有機膜をフォトリソグラフィによって露
光・現像する工程と、感光性有機膜をキュアする工程と
を備える。
しくは、絶縁膜を形成する工程は、ワニス状の感光性有
機膜を基体上に形成する工程を備え、パターニングする
工程は、感光性有機膜をフォトリソグラフィによって露
光・現像する工程と、感光性有機膜をキュアする工程と
を備える。
【００２２】絶縁膜が非感光性有機膜からなる場合、好
ましくは、絶縁膜を形成する工程は、ワニス状の非感光
性有機膜を基体上に形成する工程を備え、パターニング
する工程は、非感光性有機膜をキュアする工程と、非感
光性有機膜上にエッチングレジストを形成する工程と、
ドライエッチングによって非感光性有機膜をエッチング
する工程と、エッチングレジストを除去する工程とを備
える。
ましくは、絶縁膜を形成する工程は、ワニス状の非感光
性有機膜を基体上に形成する工程を備え、パターニング
する工程は、非感光性有機膜をキュアする工程と、非感
光性有機膜上にエッチングレジストを形成する工程と、
ドライエッチングによって非感光性有機膜をエッチング
する工程と、エッチングレジストを除去する工程とを備
える。
【００２３】
【発明の実施の形態】以下に、この発明の実施の形態
を、より具体的な実施例に基づいて説明する。実施例に
おいては、導体膜の材料としてＣｕを用い、絶縁膜にお
いてポリイミドを用いているが、これらの材料に限定さ
れるものではない。
を、より具体的な実施例に基づいて説明する。実施例に
おいては、導体膜の材料としてＣｕを用い、絶縁膜にお
いてポリイミドを用いているが、これらの材料に限定さ
れるものではない。
【００２４】（実施例１）この実施例１においては、絶
縁膜の形成のために感光性ポリイミドが用いられる。
縁膜の形成のために感光性ポリイミドが用いられる。
【００２５】まず、図１（１）に示すように、基体１が
用意される。基体１は、たとえばアルミナのような誘電
体セラミックから構成される。基体１の厚さは、０．０
５ｍｍ〜２ｍｍであり、同じく抗折強度は５００ｋｇｆ
／ｃｍ2 〜４０００ｋｇｆ／ｃｍ2 である。
用意される。基体１は、たとえばアルミナのような誘電
体セラミックから構成される。基体１の厚さは、０．０
５ｍｍ〜２ｍｍであり、同じく抗折強度は５００ｋｇｆ
／ｃｍ2 〜４０００ｋｇｆ／ｃｍ2 である。
【００２６】次に、基体１が洗浄される。この洗浄にあ
たり、たとえば、プラズマアッシングや、アセトン、イ
ソプロピルアルコール、メタノール、エタノール等の有
機溶剤による表面洗浄が適用される。
たり、たとえば、プラズマアッシングや、アセトン、イ
ソプロピルアルコール、メタノール、エタノール等の有
機溶剤による表面洗浄が適用される。
【００２７】次に、図１（２）に示すように、基体１上
に、リフトオフ用レジストパターン２が形成される。こ
のリフトオフ用レジストパターン２の形成にあたって
は、たとえばクロロベンゼン法が適用される。
に、リフトオフ用レジストパターン２が形成される。こ
のリフトオフ用レジストパターン２の形成にあたって
は、たとえばクロロベンゼン法が適用される。
【００２８】より詳細には、まず、ベンゾシクロブテン
上に、厚膜用ポジ型レジスト（たとえば、クラリアント
社製「ＡＺＰ４６２０」）を、１５００ｒｐｍ×３０秒
のスピン塗布にて６μｍの膜厚をもって形成し、９０℃
のクリーンオーブンにて３０分間プリベークする。次
に、約４０℃に保ったクロロベンゼン中に、基体１を１
０分間浸し、レジスト表面に対現像液難溶化層を形成し
た後、９０℃のホットプレート上に９０秒間放置して、
余分なクロロベンゼンを蒸発させる。次に、密着露光機
によって、ｈ線を用いた露光を行ない、アルカリ現像液
（たとえば、クラリアント社製「ＡＺ４００Ｋ」）中に
基体１を２分間浸漬する。このような工程を経てリフト
オフ用レジストパターン２を形成した基体１を、純水に
よって５分間以上洗浄し、次いで、スピン乾燥機によっ
て乾燥させる。
上に、厚膜用ポジ型レジスト（たとえば、クラリアント
社製「ＡＺＰ４６２０」）を、１５００ｒｐｍ×３０秒
のスピン塗布にて６μｍの膜厚をもって形成し、９０℃
のクリーンオーブンにて３０分間プリベークする。次
に、約４０℃に保ったクロロベンゼン中に、基体１を１
０分間浸し、レジスト表面に対現像液難溶化層を形成し
た後、９０℃のホットプレート上に９０秒間放置して、
余分なクロロベンゼンを蒸発させる。次に、密着露光機
によって、ｈ線を用いた露光を行ない、アルカリ現像液
（たとえば、クラリアント社製「ＡＺ４００Ｋ」）中に
基体１を２分間浸漬する。このような工程を経てリフト
オフ用レジストパターン２を形成した基体１を、純水に
よって５分間以上洗浄し、次いで、スピン乾燥機によっ
て乾燥させる。
【００２９】次に、図１（３）に示すように、基体１を
真空蒸着装置に投入し、まず、基体１との密着層を形成
するように、Ｔｉを１００ｎｍの厚みで成膜し、次い
で、Ｃｕを５μｍの厚みで成膜し、基体１上に導体膜３
を所定のパターンをもって形成する。なお、導体膜３
は、基体２上だけでなく、リフトオフ用レジストパター
ン２上にも形成される。
真空蒸着装置に投入し、まず、基体１との密着層を形成
するように、Ｔｉを１００ｎｍの厚みで成膜し、次い
で、Ｃｕを５μｍの厚みで成膜し、基体１上に導体膜３
を所定のパターンをもって形成する。なお、導体膜３
は、基体２上だけでなく、リフトオフ用レジストパター
ン２上にも形成される。
【００３０】次に、図１（４）に示すように、基体１
を、たとえばアセトンに浸漬し、さらに超音波を印加す
ることによって、余分なリフトオフ用レジストパターン
２およびその上の導体膜３を除去（リフトオフ）する。
を、たとえばアセトンに浸漬し、さらに超音波を印加す
ることによって、余分なリフトオフ用レジストパターン
２およびその上の導体膜３を除去（リフトオフ）する。
【００３１】次に、図１（５）に示すように、基体１上
に、３−アミノプロピルシラン等の密着性向上剤を塗布
した後、ワニス状のネガ型感光性ポリイミド（たとえ
ば、東レ社製「フォトニースＵＲ−３１８０Ｅ」）を、
２１５０ｒｐｍで３０秒間スピン塗布し、次いで、ホッ
トプレートを用いて、６０℃で６分間、８０℃で６分間
および１００℃で６分間のプリベークを行なうことによ
って、導体膜３を覆うように、基体１上に感光性ポリイ
ミド膜４を形成する。
に、３−アミノプロピルシラン等の密着性向上剤を塗布
した後、ワニス状のネガ型感光性ポリイミド（たとえ
ば、東レ社製「フォトニースＵＲ−３１８０Ｅ」）を、
２１５０ｒｐｍで３０秒間スピン塗布し、次いで、ホッ
トプレートを用いて、６０℃で６分間、８０℃で６分間
および１００℃で６分間のプリベークを行なうことによ
って、導体膜３を覆うように、基体１上に感光性ポリイ
ミド膜４を形成する。
【００３２】次に、密着露光機を用いて、４００ｍＪ／
ｃｍ2 のｈ線を感光性ポリイミド膜４に照射した後、ポ
リイミド専用現像液（たとえば、東レ社製「ＤＶ−６０
５」）に基体１を７．５分間浸漬することによって、図
１（６）に示すように、感光性ポリイミド膜４の未露光
部を除去し、それによって、たとえば４ｃｍ2 のパター
ン面積を有する感光性ポリイミド膜４を得る。
ｃｍ2 のｈ線を感光性ポリイミド膜４に照射した後、ポ
リイミド専用現像液（たとえば、東レ社製「ＤＶ−６０
５」）に基体１を７．５分間浸漬することによって、図
１（６）に示すように、感光性ポリイミド膜４の未露光
部を除去し、それによって、たとえば４ｃｍ2 のパター
ン面積を有する感光性ポリイミド膜４を得る。
【００３３】次に、上述のようにパターニングされた感
光性ポリイミド膜４を、酸素濃度１００ｐｐｍ以下の窒
素雰囲気中において、４００℃で１時間キュアすること
によって、ポリイミドを熱重合させる。この段階で得ら
れた感光性ポリイミド膜４は、その厚みがたとえば１５
μｍである。
光性ポリイミド膜４を、酸素濃度１００ｐｐｍ以下の窒
素雰囲気中において、４００℃で１時間キュアすること
によって、ポリイミドを熱重合させる。この段階で得ら
れた感光性ポリイミド膜４は、その厚みがたとえば１５
μｍである。
【００３４】次に、図１（５）および（６）に示した工
程と実質的に同じ工程を実施し、図１（７）に示すよう
に、第２の感光性ポリイミド膜５を形成し、次いで、図
１（８）に示すように、第２の感光性ポリイミド膜５を
パターニングする。
程と実質的に同じ工程を実施し、図１（７）に示すよう
に、第２の感光性ポリイミド膜５を形成し、次いで、図
１（８）に示すように、第２の感光性ポリイミド膜５を
パターニングする。
【００３５】そして、上述のような感光性ポリイミド膜
の形成およびパターニングの各工程を必要回数繰り返
し、それによって、合計膜厚がたとえば３０μｍ以上の
感光性ポリイミド膜を得る。
の形成およびパターニングの各工程を必要回数繰り返
し、それによって、合計膜厚がたとえば３０μｍ以上の
感光性ポリイミド膜を得る。
【００３６】（実施例２）この実施例２においては、絶
縁膜の形成のために非感光性ポリイミドが用いられる。
縁膜の形成のために非感光性ポリイミドが用いられる。
【００３７】まず、図２（１）に示すように、基体１１
を用意し、これを洗浄する工程、同（２）に示すよう
に、基体１１上にリフトオフ用レジストパターン１２を
形成する工程、同（３）に示すように、基体１１上に導
体膜１３を形成する工程、および、同（４）に示すよう
に、余分なリフトオフ用レジストパターン１２およびそ
の上の導体膜１３をリフトオフする工程が、前述した実
施例１の場合と同様の方法に基づいて実施される。
を用意し、これを洗浄する工程、同（２）に示すよう
に、基体１１上にリフトオフ用レジストパターン１２を
形成する工程、同（３）に示すように、基体１１上に導
体膜１３を形成する工程、および、同（４）に示すよう
に、余分なリフトオフ用レジストパターン１２およびそ
の上の導体膜１３をリフトオフする工程が、前述した実
施例１の場合と同様の方法に基づいて実施される。
【００３８】次に、図２（５）に示すように、基体１１
上に、３−アミノプロピルシラン等の密着性向上剤を塗
布した後、ワニス状の非感光性ポリイミド（日立化成社
製「ＯＰＩ−Ｎ３２０５」）を１０００ｒｐｍで３０秒
間スピン塗布した後、酸素濃度１００ｐｐｍ以下の窒素
雰囲気中において、１００℃で３０分間、２００℃で３
０分間および３５０℃で６０分間のキュアを行ない熱重
合させることによって、非感光性ポリイミド膜１４を形
成する。
上に、３−アミノプロピルシラン等の密着性向上剤を塗
布した後、ワニス状の非感光性ポリイミド（日立化成社
製「ＯＰＩ−Ｎ３２０５」）を１０００ｒｐｍで３０秒
間スピン塗布した後、酸素濃度１００ｐｐｍ以下の窒素
雰囲気中において、１００℃で３０分間、２００℃で３
０分間および３５０℃で６０分間のキュアを行ない熱重
合させることによって、非感光性ポリイミド膜１４を形
成する。
【００３９】次に、図２（６）に示すように、非感光性
ポリイミド膜１４上に、エッチングレジスト１５を形成
する。
ポリイミド膜１４上に、エッチングレジスト１５を形成
する。
【００４０】より詳細には、まず、厚膜ポジ型レジスト
（たとえば、クラリアント社製「ＡＰＺ４６２０」）
を、１５００ｒｐｍで３０秒間のスピン塗布によって６
μｍの膜厚をもって成膜し、９０℃のクリーンオーブン
にて３０秒間プリベークする。次いで、密着露光機を用
いて、ｈ線による露光を行ない、アルカリ現像液（たと
えば、クラリアント社製「ＡＺ４００Ｋ」）中に基体１
１を２分間浸漬する。そして、このような工程を経てパ
ターニングされたエッチングレジスト１５を、純水にて
５分間以上洗浄し、スピン乾燥機にて乾燥させる。
（たとえば、クラリアント社製「ＡＰＺ４６２０」）
を、１５００ｒｐｍで３０秒間のスピン塗布によって６
μｍの膜厚をもって成膜し、９０℃のクリーンオーブン
にて３０秒間プリベークする。次いで、密着露光機を用
いて、ｈ線による露光を行ない、アルカリ現像液（たと
えば、クラリアント社製「ＡＺ４００Ｋ」）中に基体１
１を２分間浸漬する。そして、このような工程を経てパ
ターニングされたエッチングレジスト１５を、純水にて
５分間以上洗浄し、スピン乾燥機にて乾燥させる。
【００４１】次に、図２（７）に示すように、非感光性
ポリイミド膜１４のエッチングを行なう。たとえば、反
応性イオンエッチング（ＲＩＥ）装置を用いて、Ｏ2 ガ
ス流量１４０ｓｃｃｍ、ＣＦ4 ガス流量６０ｓｃｃｍ、
圧力０．４Ｔｏｒｒ、およびＲＦパワー３００Ｗの条件
にて１５分間のエッチング処理１６を行なう。この結
果、たとえばパターン面積が４ｃｍ2 となるようにパタ
ーニングされた非感光性ポリイミド膜１４が基体１１上
に与えられる。
ポリイミド膜１４のエッチングを行なう。たとえば、反
応性イオンエッチング（ＲＩＥ）装置を用いて、Ｏ2 ガ
ス流量１４０ｓｃｃｍ、ＣＦ4 ガス流量６０ｓｃｃｍ、
圧力０．４Ｔｏｒｒ、およびＲＦパワー３００Ｗの条件
にて１５分間のエッチング処理１６を行なう。この結
果、たとえばパターン面積が４ｃｍ2 となるようにパタ
ーニングされた非感光性ポリイミド膜１４が基体１１上
に与えられる。
【００４２】次に、図２（８）に示すように、エッチン
グレジスト１５をアセトンにて剥離する。このようにし
て、たとえば膜厚が１２μｍのパターニングされた非感
光性ポリイミド膜１４を得ることができる。
グレジスト１５をアセトンにて剥離する。このようにし
て、たとえば膜厚が１２μｍのパターニングされた非感
光性ポリイミド膜１４を得ることができる。
【００４３】次に、図２（９）〜（１２）に示すよう
に、前述した図２（５）〜（８）に示した工程と実質的
に同様の工程が繰り返される。すなわち、図２（９）に
示すように、第２の非感光性ポリイミド膜１７が形成さ
れ、図２（１０）に示すように、第２のエッチングレジ
スト１８が形成され、このエッチングレジスト１８がパ
ターニングされ、次いで、図２（１１）に示すように、
再びエッチング処理１６が実施され、それによって、図
２（１２）に示すように、パターニングされた第２の非
感光性ポリイミド膜１７が前述の第１の非感光性ポリイ
ミド膜１４上に形成される。
に、前述した図２（５）〜（８）に示した工程と実質的
に同様の工程が繰り返される。すなわち、図２（９）に
示すように、第２の非感光性ポリイミド膜１７が形成さ
れ、図２（１０）に示すように、第２のエッチングレジ
スト１８が形成され、このエッチングレジスト１８がパ
ターニングされ、次いで、図２（１１）に示すように、
再びエッチング処理１６が実施され、それによって、図
２（１２）に示すように、パターニングされた第２の非
感光性ポリイミド膜１７が前述の第１の非感光性ポリイ
ミド膜１４上に形成される。
【００４４】そして、上述のような非感光性ポリイミド
膜の形成およびパターニングの各工程を必要回数繰り返
し、それによって、合計膜厚がたとえば２４μｍ以上の
非感光性ポリイミド膜を得る。
膜の形成およびパターニングの各工程を必要回数繰り返
し、それによって、合計膜厚がたとえば２４μｍ以上の
非感光性ポリイミド膜を得る。
【００４５】
【発明の効果】以上のように、この発明によれば、比較
的膜厚の薄い絶縁膜をパターニングしながら積み重ねる
ことによって、たとえば膜厚２０μｍ以上といった比較
的厚い絶縁膜を得るようにしているので、現像残り、ク
ラックまたは剥がれを生じさせることなく、比較的膜厚
の大きい絶縁膜を薄膜回路基板において形成することが
可能となる。
的膜厚の薄い絶縁膜をパターニングしながら積み重ねる
ことによって、たとえば膜厚２０μｍ以上といった比較
的厚い絶縁膜を得るようにしているので、現像残り、ク
ラックまたは剥がれを生じさせることなく、比較的膜厚
の大きい絶縁膜を薄膜回路基板において形成することが
可能となる。
【００４６】したがって、ミリ波またはマイクロ波モジ
ュールとして用いられる薄膜回路基板において、上層導
電膜と下層導電膜との間に形成される層間絶縁膜の厚み
を十分に厚くすることができ、これら上層および下層の
導体膜間に生じ得る電磁結合を防止でき、ミリ波または
マイクロ波モジュールにおいて目標とする特性をより容
易に達成することができる。
ュールとして用いられる薄膜回路基板において、上層導
電膜と下層導電膜との間に形成される層間絶縁膜の厚み
を十分に厚くすることができ、これら上層および下層の
導体膜間に生じ得る電磁結合を防止でき、ミリ波または
マイクロ波モジュールにおいて目標とする特性をより容
易に達成することができる。
【図１】この発明の一実施形態による薄膜回路基板の製
造方法に含まれる代表的な工程を順次図解的に示す断面
図である。
造方法に含まれる代表的な工程を順次図解的に示す断面
図である。
【図２】この発明の他の実施形態による薄膜回路基板の
製造方法に含まれる代表的な工程を順次図解的に示す断
面図である。
製造方法に含まれる代表的な工程を順次図解的に示す断
面図である。
１，１１ 基体 ３，１３ 導体膜 ４，５ 感光性ポリイミド膜（絶縁膜） １４，１７ 非感光性ポリイミド膜（絶縁膜） １５，１８ エッチングレジスト １６ エッチング処理
フロントページの続き Ｆターム(参考） 5E314 AA24 AA25 AA27 AA32 AA33 AA36 BB06 BB11 BB12 CC01 DD07 FF02 FF11 GG04 GG11 GG26 5E346 AA02 AA26 AA38 BB01 CC02 CC08 CC09 CC10 CC31 CC32 CC37 CC38 CC39 DD03 DD31 EE33 EE39 GG18 GG19 GG22 HH01
Claims (3)
- 【請求項１】 基体と、前記基体上に形成される導体膜
と、前記導体膜を覆うように前記基体上に形成される絶
縁膜とを備え、 前記基体は、誘電体セラミックからなり、その厚さが
０．０５ｍｍ〜２ｍｍであり、抗折強度が５００ｋｇｆ
／ｃｍ2 〜４０００ｋｇｆ／ｃｍ2 であり、 前記導体膜は、Ｃｕ、Ａｕ、Ａｇ、Ａｌ、Ｎｉ、Ｔｉ、
Ｃｒ、Ｎｉ−Ｃｒ、Ｎｂ、およびＶから選ばれた少なく
とも１種を含み、 前記絶縁膜は、ポリイミド、エポキシ系樹脂、ベンゾシ
クロブテン系樹脂、アクリル系樹脂、および環状オレフ
ィン系樹脂から選ばれた少なくとも１種を含む有機樹脂
からなり、その厚さが２０μｍ以上であり、１つのパタ
ーンの面積が５ｃｍ2 以下であり、応力が１５ＭＰａ〜
６０ＭＰａであり、 ミリ波またはマイクロ波モジュールとして用いられる薄
膜回路基板の製造方法であって、 前記基体を洗浄する工程と、 前記基体上に、前記導体膜を所定のパターンをもって形
成する工程と、 前記導体膜を覆うように、前記基体上に前記絶縁膜を形
成する工程と、 前記絶縁膜をパターニングする工程とを備え、 前記絶縁膜を形成する工程と前記絶縁膜をパターニング
する工程とを複数回繰り返すことを特徴とする、薄膜回
路基板の製造方法。 - 【請求項２】 前記絶縁膜は感光性有機膜からなり、前
記絶縁膜を形成する工程は、ワニス状の感光性有機膜を
前記基体上に形成する工程を備え、前記パターニングす
る工程は、前記感光性有機膜をフォトリソグラフィによ
って露光・現像する工程と、前記感光性有機膜をキュア
する工程とを備える、請求項１に記載の薄膜回路基板の
製造方法。 - 【請求項３】 前記絶縁膜は非感光性有機膜からなり、
前記絶縁膜を形成する工程は、ワニス状の非感光性有機
膜を前記基体上に形成する工程を備え、前記パターニン
グする工程は、前記非感光性有機膜をキュアする工程
と、前記非感光性有機膜上にエッチングレジストを形成
する工程と、ドライエッチングによって前記非感光性有
機膜をエッチングする工程と、前記エッチングレジスト
を除去する工程とを備える、請求項１に記載の薄膜回路
基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326333A JP3711858B2 (ja) | 2000-10-26 | 2000-10-26 | 薄膜回路基板の製造方法 |
| US10/035,400 US20020098448A1 (en) | 2000-10-26 | 2001-10-26 | Method of producing thin film circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326333A JP3711858B2 (ja) | 2000-10-26 | 2000-10-26 | 薄膜回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134882A true JP2002134882A (ja) | 2002-05-10 |
| JP3711858B2 JP3711858B2 (ja) | 2005-11-02 |
Family
ID=18803540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000326333A Expired - Fee Related JP3711858B2 (ja) | 2000-10-26 | 2000-10-26 | 薄膜回路基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020098448A1 (ja) |
| JP (1) | JP3711858B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011048293A (ja) * | 2009-08-28 | 2011-03-10 | Toppan Printing Co Ltd | 感光性樹脂組成物、これを用いた液晶表示装置用基板、及び液晶表示装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6818532B2 (en) * | 2002-04-09 | 2004-11-16 | Oriol, Inc. | Method of etching substrates |
| CN100529962C (zh) * | 2003-08-16 | 2009-08-19 | 鸿富锦精密工业（深圳）有限公司 | 导光板模仁制造方法 |
| JP5863343B2 (ja) * | 2011-09-01 | 2016-02-16 | キヤノン株式会社 | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5837427A (en) * | 1996-04-30 | 1998-11-17 | Samsung Electro-Mechanics Co Co., Ltd. | Method for manufacturing build-up multi-layer printed circuit board |
-
2000
- 2000-10-26 JP JP2000326333A patent/JP3711858B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-26 US US10/035,400 patent/US20020098448A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011048293A (ja) * | 2009-08-28 | 2011-03-10 | Toppan Printing Co Ltd | 感光性樹脂組成物、これを用いた液晶表示装置用基板、及び液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020098448A1 (en) | 2002-07-25 |
| JP3711858B2 (ja) | 2005-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006237011A (ja) | フレキシブル回路構造体の製造方法及び材料品 | |
| JP3995253B2 (ja) | 感光性ポリイミドパターンの形成方法及び該パターンを有する電子素子 | |
| CN101276778A (zh) | 一种利用光敏胶层制作空气桥的方法 | |
| JP2002134882A (ja) | 薄膜回路基板の製造方法 | |
| CN114613584A (zh) | 一种软磁材料和软磁带材的刻蚀方法 | |
| CN1147923C (zh) | 晶体管t型发射极或栅极金属图形的制造方法 | |
| CN110400741A (zh) | 一种lcp柔性基板无源阻容元件的制备方法 | |
| CN116190249A (zh) | 一种陶瓷基板的表面处理方法 | |
| JPH06268378A (ja) | 多層配線基板のビアホールの形成方法 | |
| JP5200727B2 (ja) | 弾性波装置の製造方法及び弾性波装置 | |
| JP3750532B2 (ja) | 薄膜回路基板及びその製造方法 | |
| JP2007011146A (ja) | ポリマー光導波路の電極形成方法 | |
| JP2004014848A (ja) | 薄膜回路基板及びその製造方法 | |
| JP4311249B2 (ja) | 弾性波装置の製造方法 | |
| JPH06120659A (ja) | 多層配線構成体 | |
| JP2007081350A (ja) | 積層基板及び薄膜デバイスの製造方法 | |
| JP2004320127A (ja) | 薄膜圧電共振子の製造方法、薄膜圧電共振子の製造装置、薄膜圧電共振子および電子部品 | |
| JP4457399B2 (ja) | 光導波路デバイスの製造方法、および、光導波路デバイス | |
| CN114639600B (zh) | 薄膜图案化的方法和显示面板的制备方法 | |
| JP2000003037A (ja) | 配線構造とその製造方法 | |
| JPH0620230A (ja) | 薄膜磁気ヘッドおよびその製法 | |
| JP3147835B2 (ja) | 半導体装置の製造方法 | |
| JP3689985B2 (ja) | 回路基板及びその製造方法 | |
| JP2003043282A (ja) | 電極を含む光導波路デバイス、光学素子、電極膜、および、光学素子の製造方法 | |
| JPH06244553A (ja) | 薄膜多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050726 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050808 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080826 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090826 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090826 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100826 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100826 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |