JP2004320127A - 薄膜圧電共振子の製造方法、薄膜圧電共振子の製造装置、薄膜圧電共振子および電子部品 - Google Patents
薄膜圧電共振子の製造方法、薄膜圧電共振子の製造装置、薄膜圧電共振子および電子部品 Download PDFInfo
- Publication number
- JP2004320127A JP2004320127A JP2003107845A JP2003107845A JP2004320127A JP 2004320127 A JP2004320127 A JP 2004320127A JP 2003107845 A JP2003107845 A JP 2003107845A JP 2003107845 A JP2003107845 A JP 2003107845A JP 2004320127 A JP2004320127 A JP 2004320127A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- forming
- film
- electrode
- resist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 125
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 94
- 239000010408 film Substances 0.000 claims abstract description 175
- 239000007772 electrode material Substances 0.000 claims abstract description 101
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 230000015572 biosynthetic process Effects 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 25
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical compound C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 21
- 229910052737 gold Inorganic materials 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 239000002904 solvent Substances 0.000 claims description 7
- 238000004381 surface treatment Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 226
- 239000012790 adhesive layer Substances 0.000 description 43
- 230000004888 barrier function Effects 0.000 description 36
- 239000010931 gold Substances 0.000 description 34
- 239000011651 chromium Substances 0.000 description 30
- 238000005530 etching Methods 0.000 description 30
- 239000000126 substance Substances 0.000 description 24
- 238000004544 sputter deposition Methods 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 15
- 229910052804 chromium Inorganic materials 0.000 description 15
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 14
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 10
- MVPPADPHJFYWMZ-UHFFFAOYSA-N chlorobenzene Chemical compound ClC1=CC=CC=C1 MVPPADPHJFYWMZ-UHFFFAOYSA-N 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000007654 immersion Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 150000007513 acids Chemical class 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- QARVLSVVCXYDNA-UHFFFAOYSA-N bromobenzene Chemical compound BrC1=CC=CC=C1 QARVLSVVCXYDNA-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/42—Piezoelectric device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】所望の電気的特性を有する薄膜圧電共振子を確実に製造する。
【解決手段】基体の上に形成した下部電極３を覆うようにして基体の上に圧電膜４を形成した後に圧電膜４を覆うようにしてレジスト層Ｒ３を形成し、圧電膜４における上部電極の形成部位Ｐ６を露出させる露出用孔Ｈ６をレジスト層Ｒ３に形成することによって圧電膜４の上にレジスト層Ｒ３からなるマスクＭ３を形成した後に、露出用孔Ｈ６から露出している圧電膜４およびマスクＭ３の上に上部電極を形成するための電極材料層６ｂを形成し、その後にマスクＭ３を除去することによってマスクＭ３上の電極材料層６ｂを除去して上部電極を形成する。
【選択図】 図１５
【解決手段】基体の上に形成した下部電極３を覆うようにして基体の上に圧電膜４を形成した後に圧電膜４を覆うようにしてレジスト層Ｒ３を形成し、圧電膜４における上部電極の形成部位Ｐ６を露出させる露出用孔Ｈ６をレジスト層Ｒ３に形成することによって圧電膜４の上にレジスト層Ｒ３からなるマスクＭ３を形成した後に、露出用孔Ｈ６から露出している圧電膜４およびマスクＭ３の上に上部電極を形成するための電極材料層６ｂを形成し、その後にマスクＭ３を除去することによってマスクＭ３上の電極材料層６ｂを除去して上部電極を形成する。
【選択図】 図１５
Description
【０００１】
【発明の属する技術分野】
本発明は、基体の上に、下部電極、圧電膜および上部電極をこの順で形成する薄膜圧電共振子の製造方法および製造装置、その製造方法に従って製造された薄膜圧電共振子、並びにその薄膜圧電共振子を含めて構成された電子部品に関するものである。
【０００２】
【従来の技術】
この種の製造方法に従って製造された薄膜圧電共振子として、携帯電話等の電子機器に搭載するフィルタなどに用いられる薄膜圧電素子が特開２００１−２５１１５９号公報に開示されている。この薄膜圧電素子は、シリコン基板（１１）の上に下部電極（１３）、圧電膜（１４）および上部電極（１５）がこの順で形成されて構成されている。この場合、シリコン基板は、薄膜圧電素子の基体であって、その上面にはシリコン酸化膜（１２）が形成され、その下面には、マスク材（１９）の層が形成されている。また、シリコン基板には、共振用空洞（２０）が形成されて、駆動時における下部電極、圧電膜および上部電極の共振が可能に構成されている。
【０００３】
この薄膜圧電素子の製造に際しては、まず、シリコン基板におけるシリコン酸化膜の上に、下部電極を形成するための金属膜を形成した後に、エッチングによって金属膜の下部電極に相当する部位を残してかつ不要部位を取り除いて下部電極を形成する。この際に、一例として、金属膜の上にフォトレジスト層を形成して露光および現像することでマスクを形成し、このマスクを用いてエッチングを行う。次に、シリコン基板１１上に例えばスパッタ法によって下部電極を覆うようにして圧電膜を形成する。次いで、上部電極を形成するための金属膜を圧電膜の上に形成した後に、エッチングによって金属膜の上部電極に相当する部位を残してかつ不要部位を取り除いて上部電極を形成する。この際には、下部電極の形成時と同様にして、例えばフォトレジスト層を露光および現像して形成したマスクを用いてエッチングを行う。続いて、シリコン基板の下面に形成されたマスク材をマスクとしてシリコン基板をエッチングすることによって共振用空洞を形成する。この後、圧電膜および上部電極を覆うようにして有機樹脂材料を塗布して有機樹脂膜（２１）を形成することにより、薄膜圧電素子が完成する。
【０００４】
【特許文献１】
特開２００１−２５１１５９号公報（第３−４頁）
【０００５】
【発明が解決しようとする課題】
ところが、従来の薄膜圧電素子の製造方法には、以下の問題点がある。すなわち、従来の製造方法では、圧電膜の上に形成した金属膜をエッチングすることによって上部電極を形成している。したがって、ウェットエッチング法によって上部電極を形成する場合、圧電膜を形成している材料と、上部電極を形成している金属との組み合わせによっては、金属膜の不要部位が除去されてエッチング液が圧電膜の表面に触れた際に、金属膜をエッチングするためのエッチング液によって圧電膜までもがエッチングされる。また、エッチング液によって圧電膜がエッチングされ始める直前にエッチングを完了する場合、除去すべき金属膜が圧電膜の上に部分的に必ず残留する。この場合、圧電膜に対するエッチングや、金属膜の部分的な残留が生じた状態では、薄膜圧電素子の電気的特性がその設計目標としての所望の特性を満たさないこととなる。したがって、圧電膜をエッチングすることなく不要な金属膜を完全に除去するようにエッチングを行う必要がある。しかし、金属膜のエッチングを完了するまでの時間は、金属膜の厚みの僅かなばらつきや、エッチング液の温度変化などに起因して、エッチングを行う都度変化する。したがって、従来の薄膜圧電素子の製造方法には、圧電膜をエッチングすることなく不要な金属膜を完全に除去して上部電極を形成するのが困難であるという問題点が存在する。また、従来の製造方法では、下部電極の形成時においてその下部電極の下方に存在する基体材料がエッチングされるという不都合、または、除去すべき金属膜が基体材料上に残留するという不都合が生じる。したがって、この点を改善するのが好ましい。
【０００６】
本発明は、かかる問題点に鑑みてなされたものであり、所望の電気的特性を有する薄膜圧電共振子を確実に製造し得る薄膜圧電共振子の製造方法および製造装置、その製造方法に従って製造された薄膜圧電共振子、並びにその薄膜圧電共振子を含めて構成された電子部品とを提供することを主目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成すべく本発明に係る薄膜圧電共振子の製造方法は、基体の上に形成した下部電極を覆うようにして当該基体の上に圧電膜を形成した後に当該圧電膜を覆うようにしてレジスト層を形成し、前記圧電膜における上部電極の形成部位を露出させる露出用孔を前記レジスト層に形成することによって当該圧電膜の上に前記レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記圧電膜および前記マスクの上に前記上部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記上部電極を形成する。
【０００８】
また、本発明に係る薄膜圧電共振子の製造方法は、基体を覆うようにしてレジスト層を形成し、前記基体における下部電極の形成部位を露出させる露出用孔を前記レジスト層に形成することによって当該基体の上に前記レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記基体および前記マスクの上に前記下部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記下部電極を形成し、当該下部電極を覆うようにして前記基体の上に圧電膜を形成した後に当該圧電膜の上に上部電極を形成する。
【０００９】
また、本発明に係る薄膜圧電共振子の製造方法は、基体を覆うようにしてレジスト層を形成し、前記基体における下部電極の形成部位を露出させる露出用孔を前記レジスト層に形成することによって当該基体の上に前記レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記基体および前記マスクの上に前記下部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記下部電極を形成し、当該下部電極を覆うようにして前記基体の上に圧電膜を形成した後に当該圧電膜を覆うようにしてレジスト層を形成し、前記圧電膜における上部電極の形成部位を露出させる露出用孔を当該圧電膜上の前記レジスト層に形成することによって当該圧電膜の上に当該レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記圧電膜および前記マスクの上に前記上部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記上部電極を形成する。
【００１０】
この場合、前記マスクの形成に際して、前記レジスト層の厚み方向における上面側が前記露出用孔の口縁において当該厚み方向における下面側よりも前記形成部位の上方に向けて突出するように当該露出用孔を形成するのが好ましい。
【００１１】
また、前記レジスト層を形成した後にベンゼン系の溶剤に浸して当該レジスト層を表面処理し、その後に前記形成部位を露出させるようして前記レジスト層に前記露出用孔を形成するのが好ましい。
【００１２】
さらに、現像液によって溶融可能な第１のレジスト層を形成した後に当該第１のレジスト層を覆うようにして第２のレジスト層を形成し、当該第２のレジスト層を露光処理した後に前記現像液に浸して前記両レジスト層を貫通させることによって前記露出用孔を形成するのが好ましい。
【００１３】
また、前記圧電膜をＺｎＯによって形成するのが好ましい。
【００１４】
さらに、前記電極材料層をＡｌまたはＡｕによって形成するのが好ましい。
【００１５】
また、本発明に係る薄膜圧電共振子の製造装置は、基体の上に形成した下部電極を覆うようにして当該基体の上に圧電膜を形成した後に当該圧電膜を覆うようにしてレジスト層を形成し、前記圧電膜における上部電極の形成部位を露出させる露出用孔を前記レジスト層に形成することによって当該圧電膜の上に前記レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記圧電膜および前記マスクの上に前記上部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記上部電極を形成可能に構成されている。
【００１６】
また、本発明に係る薄膜圧電共振子の製造装置は、基体を覆うようにしてレジスト層を形成し、前記基体における下部電極の形成部位を露出させる露出用孔を前記レジスト層に形成することによって当該基体の上に前記レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記基体および前記マスクの上に前記下部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記下部電極を形成し、当該下部電極を覆うようにして前記基体の上に圧電膜を形成した後に当該圧電膜の上に上部電極を形成可能に構成されている。
【００１７】
また、本発明に係る薄膜圧電共振子の製造装置は、基体を覆うようにしてレジスト層を形成し、前記基体における下部電極の形成部位を露出させる露出用孔を前記レジスト層に形成することによって当該基体の上に前記レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記基体および前記マスクの上に前記下部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記下部電極を形成し、当該下部電極を覆うようにして前記基体の上に圧電膜を形成した後に当該圧電膜を覆うようにしてレジスト層を形成し、前記圧電膜における上部電極の形成部位を露出させる露出用孔を当該圧電膜上の前記レジスト層に形成することによって当該圧電膜の上に当該レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記圧電膜および前記マスクの上に前記上部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記上部電極を形成可能に構成されている。
【００１８】
この場合、前記マスクの形成に際して、前記レジスト層の厚み方向における上面側が前記露出用孔の口縁において当該厚み方向における下面側よりも前記形成部位の上方に向けて突出するように当該露出用孔を形成可能に構成されているのが好ましい。
【００１９】
また、本発明に係る薄膜圧電共振子は、上記の薄膜圧電共振子の製造方法に従って製造されている。
【００２０】
また、本発明に係る電子部品は、上記の薄膜圧電共振子を含めて構成されている電子部品。
【００２１】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る薄膜圧電共振子の製造方法および製造装置、その製造方法に従って製造した薄膜圧電共振子、並びにその薄膜圧電共振子を含めて構成された電子部品の好適な実施の形態について説明する。
【００２２】
最初に、薄膜圧電共振子１の構成について、図面を参照して説明する。
【００２３】
図１，２に示す薄膜圧電共振子１は、本発明に係る薄膜圧電共振子に相当し、基体２、下部電極３，３，３、圧電膜４および上部電極６を備えて構成されている。この場合、薄膜圧電共振子１は、３つの単位薄膜圧電共振子Ｕ１〜Ｕ３（以下、区別しないときには「単位薄膜圧電共振子Ｕ」ともいう）を備えて構成されている。ここで、単位薄膜圧電共振子Ｕとは、下部電極３と上部電極６におけるその下部電極３に対向する部位とで挟まれる部分を含んで駆動時に共振子として機能する構成要素をいい、具体的には、下部電極３、上部電極６、および両電極３，６で挟まれた部位を含む圧電膜４で構成され、この各単位薄膜圧電共振子Ｕもそれぞれ本発明に係る薄膜圧電共振子を構成する。つまり、本発明に係る薄膜圧電共振子は、１つの単位薄膜圧電共振子Ｕを最小単位として構成され、複数の単位薄膜圧電共振子Ｕを備えても構成することもできる。また、薄膜圧電共振子１は、本発明に係る電子部品としてのフィルタとしても機能し、３つの単位薄膜圧電共振子Ｕ１〜Ｕ３が接続されることで、図３に示すように、直列−並列−直列タイプのフィルタとして機能する。なお、図２，５〜３１では、本発明についての理解を容易とするために、各層の厚みを誇張して厚く図示すると共に、各層同士の厚みの比率を実際とは異なる比率で図示している。
【００２４】
基体２は、図２に示すように、下部電極３，３，３、圧電膜４および上部電極６からなる積層体を支持するための支持基体であって、その厚みが１００μｍ以上３０００μｍ以下の範囲内となるように形成されたシリコン基板（ベアシリコンウエハ）１１と、シリコン基板１１の表裏両面にそれぞれ形成された下部バリア層１２および上部バリア層１３とを備えて構成されている。この場合、この薄膜圧電共振子１では、一例として厚みが２００μｍ以上５００μｍ以下の範囲内となるように形成されたシリコン基板１１が使用されて、下部バリア層１２および上部バリア層１３が窒化ケイ素（ＳｉＮＸ）または酸化ケイ素（ＳｉＯ２）によって０．０３μｍ以上０．５μｍ以下の範囲内となるように形成されている。また、基体２には、薄膜圧電共振子１の駆動時における下部電極３、圧電膜４および上部電極６の振動が基体２によって吸収されるのを回避するために振動空間２ａが形成されている。
【００２５】
下部電極３は、Ａｌ、Ｐｔ、Ａｕ、Ａｇ、Ｃｒ、ＣｕまたはＴｉなどの金属材料によってその厚みが０．０３μｍ以上１μｍ以下の範囲内となるように形成されている。この場合、この薄膜圧電共振子１では、後述するように、一例として、図１１に示すように、その上面にマスクＭ２が形成された基体２の上にクロム（Ｃｒ）の薄膜を接着層３ａとして形成した後に、金（Ａｕ）からなる電極材料層３ｂを形成した後にマスクＭ２を除去することで（リフトオフ法）下部電極３が形成される。なお、下部電極３および後述する上部電極６の形成に使用する金属材料としては、駆動時におけるリップルを小さくさせる場合には、そのポアソン比および密度が小さい金属材料（例えばＡｌ）を採用するのが好ましい。また、通過信号の挿入損失を小さくさせる場合には、低抵抗の金属材料（例えばＡｕ）を採用するのが好ましい。圧電膜４は、酸化亜鉛（ＺｎＯ）、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３：ＰＺＴ）または窒化アルミニウム（ＡｌＮ）などで形成された圧電性を有する薄膜であり、その厚みが５μｍ以下となるように形成されている。この場合、この薄膜圧電共振子１では、一例として、その結合係数が比較的大きいことで知られている酸化亜鉛（ＺｎＯ）によって圧電膜４が厚み０．８μｍ程度に形成されている。また、薄膜圧電共振子１には、圧電膜４を貫通するようにして４つの貫通孔７，７，７，７が形成されて、図３に示すように、下部電極３の表面に対するボンディングワイヤＷ１〜Ｗ４等の接続（ボンディング）が可能に構成されている。
【００２６】
上部電極６は、下部電極３と同様にして、Ａｌ、Ｐｔ、Ａｕ、Ａｇ、Ｃｒ、ＣｕまたはＴｉなどの金属によってその厚みが０．０３μｍ以上１μｍ以下程度の薄膜状に形成されている。この場合、この薄膜圧電共振子１では、後述するように、一例として、図１５に示すように、その上面にマスクＭ３が形成された圧電膜４の上にクロム（Ｃｒ）の薄膜を接着層６ａとして形成した後に、金（Ａｕ）からなる電極材料層６ｂを形成して、その後にマスクＭ３を除去することで（リフトオフ法）上部電極６が形成される。
【００２７】
次に、薄膜圧電共振子１を製造する薄膜圧電共振子製造装置５１の構成について、図面を参照して説明する。
【００２８】
図４に示す薄膜圧電共振子製造装置（以下、「製造装置」ともいう）５１は、薄膜圧電共振子１を製造するための製造装置であって、成膜装置６１、マスク形成装置６２，６４，６７，６９、エッチング装置６３，７０，７１およびスパッタ装置６５，６６，６８を備えて構成されている。成膜装置６１は、シリコン基板１１の表裏両面に化学的気相成長法（ＣＶＤ）によって例えば窒化ケイ素（ＳｉＮＸ）を付着させることにより、下部バリア層１２および上部バリア層１３を形成する。マスク形成装置６２は、塗布装置６２ａ、露光装置６２ｂおよび現像装置６２ｃを備えて、下部バリア層１２の下面にマスクＭ１（図８参照）を形成する。エッチング装置６３は、例えば反応性イオンエッチングによって下部バリア層１２をエッチングする。マスク形成装置６４は、塗布装置６４ａ、露光装置６４ｂおよび現像装置６４ｃを備えて、基体２における上部バリア層１３の上にマスクＭ２（図１０参照）を形成する。スパッタ装置６５は、図１１に示すように、マスクＭ２が形成された上部バリア層１３の上面にクロム（Ｃｒ）および金（Ａｕ）を順に積層して接着層３ａおよび電極材料層３ｂを形成する。
【００２９】
スパッタ装置６６は、スパッタ装置６５による接着層３ａおよび電極材料層３ｂの形成後にマスクＭ２が除去されることによって基体２の上に形成された下部電極３（図１２参照）を覆うようにして上部バリア層１３の上に例えば酸化亜鉛（ＺｎＯ）を積層することによって圧電膜４を形成する。マスク形成装置６７は、塗布装置６７ａ、露光装置６７ｂおよび現像装置６７ｃを備えて、圧電膜４の上にマスクＭ３（図１４参照）を形成する。スパッタ装置６８は、マスクＭ３が形成された圧電膜４の上にクロム（Ｃｒ）および金（Ａｕ）を順に積層して接着層６ａおよび電極材料層６ｂを形成する。マスク形成装置６９は、塗布装置６９ａ、露光装置６９ｂおよび現像装置６９ｃを備えて、スパッタ装置６８による接着層６ａおよび電極材料層６ｂの形成後にマスクＭ３が除去されることによって圧電膜４の上に形成された上部電極６（図１６参照）を覆うようにして圧電膜４の上にマスクＭ４（図１７参照）を形成する。エッチング装置７０は、例えば酢酸を用いたウェットエッチング法によって圧電膜４をエッチングすることによって貫通孔７，７，７，７を形成し、エッチング装置７１は、例えば水酸化カリウム（ＫＯＨ）を用いたウェットエッチング法によってシリコン基板１１をエッチングすることによって振動空間２ａを形成する。
【００３０】
次いで、薄膜圧電共振子１の製造方法について、図面を参照して説明する。
【００３１】
まず、図５に示すように、成膜装置６１が、シリコン基板１１の表裏両面に窒化ケイ素（ＳｉＮＸ）を付着させることにより、下部バリア層１２および上部バリア層１３を形成する。次に、図６に示すように、マスク形成装置６２の塗布装置６２ａが、例えばポジ型のフォトレジストを塗布することにより、下部バリア層１２の下面にレジスト層Ｒ１を形成する。次いで、図７に示すように、その表面に例えばクロム（Ｃｒ）によってマスクパターン２１ａが描かれたガラスマスク２１をレジスト層Ｒ１に密着させた状態で、露光装置６２ｂが、同図に示す矢印の向きで紫外線を照射してレジスト層Ｒ１に潜像を形成する（露光する）。次に、現像装置６２ｃが、この状態のレジスト層Ｒ１を現像することにより、図８に示すように、下部バリア層１２の下面にマスクＭ１を形成する。続いて、エッチング装置６３が、下部バリア層１２をエッチングする。これにより、図９に示すように、下部バリア層１２の中央部（後に振動空間２ａが形成される部位）が除去される。
【００３２】
次に、図１０に示すように、マスク形成装置６４の塗布装置６４ａが、上部バリア層１３の上にフォトレジストを塗布してレジスト層Ｒ２を形成した後に、露光装置６４ｂがレジスト層Ｒ２を露光し、現像装置６４ｃが現像を行うことにより、下部電極３の形成部位Ｐ３を露出させる露出用孔Ｈ３をレジスト層Ｒ２に形成して上部バリア層１３の上にマスクＭ２を形成する。次いで、図１１に示すように、スパッタ装置６５が、マスクＭ２およびマスクＭ２から露出している上部バリア層１３の上にクロム（Ｃｒ）および金（Ａｕ）を順に積層することにより、厚み１０ｎｍ程度の接着層３ａと、厚み１００ｎｍ程度の電極材料層３ｂとを形成する。続いて、この状態の積層体をレジスト剥離用薬品に浸すことによって上部バリア層１３からマスクＭ２を除去する。この際に、マスクＭ２の上に形成されていた接着層３ａおよび電極材料層３ｂがマスクＭ２と共に上部バリア層１３の上から除去されて、図１２に示すように、上部バリア層１３の上に下部電極３が形成される。この際に、マスクＭ２を除去するためのレジスト剥離用薬品によっては、基体２（上部バリア層１３）が殆ど浸食されないため、除去すべき電極材料層３ｂおよび接着層３ａがマスクＭ２と共に残留しないように十分にレジスト剥離用薬品に浸すことが可能となる。この結果、不要な電極材料層３ｂなどの残留を招くことなく必要な下部電極３のみが基体２の上に形成される。なお、マスクＭ２の剥離時や、後述するマスクＭ３の剥離時には、例えば超音波洗浄器を使用することによってレジスト（マスク）の剥離を促進することができる。次に、図１３に示すように、スパッタ装置６６が、上部バリア層１３の上に下部電極３を覆うようにして例えば酸化亜鉛（ＺｎＯ）を積層することにより、厚みが０．８μｍ程度の圧電膜４を形成する。
【００３３】
次いで、図１４に示すように、マスク形成装置６７が、圧電膜４の上にフォトレジストを塗布してレジスト層Ｒ３を形成した後に露光および現像を行うことにより、上部電極６の形成部位Ｐ６を露出させる露出用孔Ｈ６をレジスト層Ｒ３に形成して圧電膜４の上にマスクＭ３を形成する。続いて、図１５に示すように、スパッタ装置６８が、マスクＭ３およびマスクＭ３から露出している圧電膜４の上に例えばクロム（Ｃｒ）および金（Ａｕ）を順に積層することにより、厚み１０ｎｍ程度の接着層６ａと、厚み１００ｎｍ程度の電極材料層６ｂとを形成する。次に、この状態の積層体をレジスト剥離用薬品に浸すことによって圧電膜４からマスクＭ３を除去する。この際に、マスクＭ３の上に形成されていた接着層６ａおよび電極材料層６ｂがマスクＭ３と共に圧電膜４の上から除去されて、図１６に示すように、圧電膜４の上に上部電極６が形成される。この際に、マスクＭ３を除去するためのレジスト剥離用薬品によっては、圧電膜４が大きく浸食されないため、除去すべき電極材料層６ｂおよび接着層６ａがマスクＭ３と共に残留しないように十分にレジスト剥離用薬品に浸すことが可能となる。この結果、不要な電極材料層６ｂなどの残留を招くことなく必要な上部電極６のみが圧電膜４の上に形成される。
【００３４】
次いで、図１７に示すように、マスク形成装置６９が、上部電極６を覆うようにして圧電膜４の上にフォトレジストを塗布してレジスト層Ｒ４を形成した後に、露光および現像を行うことによって圧電膜４の上にマスクＭ４を形成する。続いて、図１８に示すように、エッチング装置７０が、圧電膜４をエッチングして貫通孔７，７，７，７を形成する。次に、エッチング装置７１が、シリコン基板１１の下面に形成した下部バリア層１２をマスクとしてシリコン基板１１をエッチングする。これにより、同図に破線で示す部位が除去されて振動空間２ａが形成され、この結果、図２に示すように、薄膜圧電共振子１が完成する。
【００３５】
このように、この製造装置５１による薄膜圧電共振子１の製造方法によれば、圧電膜４の上に形成したマスクＭ３と露出用孔Ｈ６から露出している圧電膜４との上に接着層６ａおよび電極材料層６ｂを形成した後にレジスト剥離用薬品に浸してマスクＭ３を除去して上部電極６を形成する（リフトオフによって上部電極６を形成する）ことにより、上部電極６の形成に際して圧電膜４を浸食するエッチングの工程を不要とすることができる。したがって、圧電膜４の厚みにばらつきが生じたり圧電膜４上に接着層６ａおよび電極材料層６ｂなどが残留したりする事態を回避することができるため、所望の電気的特性を有する薄膜圧電共振子１を確実かつ容易に製造することができる。また、この薄膜圧電共振子１でフィルタなどの電子部品を構成することにより、所望の電気的特性を満たす電子部品を提供することができる。
【００３６】
また、この製造装置５１による薄膜圧電共振子１の製造方法によれば、基体２の上に形成したマスクＭ２と露出用孔Ｈ３から露出している基体２（上部バリア層１３）との上に接着層３ａおよび電極材料層３ｂを形成した後にレジスト剥離用薬品に浸してマスクＭ２を除去して下部電極３を形成する（リフトオフによって下部電極３を形成する）ことにより、下部電極３の形成に際して基体２を浸食するエッチングの工程を不要とすることができる。したがって、基体２の厚みにばらつきが生じたり基体２上に接着層３ａおよび電極材料層３ｂなどが残留したりする事態を回避することができるため、所望の電気的特性を有する薄膜圧電共振子１を確実かつ容易に製造することができる。この場合、下部電極３および上部電極６の双方をリフトオフによって形成することで、所望の電気的特性を有する薄膜圧電共振子１をより確実に製造することができる。
【００３７】
さらに、この製造装置５１による薄膜圧電共振子１の製造方法によれば、結合係数が比較的大きいＺｎＯによって圧電膜４を形成することにより、フィルタ特性における通過帯域幅が広い薄膜圧電共振子１を製造することができる。この場合、この製造方法によれば、エッチング液を使用しないため、エッチング液に含まれる酢酸、リン酸および硝酸等の酸によって浸食され易いＺｎＯを用いて圧電膜４を形成した場合であっても、所望の電気的特性を有する薄膜圧電共振子１を確実かつ容易に製造することができる。
【００３８】
また、この製造装置５１による薄膜圧電共振子１の製造方法によれば、導電性に優れたＡｕを用いて電極材料層６ｂを形成することにより、通過信号の挿入損失が小さい薄膜圧電共振子１を製造することができる。
【００３９】
続いて、薄膜圧電共振子１の他の製造方法について、図面を参照して説明する。
【００４０】
上記した製造装置５１による薄膜圧電共振子１の製造方法では、マスク形成装置６７によって圧電膜４の上にマスクＭ３を形成した後にスパッタ装置６８によって接着層６ａおよび電極材料層６ｂを形成し、その後にレジスト剥離用薬品に浸すことによってマスクＭ３を除去して上部電極６を形成している。この場合、塗布装置６７ａによるレジスト層Ｒ３の形成時に、マスクの形成材料として一般的なポジ型のレジスト材料を使用したときには、露光装置６７ｂによって紫外線を照射した際に（露光した際に）ポジティブスロープの潜像がレジスト層Ｒ３に形成されることがある。この結果、図１９に示すように、現像装置６７ｃによって現像した際に、その側壁部分がポジティブスロープの露出用孔Ｈ６（以下、この状態の露出用孔Ｈ６を「露出用孔Ｈｘ」ともいう）が形成される。この状態のマスクＭ３および露出用孔Ｈｘから露出している圧電膜４に対してスパッタ装置６８によって接着層６ａおよび電極材料層６ｂを形成した際には、図２０に示すように、露出用孔Ｈｘの側壁部分にもクロム（Ｃｒ）および金（Ａｕ）が積層されて、マスクＭ３上の接着層６ａおよび電極材料層６ｂと、露出用孔Ｈｘ内（圧電膜４上）の接着層６ａおよび電極材料層６ｂとが繋がることがある。かかる状態では、レジスト剥離用薬品に浸してマスクＭ３を除去する際にマスクＭ３にレジスト剥離用薬品が十分に浸透できないことに起因してマスクＭ３の剥離（除去）が妨げられたり、図２１に示すように、上部電極６の端部にバリ６ｘ（露出用孔Ｈ６の側壁部分に積層された接着層６ａおよび電極材料層６ｂの残留物）が形成されたりするおそれがある。このため、かかる事態の発生を回避するのが好ましい。
【００４１】
したがって、まず、図２２に示すように、マスク形成装置６７が、例えば、クラリアントジャパン株式会社製のフォトレジスト（ＡＺ５２００Ｅシリーズ）を使用して圧電膜４の上にレジスト層Ｒ３ａを形成した後に露光および現像を行うことにより、レジスト層Ｒ３ａに露出用孔Ｈａを形成して圧電膜４の上にマスクＭ３ａを形成する。この場合、レジスト層Ｒ３ａの形成に使用したフォトレジストは、紫外線を照射した際に（露光した際に）ネガティブスロープの潜像が形成される。したがって、このレジスト層Ｒ３ａを現像した際には、同図に示すように、レジスト層Ｒ３ａの厚み方向における上面側（すなわち、後に接着層６ａおよび電極材料層６ｂを形成する形成面側）が露出用孔Ｈａの口縁においてその内側（すなわち、上部電極６の形成部位Ｐ６の上方）に向けて突出するネガティブスロープの露出用孔Ｈａが形成される。
【００４２】
次に、図２３に示すように、スパッタ装置６８が、マスクＭ３ａおよびマスクＭ３ａから露出している圧電膜４の上に例えばクロム（Ｃｒ）および金（Ａｕ）を順に積層することにより、接着層６ａおよび電極材料層６ｂを順に形成する。この際に、マスクＭ３ａに形成されている露出用孔Ｈａの側壁部分がネガティブスロープのため、この側壁部分にクロム（Ｃｒ）および金（Ａｕ）が積層される事態が回避されて、マスクＭ３ａ上の接着層６ａおよび電極材料層６ｂと、露出用孔Ｈａ内における圧電膜４上の接着層６ａおよび電極材料層６ｂとが別個独立して形成される。この後、レジスト剥離用薬品に浸してマスクＭ３ａを除去することによって圧電膜４の上に上部電極６を形成した後に、貫通孔７，７，７，７の形成と、振動空間２ａの形成とを順に実行することにより、図２に示すように、薄膜圧電共振子１が完成する。この製造方法によれば、その側壁部分がネガティブスロープの露出用孔Ｈａをレジスト層Ｒ３ａに形成してマスクＭ３ａを形成したことにより、スパッタ装置６８によって接着層６ａおよび電極材料層６ｂを形成する際に露出用孔Ｈａの側壁部分に接着層６ａおよび電極材料層６ｂが形成される事態を回避することができる。したがって、レジスト剥離用薬品に浸してマスクＭ３ａを除去する際にマスクＭ３ａにレジスト剥離用薬品を十分に浸透させることができる結果、マスクＭ３ａを確実に剥離（除去）することができると共に、上部電極６の端部にバリ６ｘが形成される事態を確実に回避することができる。
【００４３】
この場合、マスクＭ３ａを使用した上部電極６の形成方法と同様にして、紫外線を照射した際にネガティブスロープの潜像が形成されるレジスト材料を用いて形成したレジスト層からなるマスクを使用して下部電極３を形成することもできる。この製造方法によれば、接着層３ａおよび電極材料層３ｂを形成する際に下部電極形成用の露出用孔における側壁部分に接着層３ａおよび電極材料層３ｂが形成される事態を回避することができる。したがって、レジスト剥離用薬品に浸して下部電極形成用のマスクを除去する際にマスクにレジスト剥離用薬品を十分に浸透させることができる結果、マスクを確実に剥離（除去）することができると共に、下部電極３の端部にバリが形成される事態を確実に回避することができる。
【００４４】
一方、上記の製造方法において形成したマスクＭ３ａとは異なり、一般的なポジ型のレジスト材料を使用して上記の製造方法と同様の効果を得ることができる。具体的には、まず、マスク形成装置６７の塗布装置６７ａが、ポジ型のレジスト材料によって圧電膜４の上にレジスト層Ｒ３を形成する。次に、この状態のレジスト層Ｒ３をクロロベンゼン（本発明における「ベンゼン系の溶剤」の一例）に浸して表面処理する。この場合、クロロベンゼンに代えてブロモベンゼン等の各種のベンゼン系溶剤を使用することもできる。次いで、表面処理したレジスト層Ｒ３に対してマスク形成装置６７の露光装置６７ｂが露光を行い、現像装置６７ｃが現像を行う。この際に、図２４に示すように、クロロベンゼンによって表面処理されたレジスト層Ｒ３の厚み方向における上面側（すなわち、後に接着層６ａおよび電極材料層６ｂを形成する形成面側）が露出用孔Ｈｂの口縁においてその内側（すなわち、上部電極６の形成部位Ｐ６の上方）に向けて突出するように変形して、これにより、露出用孔Ｈｂが形成されて圧電膜４の上にマスクＭ３ｂが形成される。
【００４５】
次に、図２５に示すように、スパッタ装置６８が、マスクＭ３ｂおよびマスクＭ３ｂから露出している圧電膜４の上に例えばクロム（Ｃｒ）および金（Ａｕ）を順に積層することにより、接着層６ａおよび電極材料層６ｂを順に形成する。この際に、マスクＭ３ｂに形成されている露出用孔Ｈｂの口縁部分が圧電膜４における上部電極６の形成部位Ｐ６の上方に突出しているため、露出用孔Ｈｂの側壁部分にクロム（Ｃｒ）および金（Ａｕ）が積層される事態が回避されて、マスクＭ３ｂ上の接着層６ａおよび電極材料層６ｂと、露出用孔Ｈｂ内における圧電膜４上の接着層６ａおよび電極材料層６ｂとが別個独立して形成される。この後、レジスト剥離用薬品に浸してマスクＭ３ｂを除去することによって、圧電膜４の上に上部電極６を形成した後に、貫通孔７，７，７，７の形成と、振動空間２ａの形成とを順に実行することにより、図２に示すように、上記のマスクＭ３ａを形成する製造方法と同様にして、薄膜圧電共振子１が完成する。この製造方法によれば、形成したレジスト層Ｒ３をベンゼン系の溶剤（この場合、クロロベンゼン）に浸して表面処理した後に露出用孔Ｈｂを形成してマスクＭ３ｂを形成することにより、特殊なレジスト材料を使用することなく、上部電極６の形成時にマスクＭ３ｂを確実に剥離（除去）することができると共に、上部電極６の端部にバリ６ｘが形成される事態を確実に回避することができる。
【００４６】
また、上記の製造方法において形成したマスクＭ３，Ｍ３ａ，Ｍ３ｂに代えて、レジスト層Ｒ３ｂ，Ｒ３ｃの２層からなるマスクＭ３ｃ（図２７参照）を形成する製造方法を採用することもできる。具体的には、この製造方法では、まず、予め露光処理したポジ型レジスト材料を圧電膜４の上に塗布することによってレジスト層Ｒ３ｂ（本発明における第１のレジスト層：図２６参照）を形成する。この際に、通常のポジ型レジスト材料を塗布した後に、その全体を露光することによってレジスト層Ｒ３ｂを形成することもできる。これにより、現像液によって溶融可能なレジスト層Ｒ３ｂが圧電膜４の上に形成される。次に、この状態のレジスト層Ｒ３ｂをプレべークした後に、図２６に示すように、レジスト層Ｒ３ｂを覆うようにしてポジ型のレジスト材料を塗布することによってレジスト層Ｒ３ｃ（本発明における第２のレジスト層）を形成する。次いで、この状態のレジスト層Ｒ３ｃをプレべークした後に露光することにより、レジスト層Ｒ３ｃにおける形成部位Ｐ６の上方に潜像を形成する。続いて、この状態のレジスト層Ｒ３ｂ，Ｒ３ｃを現像液に浸す。この際には、図２７に示すように、まず、レジスト層Ｒ３ｃにおける潜像の形成部位（露光した部位）が現像液によって溶融し、次いで、レジスト層Ｒ３ｃにおける溶融した部位によって覆われていた部位のレジスト層Ｒ３ｂが現像液によって溶融する。これにより、両レジスト層Ｒ３ｂ，Ｒ３ｃを貫通して圧電膜４における上部電極６の形成部位Ｐ６を露出可能な露出用孔Ｈｃを有するマスクＭ３ｃが圧電膜４の上に形成される。この場合、このマスクＭ３ｃは、その厚み方向における上面側（すなわち、後に接着層６ａおよび電極材料層６ｂを形成する形成面側）が露出用孔Ｈｃの口縁（レジスト層Ｒ３ｃに形成された開口部）においてその内側（すなわち、上部電極６の形成部位Ｐ６の上方）に向けて突出するように形成される。
【００４７】
次に、図２８に示すように、スパッタ装置６８が、マスクＭ３ｃおよびマスクＭ３ｃから露出している圧電膜４の上に例えばクロム（Ｃｒ）および金（Ａｕ）を順に積層することにより、接着層６ａおよび電極材料層６ｂを順に形成する。この際に、マスクＭ３ｃに形成されている露出用孔Ｈｃの口縁部分（レジスト層Ｒ３ｃに形成された開口部）が圧電膜４における上部電極６の形成部位Ｐ６の上方に突出しているため、マスクＭ３ｃ上の接着層６ａおよび電極材料層６ｂと、露出用孔Ｈｃ内における圧電膜４上の接着層６ａおよび電極材料層６ｂとが別個独立して形成される。この後、レジスト剥離用薬品に浸してマスクＭ３ｃを除去することによって圧電膜４の上に上部電極６を形成した後に、貫通孔７，７，７，７の形成と、振動空間２ａの形成とを順に実行することにより、図２に示すように、上記のマスクＭ３ａを形成する製造方法と同様にして、薄膜圧電共振子１が完成する。この製造方法によれば、レジスト層Ｒ３ｂの上にレジスト層Ｒ３ｃを形成して、その口縁部分が上部電極６の形成部位Ｐ６の上方に向けて突出する露出用孔Ｈｃを形成することにより、上部電極６の形成時にマスクＭ３ｃを確実に剥離（除去）することができると共に、上部電極６の端部にバリ６ｘが形成される事態を確実に回避することができる。
【００４８】
この場合、マスクＭ３ｂ，Ｍ３ｃを使用した上部電極６の形成方法と同様にして、その厚み方向における上面側が下部電極形成用の露出用孔における口縁においてその内側（すなわち、下部電極３の形成部位Ｐ３の上方）に向けて突出するよう形成したマスクを使用して下部電極３を形成することもできる。この製造方法によれば、マスク上の接着層３ａおよび電極材料層３ｂと、露出用孔内における基体２上の接着層３ａおよび電極材料層３ｂとが別個独立して形成されるため、レジスト剥離用薬品に浸して下部電極形成用のマスクを除去する際にマスクにレジスト剥離用薬品を十分に浸透させることができる結果、マスクを確実に剥離（除去）することができると共に、下部電極３の端部にバリが形成される事態を確実に回避することができる。
【００４９】
なお、本発明は、上記した実施の形態に限定されない。例えば、本発明の実施の形態では、シリコン基板１１、下部バリア層１２および上部バリア層１３からなる基体２の上に下部電極３、圧電膜４および上部電極６を形成する製造方法について説明したが、本発明に係る製造方法において使用する基体の構成はこれに限定されない。例えば、図２９に示す薄膜圧電共振子１Ａのように、例えば窒化アルミニウム（ＡｌＮ）の薄膜３２ａと、酸化ケイ素（ＳｉＯ２）の薄膜３２ｂとを交互に積層して構成した基体３２（音響多層膜）の上に下部電極３、圧電膜４および上部電極６を形成する製造方法を採用することができる。この製造方法によれば、前述した薄膜圧電共振子１の製造方法において使用した基体２と比較して、単位薄膜圧電共振子Ｕの部分が厚手となっている分だけ基体３２の強度を高めることができるため、衝撃等による破損を回避し得る薄膜圧電共振子１Ａを製造することができる。
【００５０】
また、本発明の実施の形態では、スパッタ装置６５がクロム（Ｃｒ）を積層して接着層３ａを形成した後に金（Ａｕ）を積層して電極材料層３ｂを形成することによって下部電極３を形成し、スパッタ装置６８がクロム（Ｃｒ）を積層して接着層６ａを形成した後に金（Ａｕ）を積層して電極材料層６ｂを形成することによって上部電極６を形成する製造方法について説明したが、本発明はこれに限定されない。例えば、図３０に示すように、スパッタ装置６５がアルミニウム（Ａｌ）を積層して電極材料層３ｂを形成した後にリフトオフすることで上部バリア層１３の上に電極材料層３ｂを形成し、スパッタ装置６８がアルミニウム（Ａｌ）を積層して電極材料層６ｂを形成した後にリフトオフすることで圧電膜４の上に上部電極６を形成して薄膜圧電共振子１Ｂを製造する製造方法を採用することができる。また、図３１に示すように、スパッタ装置６５がアルミニウム（Ａｌ）を積層して電極材料層３ｂを形成した後にリフトオフすることで薄膜３２ｂの上に電極材料層３ｂを形成し、スパッタ装置６８がアルミニウム（Ａｌ）を積層して電極材料層６ｂを形成した後にリフトオフすることで圧電膜４の上に上部電極６を形成して薄膜圧電共振子１Ｃを製造する製造方法を採用することができる。この製造方法によれば、下部電極３および上部電極６を形成しているアルミニウムが軽量のため、例えば共振周波数が十分に高い薄膜圧電共振子を確実かつ容易に製造することができる。
【００５１】
さらに、本発明の実施の形態では、レジスト層における厚み方向の上面側が露出用孔の口縁において厚み方向の下面側よりもその形成部位の上方に向けて突出するように露出用孔を形成したマスクについて説明したが、本発明はこれに限定されない。例えば、レジスト層における厚み方向のいずれか一部の部位（例えば、厚み方向の中央部）が厚み方向の下面側よりもその形成部位の上方に向けて突出するように露出用孔を形成してマスクを構成することもできる。また、本発明の実施の形態に係る製造方法において使用した各種の材料についてはあくまでも例示であって、本発明はこれらの材料を使用した製造方法に限定されるものではない。さらに、本発明の実施の形態では、３つの単位薄膜圧電共振子Ｕ１〜Ｕ３を使用して直列−並列−直列タイプのラダーフィルタとして機能する電子部品について説明したが、本発明に係る電子部品の構成はフィルタに限定されず、デュプレクサとしても構成することができる。この場合、単位薄膜圧電共振子Ｕの使用個数、および接続形態については、本発明の実施の形態に例示したものに限定されず、任意に規定することができる。
【００５２】
【発明の効果】
以上のように、本発明に係る薄膜圧電共振子の製造方法および製造装置によれば、圧電膜の上に形成したマスクと露出用孔から露出している圧電膜との上に電極材料層を形成した後にマスクを除去して上部電極を形成することにより、上部電極の形成に際して圧電膜を浸食するエッチングの工程を不要とすることができる。したがって、圧電膜の厚みにばらつきが生じたり圧電膜上に電極材料層などが残留したりする事態を回避することができるため、所望の電気的特性を有する薄膜圧電共振子を確実かつ容易に製造することができる。また、この薄膜圧電共振子でフィルタなどの電子部品を構成することにより、所望の電気的特性を満たす電子部品を提供することができる。
【００５３】
また、本発明に係る薄膜圧電共振子の製造方法および製造装置によれば、基体を覆うようにして形成したマスクと露出用孔から露出している基体との上に電極材料層を形成した後にマスクを除去して下部電極を形成することにより、下部電極の形成に際して基体を浸食するエッチングの工程を不要とすることができる。したがって、基体の厚みにばらつきが生じたり基体上に電極材料層などが残留したりする事態を回避することができるため、所望の電気的特性を有する薄膜圧電共振子を確実かつ容易に製造することができる。また、この薄膜圧電共振子でフィルタなどの電子部品を構成することにより、所望の電気的特性を満たす電子部品を提供することができる。この場合、下部電極および上部電極の双方をリフトオフによって形成することにより、所望の電気的特性を有する薄膜圧電共振子をより確実に製造することができる。
【００５４】
また、本発明に係る薄膜圧電共振子の製造方法および製造装置によれば、レジスト層の厚み方向における電極材料層の形成面側が露出用孔の口縁において上部電極の形成部位の上方に向けて突出するように露出用孔を形成することにより、電極材料層を形成する際に露出用孔の側壁部分に電極材料層が形成される事態を回避することができる。したがって、レジスト剥離用薬品に浸してマスクを除去する際にマスクにレジスト剥離用薬品を十分に浸透させることができる結果、マスクを確実に剥離（除去）することができると共に、上部電極の端部にバリが形成される事態を確実に回避することができる。
【００５５】
さらに、本発明に係る薄膜圧電共振子の製造方法および製造装置によれば、形成したレジスト層をベンゼン系の溶剤に浸して表面処理した後に露出用孔を形成してマスクを形成することにより、特殊なレジスト材料を使用することなく、電極（上部電極および下部電極の少なくとも一方、以下、単に「電極」という）の形成時にマスクを確実に剥離（除去）することができると共に、電極の端部にバリが形成される事態を確実に回避することができる。
【００５６】
また、本発明に係る薄膜圧電共振子の製造方法および製造装置によれば、第１のレジスト層の上に第２のレジスト層を形成して、両レジスト層を貫通し、かつその口縁部分が形成部位の上方に向けて突出する露出用孔を形成することにより、特殊なレジスト材料を使用することなく、電極の形成時にマスクを確実に剥離（除去）することができると共に、電極の端部にバリが形成される事態を確実に回避することができる。
【００５７】
さらに、本発明に係る薄膜圧電共振子の製造方法および製造装置によれば、圧電膜をＺｎＯによって形成することにより、フィルタ特性における通過帯域幅が広い薄膜圧電共振子を製造することができる。この場合、この製造方法によれば、エッチング液を使用しないため、エッチング液に含まれる酢酸、リン酸および硝酸等の酸によって浸食され易いＺｎＯを用いて圧電膜を形成した場合であっても、所望の電気的特性を有する薄膜圧電共振子を確実かつ容易に製造することができる。
【００５８】
また、本発明に係る薄膜圧電共振子の製造方法および製造装置によれば、電極材料層をＡｌによって形成することにより、共振周波数が十分に高い薄膜圧電共振子を製造することができる。また、電極材料層をＡｕによって形成することにより、通過信号の挿入損失が小さい薄膜圧電共振子を製造することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る製造方法に従って製造した薄膜圧電共振子１の平面図である。
【図２】薄膜圧電共振子１の層構造を示す図１におけるＡ−Ａ線の断面図である。
【図３】薄膜圧電共振子１の等価回路図である。
【図４】薄膜圧電共振子１を製造する薄膜圧電共振子製造装置５１の構成を示すブロック図である。
【図５】シリコン基板１１の下面および上面に下部バリア層１２および上部バリア層１３を形成した状態の断面図である。
【図６】下部バリア層１２の下面にレジスト層Ｒ１を形成した状態の断面図である。
【図７】レジスト層Ｒ１の下面にガラスマスク２１を当接させて露光している状態の断面図である。
【図８】レジスト層Ｒ１を現像してマスクＭ１を形成した状態の断面図である。
【図９】マスクＭ１を使用して下部バリア層１２をエッチングした状態の断面図である。
【図１０】上部バリア層１３の上面にマスクＭ２を形成した状態の断面図である。
【図１１】マスクＭ２および上部バリア層１３の上に接着層３ａおよび電極材料層３ｂを形成した状態の断面図である。
【図１２】レジスト剥離用薬品によってマスクＭ２を除去して上部バリア層１３の上に下部電極３を形成した状態の断面図である。
【図１３】下部電極３を覆うようにして圧電膜４を形成した状態の断面図である。
【図１４】圧電膜４の上面にマスクＭ３を形成した状態の断面図である。
【図１５】マスクＭ３および圧電膜４の上に接着層６ａおよび電極材料層６ｂを形成した状態の断面図である。
【図１６】レジスト剥離用薬品によってマスクＭ３を除去して圧電膜４の上に上部電極６を形成した状態の断面図である。
【図１７】上部電極６を覆うようにしてマスクＭ４を形成した状態の断面図である。
【図１８】マスクＭ４を使用して圧電膜４をエッチングして貫通孔７，７，７，７を形成した状態の断面図である。
【図１９】圧電膜４の上面にマスクＭ３を形成した状態の他の断面図である。
【図２０】図１９に示す状態のマスクＭ３および圧電膜４の上に接着層６ａおよび電極材料層６ｂを形成した状態の断面図である。
【図２１】図２０に示す状態のマスクＭ３をレジスト剥離用薬品によって除去して圧電膜４の上に上部電極６を形成した状態の断面図である。
【図２２】本発明の他の実施の形態に係る製造方法において圧電膜４の上面にマスクＭ３ａを形成した状態の断面図である。
【図２３】本発明の他の実施の形態に係る製造方法においてマスクＭ３ａおよび圧電膜４の上に接着層６ａおよび電極材料層６ｂを形成した状態の断面図である。
【図２４】本発明の他の実施の形態に係る製造方法においてレジスト層Ｒ３の表面をベンゼン系の溶剤によって軟化させてマスクＭ３ｂを形成した状態の断面図である。
【図２５】本発明の他の実施の形態に係る製造方法においてマスクＭ３ｂおよび圧電膜４の上に接着層６ａおよび電極材料層６ｂを形成した状態の断面図である。
【図２６】本発明の他の実施の形態に係る製造方法において圧電膜４の上面にレジスト層Ｒ３ｂ，Ｒ３ｃを形成した状態の断面図である。
【図２７】本発明の他の実施の形態に係る製造方法においてレジスト層Ｒ３ｂ，Ｒ３ｃを現像してマスクＭ３ｃを形成した状態の断面図である。
【図２８】本発明の他の実施の形態に係る製造方法においてマスクＭ３ｃおよび圧電膜４の上に接着層６ａおよび電極材料層６ｂを形成した状態の断面図である。
【図２９】本発明の他の実施の形態に係る製造方法に従って製造した薄膜圧電共振子１Ａの層構造を示す断面図である。
【図３０】本発明の他の実施の形態に係る製造方法に従って製造した薄膜圧電共振子１Ｂの層構造を示す断面図である。
【図３１】本発明の他の実施の形態に係る製造方法に従って製造した薄膜圧電共振子１Ｃの層構造を示す断面図である。
【符号の説明】
１，１Ａ〜１Ｃ 薄膜圧電共振子
２，３２ 基体
３ 下部電極
３ａ，６ａ 接着層
３ｂ，６ｂ 電極材料層
４ 圧電膜
６ 上部電極
５１ 薄膜圧電共振子製造装置
６６ スパッタ装置
６４，６７ マスク形成装置
６５，６８ スパッタ装置
Ｈ３，Ｈ６，Ｈａ〜Ｈｃ 露出用孔
Ｍ２，Ｍ３，Ｍ３ａ〜Ｍ３ｃ マスク
Ｐ３，Ｐ６ 形成部位
Ｒ２，Ｒ３，Ｒ３ａ〜Ｒ３ｃ レジスト層
Ｕ１〜Ｕ３ 単位薄膜圧電共振子
【発明の属する技術分野】
本発明は、基体の上に、下部電極、圧電膜および上部電極をこの順で形成する薄膜圧電共振子の製造方法および製造装置、その製造方法に従って製造された薄膜圧電共振子、並びにその薄膜圧電共振子を含めて構成された電子部品に関するものである。
【０００２】
【従来の技術】
この種の製造方法に従って製造された薄膜圧電共振子として、携帯電話等の電子機器に搭載するフィルタなどに用いられる薄膜圧電素子が特開２００１−２５１１５９号公報に開示されている。この薄膜圧電素子は、シリコン基板（１１）の上に下部電極（１３）、圧電膜（１４）および上部電極（１５）がこの順で形成されて構成されている。この場合、シリコン基板は、薄膜圧電素子の基体であって、その上面にはシリコン酸化膜（１２）が形成され、その下面には、マスク材（１９）の層が形成されている。また、シリコン基板には、共振用空洞（２０）が形成されて、駆動時における下部電極、圧電膜および上部電極の共振が可能に構成されている。
【０００３】
この薄膜圧電素子の製造に際しては、まず、シリコン基板におけるシリコン酸化膜の上に、下部電極を形成するための金属膜を形成した後に、エッチングによって金属膜の下部電極に相当する部位を残してかつ不要部位を取り除いて下部電極を形成する。この際に、一例として、金属膜の上にフォトレジスト層を形成して露光および現像することでマスクを形成し、このマスクを用いてエッチングを行う。次に、シリコン基板１１上に例えばスパッタ法によって下部電極を覆うようにして圧電膜を形成する。次いで、上部電極を形成するための金属膜を圧電膜の上に形成した後に、エッチングによって金属膜の上部電極に相当する部位を残してかつ不要部位を取り除いて上部電極を形成する。この際には、下部電極の形成時と同様にして、例えばフォトレジスト層を露光および現像して形成したマスクを用いてエッチングを行う。続いて、シリコン基板の下面に形成されたマスク材をマスクとしてシリコン基板をエッチングすることによって共振用空洞を形成する。この後、圧電膜および上部電極を覆うようにして有機樹脂材料を塗布して有機樹脂膜（２１）を形成することにより、薄膜圧電素子が完成する。
【０００４】
【特許文献１】
特開２００１−２５１１５９号公報（第３−４頁）
【０００５】
【発明が解決しようとする課題】
ところが、従来の薄膜圧電素子の製造方法には、以下の問題点がある。すなわち、従来の製造方法では、圧電膜の上に形成した金属膜をエッチングすることによって上部電極を形成している。したがって、ウェットエッチング法によって上部電極を形成する場合、圧電膜を形成している材料と、上部電極を形成している金属との組み合わせによっては、金属膜の不要部位が除去されてエッチング液が圧電膜の表面に触れた際に、金属膜をエッチングするためのエッチング液によって圧電膜までもがエッチングされる。また、エッチング液によって圧電膜がエッチングされ始める直前にエッチングを完了する場合、除去すべき金属膜が圧電膜の上に部分的に必ず残留する。この場合、圧電膜に対するエッチングや、金属膜の部分的な残留が生じた状態では、薄膜圧電素子の電気的特性がその設計目標としての所望の特性を満たさないこととなる。したがって、圧電膜をエッチングすることなく不要な金属膜を完全に除去するようにエッチングを行う必要がある。しかし、金属膜のエッチングを完了するまでの時間は、金属膜の厚みの僅かなばらつきや、エッチング液の温度変化などに起因して、エッチングを行う都度変化する。したがって、従来の薄膜圧電素子の製造方法には、圧電膜をエッチングすることなく不要な金属膜を完全に除去して上部電極を形成するのが困難であるという問題点が存在する。また、従来の製造方法では、下部電極の形成時においてその下部電極の下方に存在する基体材料がエッチングされるという不都合、または、除去すべき金属膜が基体材料上に残留するという不都合が生じる。したがって、この点を改善するのが好ましい。
【０００６】
本発明は、かかる問題点に鑑みてなされたものであり、所望の電気的特性を有する薄膜圧電共振子を確実に製造し得る薄膜圧電共振子の製造方法および製造装置、その製造方法に従って製造された薄膜圧電共振子、並びにその薄膜圧電共振子を含めて構成された電子部品とを提供することを主目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成すべく本発明に係る薄膜圧電共振子の製造方法は、基体の上に形成した下部電極を覆うようにして当該基体の上に圧電膜を形成した後に当該圧電膜を覆うようにしてレジスト層を形成し、前記圧電膜における上部電極の形成部位を露出させる露出用孔を前記レジスト層に形成することによって当該圧電膜の上に前記レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記圧電膜および前記マスクの上に前記上部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記上部電極を形成する。
【０００８】
また、本発明に係る薄膜圧電共振子の製造方法は、基体を覆うようにしてレジスト層を形成し、前記基体における下部電極の形成部位を露出させる露出用孔を前記レジスト層に形成することによって当該基体の上に前記レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記基体および前記マスクの上に前記下部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記下部電極を形成し、当該下部電極を覆うようにして前記基体の上に圧電膜を形成した後に当該圧電膜の上に上部電極を形成する。
【０００９】
また、本発明に係る薄膜圧電共振子の製造方法は、基体を覆うようにしてレジスト層を形成し、前記基体における下部電極の形成部位を露出させる露出用孔を前記レジスト層に形成することによって当該基体の上に前記レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記基体および前記マスクの上に前記下部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記下部電極を形成し、当該下部電極を覆うようにして前記基体の上に圧電膜を形成した後に当該圧電膜を覆うようにしてレジスト層を形成し、前記圧電膜における上部電極の形成部位を露出させる露出用孔を当該圧電膜上の前記レジスト層に形成することによって当該圧電膜の上に当該レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記圧電膜および前記マスクの上に前記上部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記上部電極を形成する。
【００１０】
この場合、前記マスクの形成に際して、前記レジスト層の厚み方向における上面側が前記露出用孔の口縁において当該厚み方向における下面側よりも前記形成部位の上方に向けて突出するように当該露出用孔を形成するのが好ましい。
【００１１】
また、前記レジスト層を形成した後にベンゼン系の溶剤に浸して当該レジスト層を表面処理し、その後に前記形成部位を露出させるようして前記レジスト層に前記露出用孔を形成するのが好ましい。
【００１２】
さらに、現像液によって溶融可能な第１のレジスト層を形成した後に当該第１のレジスト層を覆うようにして第２のレジスト層を形成し、当該第２のレジスト層を露光処理した後に前記現像液に浸して前記両レジスト層を貫通させることによって前記露出用孔を形成するのが好ましい。
【００１３】
また、前記圧電膜をＺｎＯによって形成するのが好ましい。
【００１４】
さらに、前記電極材料層をＡｌまたはＡｕによって形成するのが好ましい。
【００１５】
また、本発明に係る薄膜圧電共振子の製造装置は、基体の上に形成した下部電極を覆うようにして当該基体の上に圧電膜を形成した後に当該圧電膜を覆うようにしてレジスト層を形成し、前記圧電膜における上部電極の形成部位を露出させる露出用孔を前記レジスト層に形成することによって当該圧電膜の上に前記レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記圧電膜および前記マスクの上に前記上部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記上部電極を形成可能に構成されている。
【００１６】
また、本発明に係る薄膜圧電共振子の製造装置は、基体を覆うようにしてレジスト層を形成し、前記基体における下部電極の形成部位を露出させる露出用孔を前記レジスト層に形成することによって当該基体の上に前記レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記基体および前記マスクの上に前記下部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記下部電極を形成し、当該下部電極を覆うようにして前記基体の上に圧電膜を形成した後に当該圧電膜の上に上部電極を形成可能に構成されている。
【００１７】
また、本発明に係る薄膜圧電共振子の製造装置は、基体を覆うようにしてレジスト層を形成し、前記基体における下部電極の形成部位を露出させる露出用孔を前記レジスト層に形成することによって当該基体の上に前記レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記基体および前記マスクの上に前記下部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記下部電極を形成し、当該下部電極を覆うようにして前記基体の上に圧電膜を形成した後に当該圧電膜を覆うようにしてレジスト層を形成し、前記圧電膜における上部電極の形成部位を露出させる露出用孔を当該圧電膜上の前記レジスト層に形成することによって当該圧電膜の上に当該レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記圧電膜および前記マスクの上に前記上部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記上部電極を形成可能に構成されている。
【００１８】
この場合、前記マスクの形成に際して、前記レジスト層の厚み方向における上面側が前記露出用孔の口縁において当該厚み方向における下面側よりも前記形成部位の上方に向けて突出するように当該露出用孔を形成可能に構成されているのが好ましい。
【００１９】
また、本発明に係る薄膜圧電共振子は、上記の薄膜圧電共振子の製造方法に従って製造されている。
【００２０】
また、本発明に係る電子部品は、上記の薄膜圧電共振子を含めて構成されている電子部品。
【００２１】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る薄膜圧電共振子の製造方法および製造装置、その製造方法に従って製造した薄膜圧電共振子、並びにその薄膜圧電共振子を含めて構成された電子部品の好適な実施の形態について説明する。
【００２２】
最初に、薄膜圧電共振子１の構成について、図面を参照して説明する。
【００２３】
図１，２に示す薄膜圧電共振子１は、本発明に係る薄膜圧電共振子に相当し、基体２、下部電極３，３，３、圧電膜４および上部電極６を備えて構成されている。この場合、薄膜圧電共振子１は、３つの単位薄膜圧電共振子Ｕ１〜Ｕ３（以下、区別しないときには「単位薄膜圧電共振子Ｕ」ともいう）を備えて構成されている。ここで、単位薄膜圧電共振子Ｕとは、下部電極３と上部電極６におけるその下部電極３に対向する部位とで挟まれる部分を含んで駆動時に共振子として機能する構成要素をいい、具体的には、下部電極３、上部電極６、および両電極３，６で挟まれた部位を含む圧電膜４で構成され、この各単位薄膜圧電共振子Ｕもそれぞれ本発明に係る薄膜圧電共振子を構成する。つまり、本発明に係る薄膜圧電共振子は、１つの単位薄膜圧電共振子Ｕを最小単位として構成され、複数の単位薄膜圧電共振子Ｕを備えても構成することもできる。また、薄膜圧電共振子１は、本発明に係る電子部品としてのフィルタとしても機能し、３つの単位薄膜圧電共振子Ｕ１〜Ｕ３が接続されることで、図３に示すように、直列−並列−直列タイプのフィルタとして機能する。なお、図２，５〜３１では、本発明についての理解を容易とするために、各層の厚みを誇張して厚く図示すると共に、各層同士の厚みの比率を実際とは異なる比率で図示している。
【００２４】
基体２は、図２に示すように、下部電極３，３，３、圧電膜４および上部電極６からなる積層体を支持するための支持基体であって、その厚みが１００μｍ以上３０００μｍ以下の範囲内となるように形成されたシリコン基板（ベアシリコンウエハ）１１と、シリコン基板１１の表裏両面にそれぞれ形成された下部バリア層１２および上部バリア層１３とを備えて構成されている。この場合、この薄膜圧電共振子１では、一例として厚みが２００μｍ以上５００μｍ以下の範囲内となるように形成されたシリコン基板１１が使用されて、下部バリア層１２および上部バリア層１３が窒化ケイ素（ＳｉＮＸ）または酸化ケイ素（ＳｉＯ２）によって０．０３μｍ以上０．５μｍ以下の範囲内となるように形成されている。また、基体２には、薄膜圧電共振子１の駆動時における下部電極３、圧電膜４および上部電極６の振動が基体２によって吸収されるのを回避するために振動空間２ａが形成されている。
【００２５】
下部電極３は、Ａｌ、Ｐｔ、Ａｕ、Ａｇ、Ｃｒ、ＣｕまたはＴｉなどの金属材料によってその厚みが０．０３μｍ以上１μｍ以下の範囲内となるように形成されている。この場合、この薄膜圧電共振子１では、後述するように、一例として、図１１に示すように、その上面にマスクＭ２が形成された基体２の上にクロム（Ｃｒ）の薄膜を接着層３ａとして形成した後に、金（Ａｕ）からなる電極材料層３ｂを形成した後にマスクＭ２を除去することで（リフトオフ法）下部電極３が形成される。なお、下部電極３および後述する上部電極６の形成に使用する金属材料としては、駆動時におけるリップルを小さくさせる場合には、そのポアソン比および密度が小さい金属材料（例えばＡｌ）を採用するのが好ましい。また、通過信号の挿入損失を小さくさせる場合には、低抵抗の金属材料（例えばＡｕ）を採用するのが好ましい。圧電膜４は、酸化亜鉛（ＺｎＯ）、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３：ＰＺＴ）または窒化アルミニウム（ＡｌＮ）などで形成された圧電性を有する薄膜であり、その厚みが５μｍ以下となるように形成されている。この場合、この薄膜圧電共振子１では、一例として、その結合係数が比較的大きいことで知られている酸化亜鉛（ＺｎＯ）によって圧電膜４が厚み０．８μｍ程度に形成されている。また、薄膜圧電共振子１には、圧電膜４を貫通するようにして４つの貫通孔７，７，７，７が形成されて、図３に示すように、下部電極３の表面に対するボンディングワイヤＷ１〜Ｗ４等の接続（ボンディング）が可能に構成されている。
【００２６】
上部電極６は、下部電極３と同様にして、Ａｌ、Ｐｔ、Ａｕ、Ａｇ、Ｃｒ、ＣｕまたはＴｉなどの金属によってその厚みが０．０３μｍ以上１μｍ以下程度の薄膜状に形成されている。この場合、この薄膜圧電共振子１では、後述するように、一例として、図１５に示すように、その上面にマスクＭ３が形成された圧電膜４の上にクロム（Ｃｒ）の薄膜を接着層６ａとして形成した後に、金（Ａｕ）からなる電極材料層６ｂを形成して、その後にマスクＭ３を除去することで（リフトオフ法）上部電極６が形成される。
【００２７】
次に、薄膜圧電共振子１を製造する薄膜圧電共振子製造装置５１の構成について、図面を参照して説明する。
【００２８】
図４に示す薄膜圧電共振子製造装置（以下、「製造装置」ともいう）５１は、薄膜圧電共振子１を製造するための製造装置であって、成膜装置６１、マスク形成装置６２，６４，６７，６９、エッチング装置６３，７０，７１およびスパッタ装置６５，６６，６８を備えて構成されている。成膜装置６１は、シリコン基板１１の表裏両面に化学的気相成長法（ＣＶＤ）によって例えば窒化ケイ素（ＳｉＮＸ）を付着させることにより、下部バリア層１２および上部バリア層１３を形成する。マスク形成装置６２は、塗布装置６２ａ、露光装置６２ｂおよび現像装置６２ｃを備えて、下部バリア層１２の下面にマスクＭ１（図８参照）を形成する。エッチング装置６３は、例えば反応性イオンエッチングによって下部バリア層１２をエッチングする。マスク形成装置６４は、塗布装置６４ａ、露光装置６４ｂおよび現像装置６４ｃを備えて、基体２における上部バリア層１３の上にマスクＭ２（図１０参照）を形成する。スパッタ装置６５は、図１１に示すように、マスクＭ２が形成された上部バリア層１３の上面にクロム（Ｃｒ）および金（Ａｕ）を順に積層して接着層３ａおよび電極材料層３ｂを形成する。
【００２９】
スパッタ装置６６は、スパッタ装置６５による接着層３ａおよび電極材料層３ｂの形成後にマスクＭ２が除去されることによって基体２の上に形成された下部電極３（図１２参照）を覆うようにして上部バリア層１３の上に例えば酸化亜鉛（ＺｎＯ）を積層することによって圧電膜４を形成する。マスク形成装置６７は、塗布装置６７ａ、露光装置６７ｂおよび現像装置６７ｃを備えて、圧電膜４の上にマスクＭ３（図１４参照）を形成する。スパッタ装置６８は、マスクＭ３が形成された圧電膜４の上にクロム（Ｃｒ）および金（Ａｕ）を順に積層して接着層６ａおよび電極材料層６ｂを形成する。マスク形成装置６９は、塗布装置６９ａ、露光装置６９ｂおよび現像装置６９ｃを備えて、スパッタ装置６８による接着層６ａおよび電極材料層６ｂの形成後にマスクＭ３が除去されることによって圧電膜４の上に形成された上部電極６（図１６参照）を覆うようにして圧電膜４の上にマスクＭ４（図１７参照）を形成する。エッチング装置７０は、例えば酢酸を用いたウェットエッチング法によって圧電膜４をエッチングすることによって貫通孔７，７，７，７を形成し、エッチング装置７１は、例えば水酸化カリウム（ＫＯＨ）を用いたウェットエッチング法によってシリコン基板１１をエッチングすることによって振動空間２ａを形成する。
【００３０】
次いで、薄膜圧電共振子１の製造方法について、図面を参照して説明する。
【００３１】
まず、図５に示すように、成膜装置６１が、シリコン基板１１の表裏両面に窒化ケイ素（ＳｉＮＸ）を付着させることにより、下部バリア層１２および上部バリア層１３を形成する。次に、図６に示すように、マスク形成装置６２の塗布装置６２ａが、例えばポジ型のフォトレジストを塗布することにより、下部バリア層１２の下面にレジスト層Ｒ１を形成する。次いで、図７に示すように、その表面に例えばクロム（Ｃｒ）によってマスクパターン２１ａが描かれたガラスマスク２１をレジスト層Ｒ１に密着させた状態で、露光装置６２ｂが、同図に示す矢印の向きで紫外線を照射してレジスト層Ｒ１に潜像を形成する（露光する）。次に、現像装置６２ｃが、この状態のレジスト層Ｒ１を現像することにより、図８に示すように、下部バリア層１２の下面にマスクＭ１を形成する。続いて、エッチング装置６３が、下部バリア層１２をエッチングする。これにより、図９に示すように、下部バリア層１２の中央部（後に振動空間２ａが形成される部位）が除去される。
【００３２】
次に、図１０に示すように、マスク形成装置６４の塗布装置６４ａが、上部バリア層１３の上にフォトレジストを塗布してレジスト層Ｒ２を形成した後に、露光装置６４ｂがレジスト層Ｒ２を露光し、現像装置６４ｃが現像を行うことにより、下部電極３の形成部位Ｐ３を露出させる露出用孔Ｈ３をレジスト層Ｒ２に形成して上部バリア層１３の上にマスクＭ２を形成する。次いで、図１１に示すように、スパッタ装置６５が、マスクＭ２およびマスクＭ２から露出している上部バリア層１３の上にクロム（Ｃｒ）および金（Ａｕ）を順に積層することにより、厚み１０ｎｍ程度の接着層３ａと、厚み１００ｎｍ程度の電極材料層３ｂとを形成する。続いて、この状態の積層体をレジスト剥離用薬品に浸すことによって上部バリア層１３からマスクＭ２を除去する。この際に、マスクＭ２の上に形成されていた接着層３ａおよび電極材料層３ｂがマスクＭ２と共に上部バリア層１３の上から除去されて、図１２に示すように、上部バリア層１３の上に下部電極３が形成される。この際に、マスクＭ２を除去するためのレジスト剥離用薬品によっては、基体２（上部バリア層１３）が殆ど浸食されないため、除去すべき電極材料層３ｂおよび接着層３ａがマスクＭ２と共に残留しないように十分にレジスト剥離用薬品に浸すことが可能となる。この結果、不要な電極材料層３ｂなどの残留を招くことなく必要な下部電極３のみが基体２の上に形成される。なお、マスクＭ２の剥離時や、後述するマスクＭ３の剥離時には、例えば超音波洗浄器を使用することによってレジスト（マスク）の剥離を促進することができる。次に、図１３に示すように、スパッタ装置６６が、上部バリア層１３の上に下部電極３を覆うようにして例えば酸化亜鉛（ＺｎＯ）を積層することにより、厚みが０．８μｍ程度の圧電膜４を形成する。
【００３３】
次いで、図１４に示すように、マスク形成装置６７が、圧電膜４の上にフォトレジストを塗布してレジスト層Ｒ３を形成した後に露光および現像を行うことにより、上部電極６の形成部位Ｐ６を露出させる露出用孔Ｈ６をレジスト層Ｒ３に形成して圧電膜４の上にマスクＭ３を形成する。続いて、図１５に示すように、スパッタ装置６８が、マスクＭ３およびマスクＭ３から露出している圧電膜４の上に例えばクロム（Ｃｒ）および金（Ａｕ）を順に積層することにより、厚み１０ｎｍ程度の接着層６ａと、厚み１００ｎｍ程度の電極材料層６ｂとを形成する。次に、この状態の積層体をレジスト剥離用薬品に浸すことによって圧電膜４からマスクＭ３を除去する。この際に、マスクＭ３の上に形成されていた接着層６ａおよび電極材料層６ｂがマスクＭ３と共に圧電膜４の上から除去されて、図１６に示すように、圧電膜４の上に上部電極６が形成される。この際に、マスクＭ３を除去するためのレジスト剥離用薬品によっては、圧電膜４が大きく浸食されないため、除去すべき電極材料層６ｂおよび接着層６ａがマスクＭ３と共に残留しないように十分にレジスト剥離用薬品に浸すことが可能となる。この結果、不要な電極材料層６ｂなどの残留を招くことなく必要な上部電極６のみが圧電膜４の上に形成される。
【００３４】
次いで、図１７に示すように、マスク形成装置６９が、上部電極６を覆うようにして圧電膜４の上にフォトレジストを塗布してレジスト層Ｒ４を形成した後に、露光および現像を行うことによって圧電膜４の上にマスクＭ４を形成する。続いて、図１８に示すように、エッチング装置７０が、圧電膜４をエッチングして貫通孔７，７，７，７を形成する。次に、エッチング装置７１が、シリコン基板１１の下面に形成した下部バリア層１２をマスクとしてシリコン基板１１をエッチングする。これにより、同図に破線で示す部位が除去されて振動空間２ａが形成され、この結果、図２に示すように、薄膜圧電共振子１が完成する。
【００３５】
このように、この製造装置５１による薄膜圧電共振子１の製造方法によれば、圧電膜４の上に形成したマスクＭ３と露出用孔Ｈ６から露出している圧電膜４との上に接着層６ａおよび電極材料層６ｂを形成した後にレジスト剥離用薬品に浸してマスクＭ３を除去して上部電極６を形成する（リフトオフによって上部電極６を形成する）ことにより、上部電極６の形成に際して圧電膜４を浸食するエッチングの工程を不要とすることができる。したがって、圧電膜４の厚みにばらつきが生じたり圧電膜４上に接着層６ａおよび電極材料層６ｂなどが残留したりする事態を回避することができるため、所望の電気的特性を有する薄膜圧電共振子１を確実かつ容易に製造することができる。また、この薄膜圧電共振子１でフィルタなどの電子部品を構成することにより、所望の電気的特性を満たす電子部品を提供することができる。
【００３６】
また、この製造装置５１による薄膜圧電共振子１の製造方法によれば、基体２の上に形成したマスクＭ２と露出用孔Ｈ３から露出している基体２（上部バリア層１３）との上に接着層３ａおよび電極材料層３ｂを形成した後にレジスト剥離用薬品に浸してマスクＭ２を除去して下部電極３を形成する（リフトオフによって下部電極３を形成する）ことにより、下部電極３の形成に際して基体２を浸食するエッチングの工程を不要とすることができる。したがって、基体２の厚みにばらつきが生じたり基体２上に接着層３ａおよび電極材料層３ｂなどが残留したりする事態を回避することができるため、所望の電気的特性を有する薄膜圧電共振子１を確実かつ容易に製造することができる。この場合、下部電極３および上部電極６の双方をリフトオフによって形成することで、所望の電気的特性を有する薄膜圧電共振子１をより確実に製造することができる。
【００３７】
さらに、この製造装置５１による薄膜圧電共振子１の製造方法によれば、結合係数が比較的大きいＺｎＯによって圧電膜４を形成することにより、フィルタ特性における通過帯域幅が広い薄膜圧電共振子１を製造することができる。この場合、この製造方法によれば、エッチング液を使用しないため、エッチング液に含まれる酢酸、リン酸および硝酸等の酸によって浸食され易いＺｎＯを用いて圧電膜４を形成した場合であっても、所望の電気的特性を有する薄膜圧電共振子１を確実かつ容易に製造することができる。
【００３８】
また、この製造装置５１による薄膜圧電共振子１の製造方法によれば、導電性に優れたＡｕを用いて電極材料層６ｂを形成することにより、通過信号の挿入損失が小さい薄膜圧電共振子１を製造することができる。
【００３９】
続いて、薄膜圧電共振子１の他の製造方法について、図面を参照して説明する。
【００４０】
上記した製造装置５１による薄膜圧電共振子１の製造方法では、マスク形成装置６７によって圧電膜４の上にマスクＭ３を形成した後にスパッタ装置６８によって接着層６ａおよび電極材料層６ｂを形成し、その後にレジスト剥離用薬品に浸すことによってマスクＭ３を除去して上部電極６を形成している。この場合、塗布装置６７ａによるレジスト層Ｒ３の形成時に、マスクの形成材料として一般的なポジ型のレジスト材料を使用したときには、露光装置６７ｂによって紫外線を照射した際に（露光した際に）ポジティブスロープの潜像がレジスト層Ｒ３に形成されることがある。この結果、図１９に示すように、現像装置６７ｃによって現像した際に、その側壁部分がポジティブスロープの露出用孔Ｈ６（以下、この状態の露出用孔Ｈ６を「露出用孔Ｈｘ」ともいう）が形成される。この状態のマスクＭ３および露出用孔Ｈｘから露出している圧電膜４に対してスパッタ装置６８によって接着層６ａおよび電極材料層６ｂを形成した際には、図２０に示すように、露出用孔Ｈｘの側壁部分にもクロム（Ｃｒ）および金（Ａｕ）が積層されて、マスクＭ３上の接着層６ａおよび電極材料層６ｂと、露出用孔Ｈｘ内（圧電膜４上）の接着層６ａおよび電極材料層６ｂとが繋がることがある。かかる状態では、レジスト剥離用薬品に浸してマスクＭ３を除去する際にマスクＭ３にレジスト剥離用薬品が十分に浸透できないことに起因してマスクＭ３の剥離（除去）が妨げられたり、図２１に示すように、上部電極６の端部にバリ６ｘ（露出用孔Ｈ６の側壁部分に積層された接着層６ａおよび電極材料層６ｂの残留物）が形成されたりするおそれがある。このため、かかる事態の発生を回避するのが好ましい。
【００４１】
したがって、まず、図２２に示すように、マスク形成装置６７が、例えば、クラリアントジャパン株式会社製のフォトレジスト（ＡＺ５２００Ｅシリーズ）を使用して圧電膜４の上にレジスト層Ｒ３ａを形成した後に露光および現像を行うことにより、レジスト層Ｒ３ａに露出用孔Ｈａを形成して圧電膜４の上にマスクＭ３ａを形成する。この場合、レジスト層Ｒ３ａの形成に使用したフォトレジストは、紫外線を照射した際に（露光した際に）ネガティブスロープの潜像が形成される。したがって、このレジスト層Ｒ３ａを現像した際には、同図に示すように、レジスト層Ｒ３ａの厚み方向における上面側（すなわち、後に接着層６ａおよび電極材料層６ｂを形成する形成面側）が露出用孔Ｈａの口縁においてその内側（すなわち、上部電極６の形成部位Ｐ６の上方）に向けて突出するネガティブスロープの露出用孔Ｈａが形成される。
【００４２】
次に、図２３に示すように、スパッタ装置６８が、マスクＭ３ａおよびマスクＭ３ａから露出している圧電膜４の上に例えばクロム（Ｃｒ）および金（Ａｕ）を順に積層することにより、接着層６ａおよび電極材料層６ｂを順に形成する。この際に、マスクＭ３ａに形成されている露出用孔Ｈａの側壁部分がネガティブスロープのため、この側壁部分にクロム（Ｃｒ）および金（Ａｕ）が積層される事態が回避されて、マスクＭ３ａ上の接着層６ａおよび電極材料層６ｂと、露出用孔Ｈａ内における圧電膜４上の接着層６ａおよび電極材料層６ｂとが別個独立して形成される。この後、レジスト剥離用薬品に浸してマスクＭ３ａを除去することによって圧電膜４の上に上部電極６を形成した後に、貫通孔７，７，７，７の形成と、振動空間２ａの形成とを順に実行することにより、図２に示すように、薄膜圧電共振子１が完成する。この製造方法によれば、その側壁部分がネガティブスロープの露出用孔Ｈａをレジスト層Ｒ３ａに形成してマスクＭ３ａを形成したことにより、スパッタ装置６８によって接着層６ａおよび電極材料層６ｂを形成する際に露出用孔Ｈａの側壁部分に接着層６ａおよび電極材料層６ｂが形成される事態を回避することができる。したがって、レジスト剥離用薬品に浸してマスクＭ３ａを除去する際にマスクＭ３ａにレジスト剥離用薬品を十分に浸透させることができる結果、マスクＭ３ａを確実に剥離（除去）することができると共に、上部電極６の端部にバリ６ｘが形成される事態を確実に回避することができる。
【００４３】
この場合、マスクＭ３ａを使用した上部電極６の形成方法と同様にして、紫外線を照射した際にネガティブスロープの潜像が形成されるレジスト材料を用いて形成したレジスト層からなるマスクを使用して下部電極３を形成することもできる。この製造方法によれば、接着層３ａおよび電極材料層３ｂを形成する際に下部電極形成用の露出用孔における側壁部分に接着層３ａおよび電極材料層３ｂが形成される事態を回避することができる。したがって、レジスト剥離用薬品に浸して下部電極形成用のマスクを除去する際にマスクにレジスト剥離用薬品を十分に浸透させることができる結果、マスクを確実に剥離（除去）することができると共に、下部電極３の端部にバリが形成される事態を確実に回避することができる。
【００４４】
一方、上記の製造方法において形成したマスクＭ３ａとは異なり、一般的なポジ型のレジスト材料を使用して上記の製造方法と同様の効果を得ることができる。具体的には、まず、マスク形成装置６７の塗布装置６７ａが、ポジ型のレジスト材料によって圧電膜４の上にレジスト層Ｒ３を形成する。次に、この状態のレジスト層Ｒ３をクロロベンゼン（本発明における「ベンゼン系の溶剤」の一例）に浸して表面処理する。この場合、クロロベンゼンに代えてブロモベンゼン等の各種のベンゼン系溶剤を使用することもできる。次いで、表面処理したレジスト層Ｒ３に対してマスク形成装置６７の露光装置６７ｂが露光を行い、現像装置６７ｃが現像を行う。この際に、図２４に示すように、クロロベンゼンによって表面処理されたレジスト層Ｒ３の厚み方向における上面側（すなわち、後に接着層６ａおよび電極材料層６ｂを形成する形成面側）が露出用孔Ｈｂの口縁においてその内側（すなわち、上部電極６の形成部位Ｐ６の上方）に向けて突出するように変形して、これにより、露出用孔Ｈｂが形成されて圧電膜４の上にマスクＭ３ｂが形成される。
【００４５】
次に、図２５に示すように、スパッタ装置６８が、マスクＭ３ｂおよびマスクＭ３ｂから露出している圧電膜４の上に例えばクロム（Ｃｒ）および金（Ａｕ）を順に積層することにより、接着層６ａおよび電極材料層６ｂを順に形成する。この際に、マスクＭ３ｂに形成されている露出用孔Ｈｂの口縁部分が圧電膜４における上部電極６の形成部位Ｐ６の上方に突出しているため、露出用孔Ｈｂの側壁部分にクロム（Ｃｒ）および金（Ａｕ）が積層される事態が回避されて、マスクＭ３ｂ上の接着層６ａおよび電極材料層６ｂと、露出用孔Ｈｂ内における圧電膜４上の接着層６ａおよび電極材料層６ｂとが別個独立して形成される。この後、レジスト剥離用薬品に浸してマスクＭ３ｂを除去することによって、圧電膜４の上に上部電極６を形成した後に、貫通孔７，７，７，７の形成と、振動空間２ａの形成とを順に実行することにより、図２に示すように、上記のマスクＭ３ａを形成する製造方法と同様にして、薄膜圧電共振子１が完成する。この製造方法によれば、形成したレジスト層Ｒ３をベンゼン系の溶剤（この場合、クロロベンゼン）に浸して表面処理した後に露出用孔Ｈｂを形成してマスクＭ３ｂを形成することにより、特殊なレジスト材料を使用することなく、上部電極６の形成時にマスクＭ３ｂを確実に剥離（除去）することができると共に、上部電極６の端部にバリ６ｘが形成される事態を確実に回避することができる。
【００４６】
また、上記の製造方法において形成したマスクＭ３，Ｍ３ａ，Ｍ３ｂに代えて、レジスト層Ｒ３ｂ，Ｒ３ｃの２層からなるマスクＭ３ｃ（図２７参照）を形成する製造方法を採用することもできる。具体的には、この製造方法では、まず、予め露光処理したポジ型レジスト材料を圧電膜４の上に塗布することによってレジスト層Ｒ３ｂ（本発明における第１のレジスト層：図２６参照）を形成する。この際に、通常のポジ型レジスト材料を塗布した後に、その全体を露光することによってレジスト層Ｒ３ｂを形成することもできる。これにより、現像液によって溶融可能なレジスト層Ｒ３ｂが圧電膜４の上に形成される。次に、この状態のレジスト層Ｒ３ｂをプレべークした後に、図２６に示すように、レジスト層Ｒ３ｂを覆うようにしてポジ型のレジスト材料を塗布することによってレジスト層Ｒ３ｃ（本発明における第２のレジスト層）を形成する。次いで、この状態のレジスト層Ｒ３ｃをプレべークした後に露光することにより、レジスト層Ｒ３ｃにおける形成部位Ｐ６の上方に潜像を形成する。続いて、この状態のレジスト層Ｒ３ｂ，Ｒ３ｃを現像液に浸す。この際には、図２７に示すように、まず、レジスト層Ｒ３ｃにおける潜像の形成部位（露光した部位）が現像液によって溶融し、次いで、レジスト層Ｒ３ｃにおける溶融した部位によって覆われていた部位のレジスト層Ｒ３ｂが現像液によって溶融する。これにより、両レジスト層Ｒ３ｂ，Ｒ３ｃを貫通して圧電膜４における上部電極６の形成部位Ｐ６を露出可能な露出用孔Ｈｃを有するマスクＭ３ｃが圧電膜４の上に形成される。この場合、このマスクＭ３ｃは、その厚み方向における上面側（すなわち、後に接着層６ａおよび電極材料層６ｂを形成する形成面側）が露出用孔Ｈｃの口縁（レジスト層Ｒ３ｃに形成された開口部）においてその内側（すなわち、上部電極６の形成部位Ｐ６の上方）に向けて突出するように形成される。
【００４７】
次に、図２８に示すように、スパッタ装置６８が、マスクＭ３ｃおよびマスクＭ３ｃから露出している圧電膜４の上に例えばクロム（Ｃｒ）および金（Ａｕ）を順に積層することにより、接着層６ａおよび電極材料層６ｂを順に形成する。この際に、マスクＭ３ｃに形成されている露出用孔Ｈｃの口縁部分（レジスト層Ｒ３ｃに形成された開口部）が圧電膜４における上部電極６の形成部位Ｐ６の上方に突出しているため、マスクＭ３ｃ上の接着層６ａおよび電極材料層６ｂと、露出用孔Ｈｃ内における圧電膜４上の接着層６ａおよび電極材料層６ｂとが別個独立して形成される。この後、レジスト剥離用薬品に浸してマスクＭ３ｃを除去することによって圧電膜４の上に上部電極６を形成した後に、貫通孔７，７，７，７の形成と、振動空間２ａの形成とを順に実行することにより、図２に示すように、上記のマスクＭ３ａを形成する製造方法と同様にして、薄膜圧電共振子１が完成する。この製造方法によれば、レジスト層Ｒ３ｂの上にレジスト層Ｒ３ｃを形成して、その口縁部分が上部電極６の形成部位Ｐ６の上方に向けて突出する露出用孔Ｈｃを形成することにより、上部電極６の形成時にマスクＭ３ｃを確実に剥離（除去）することができると共に、上部電極６の端部にバリ６ｘが形成される事態を確実に回避することができる。
【００４８】
この場合、マスクＭ３ｂ，Ｍ３ｃを使用した上部電極６の形成方法と同様にして、その厚み方向における上面側が下部電極形成用の露出用孔における口縁においてその内側（すなわち、下部電極３の形成部位Ｐ３の上方）に向けて突出するよう形成したマスクを使用して下部電極３を形成することもできる。この製造方法によれば、マスク上の接着層３ａおよび電極材料層３ｂと、露出用孔内における基体２上の接着層３ａおよび電極材料層３ｂとが別個独立して形成されるため、レジスト剥離用薬品に浸して下部電極形成用のマスクを除去する際にマスクにレジスト剥離用薬品を十分に浸透させることができる結果、マスクを確実に剥離（除去）することができると共に、下部電極３の端部にバリが形成される事態を確実に回避することができる。
【００４９】
なお、本発明は、上記した実施の形態に限定されない。例えば、本発明の実施の形態では、シリコン基板１１、下部バリア層１２および上部バリア層１３からなる基体２の上に下部電極３、圧電膜４および上部電極６を形成する製造方法について説明したが、本発明に係る製造方法において使用する基体の構成はこれに限定されない。例えば、図２９に示す薄膜圧電共振子１Ａのように、例えば窒化アルミニウム（ＡｌＮ）の薄膜３２ａと、酸化ケイ素（ＳｉＯ２）の薄膜３２ｂとを交互に積層して構成した基体３２（音響多層膜）の上に下部電極３、圧電膜４および上部電極６を形成する製造方法を採用することができる。この製造方法によれば、前述した薄膜圧電共振子１の製造方法において使用した基体２と比較して、単位薄膜圧電共振子Ｕの部分が厚手となっている分だけ基体３２の強度を高めることができるため、衝撃等による破損を回避し得る薄膜圧電共振子１Ａを製造することができる。
【００５０】
また、本発明の実施の形態では、スパッタ装置６５がクロム（Ｃｒ）を積層して接着層３ａを形成した後に金（Ａｕ）を積層して電極材料層３ｂを形成することによって下部電極３を形成し、スパッタ装置６８がクロム（Ｃｒ）を積層して接着層６ａを形成した後に金（Ａｕ）を積層して電極材料層６ｂを形成することによって上部電極６を形成する製造方法について説明したが、本発明はこれに限定されない。例えば、図３０に示すように、スパッタ装置６５がアルミニウム（Ａｌ）を積層して電極材料層３ｂを形成した後にリフトオフすることで上部バリア層１３の上に電極材料層３ｂを形成し、スパッタ装置６８がアルミニウム（Ａｌ）を積層して電極材料層６ｂを形成した後にリフトオフすることで圧電膜４の上に上部電極６を形成して薄膜圧電共振子１Ｂを製造する製造方法を採用することができる。また、図３１に示すように、スパッタ装置６５がアルミニウム（Ａｌ）を積層して電極材料層３ｂを形成した後にリフトオフすることで薄膜３２ｂの上に電極材料層３ｂを形成し、スパッタ装置６８がアルミニウム（Ａｌ）を積層して電極材料層６ｂを形成した後にリフトオフすることで圧電膜４の上に上部電極６を形成して薄膜圧電共振子１Ｃを製造する製造方法を採用することができる。この製造方法によれば、下部電極３および上部電極６を形成しているアルミニウムが軽量のため、例えば共振周波数が十分に高い薄膜圧電共振子を確実かつ容易に製造することができる。
【００５１】
さらに、本発明の実施の形態では、レジスト層における厚み方向の上面側が露出用孔の口縁において厚み方向の下面側よりもその形成部位の上方に向けて突出するように露出用孔を形成したマスクについて説明したが、本発明はこれに限定されない。例えば、レジスト層における厚み方向のいずれか一部の部位（例えば、厚み方向の中央部）が厚み方向の下面側よりもその形成部位の上方に向けて突出するように露出用孔を形成してマスクを構成することもできる。また、本発明の実施の形態に係る製造方法において使用した各種の材料についてはあくまでも例示であって、本発明はこれらの材料を使用した製造方法に限定されるものではない。さらに、本発明の実施の形態では、３つの単位薄膜圧電共振子Ｕ１〜Ｕ３を使用して直列−並列−直列タイプのラダーフィルタとして機能する電子部品について説明したが、本発明に係る電子部品の構成はフィルタに限定されず、デュプレクサとしても構成することができる。この場合、単位薄膜圧電共振子Ｕの使用個数、および接続形態については、本発明の実施の形態に例示したものに限定されず、任意に規定することができる。
【００５２】
【発明の効果】
以上のように、本発明に係る薄膜圧電共振子の製造方法および製造装置によれば、圧電膜の上に形成したマスクと露出用孔から露出している圧電膜との上に電極材料層を形成した後にマスクを除去して上部電極を形成することにより、上部電極の形成に際して圧電膜を浸食するエッチングの工程を不要とすることができる。したがって、圧電膜の厚みにばらつきが生じたり圧電膜上に電極材料層などが残留したりする事態を回避することができるため、所望の電気的特性を有する薄膜圧電共振子を確実かつ容易に製造することができる。また、この薄膜圧電共振子でフィルタなどの電子部品を構成することにより、所望の電気的特性を満たす電子部品を提供することができる。
【００５３】
また、本発明に係る薄膜圧電共振子の製造方法および製造装置によれば、基体を覆うようにして形成したマスクと露出用孔から露出している基体との上に電極材料層を形成した後にマスクを除去して下部電極を形成することにより、下部電極の形成に際して基体を浸食するエッチングの工程を不要とすることができる。したがって、基体の厚みにばらつきが生じたり基体上に電極材料層などが残留したりする事態を回避することができるため、所望の電気的特性を有する薄膜圧電共振子を確実かつ容易に製造することができる。また、この薄膜圧電共振子でフィルタなどの電子部品を構成することにより、所望の電気的特性を満たす電子部品を提供することができる。この場合、下部電極および上部電極の双方をリフトオフによって形成することにより、所望の電気的特性を有する薄膜圧電共振子をより確実に製造することができる。
【００５４】
また、本発明に係る薄膜圧電共振子の製造方法および製造装置によれば、レジスト層の厚み方向における電極材料層の形成面側が露出用孔の口縁において上部電極の形成部位の上方に向けて突出するように露出用孔を形成することにより、電極材料層を形成する際に露出用孔の側壁部分に電極材料層が形成される事態を回避することができる。したがって、レジスト剥離用薬品に浸してマスクを除去する際にマスクにレジスト剥離用薬品を十分に浸透させることができる結果、マスクを確実に剥離（除去）することができると共に、上部電極の端部にバリが形成される事態を確実に回避することができる。
【００５５】
さらに、本発明に係る薄膜圧電共振子の製造方法および製造装置によれば、形成したレジスト層をベンゼン系の溶剤に浸して表面処理した後に露出用孔を形成してマスクを形成することにより、特殊なレジスト材料を使用することなく、電極（上部電極および下部電極の少なくとも一方、以下、単に「電極」という）の形成時にマスクを確実に剥離（除去）することができると共に、電極の端部にバリが形成される事態を確実に回避することができる。
【００５６】
また、本発明に係る薄膜圧電共振子の製造方法および製造装置によれば、第１のレジスト層の上に第２のレジスト層を形成して、両レジスト層を貫通し、かつその口縁部分が形成部位の上方に向けて突出する露出用孔を形成することにより、特殊なレジスト材料を使用することなく、電極の形成時にマスクを確実に剥離（除去）することができると共に、電極の端部にバリが形成される事態を確実に回避することができる。
【００５７】
さらに、本発明に係る薄膜圧電共振子の製造方法および製造装置によれば、圧電膜をＺｎＯによって形成することにより、フィルタ特性における通過帯域幅が広い薄膜圧電共振子を製造することができる。この場合、この製造方法によれば、エッチング液を使用しないため、エッチング液に含まれる酢酸、リン酸および硝酸等の酸によって浸食され易いＺｎＯを用いて圧電膜を形成した場合であっても、所望の電気的特性を有する薄膜圧電共振子を確実かつ容易に製造することができる。
【００５８】
また、本発明に係る薄膜圧電共振子の製造方法および製造装置によれば、電極材料層をＡｌによって形成することにより、共振周波数が十分に高い薄膜圧電共振子を製造することができる。また、電極材料層をＡｕによって形成することにより、通過信号の挿入損失が小さい薄膜圧電共振子を製造することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る製造方法に従って製造した薄膜圧電共振子１の平面図である。
【図２】薄膜圧電共振子１の層構造を示す図１におけるＡ−Ａ線の断面図である。
【図３】薄膜圧電共振子１の等価回路図である。
【図４】薄膜圧電共振子１を製造する薄膜圧電共振子製造装置５１の構成を示すブロック図である。
【図５】シリコン基板１１の下面および上面に下部バリア層１２および上部バリア層１３を形成した状態の断面図である。
【図６】下部バリア層１２の下面にレジスト層Ｒ１を形成した状態の断面図である。
【図７】レジスト層Ｒ１の下面にガラスマスク２１を当接させて露光している状態の断面図である。
【図８】レジスト層Ｒ１を現像してマスクＭ１を形成した状態の断面図である。
【図９】マスクＭ１を使用して下部バリア層１２をエッチングした状態の断面図である。
【図１０】上部バリア層１３の上面にマスクＭ２を形成した状態の断面図である。
【図１１】マスクＭ２および上部バリア層１３の上に接着層３ａおよび電極材料層３ｂを形成した状態の断面図である。
【図１２】レジスト剥離用薬品によってマスクＭ２を除去して上部バリア層１３の上に下部電極３を形成した状態の断面図である。
【図１３】下部電極３を覆うようにして圧電膜４を形成した状態の断面図である。
【図１４】圧電膜４の上面にマスクＭ３を形成した状態の断面図である。
【図１５】マスクＭ３および圧電膜４の上に接着層６ａおよび電極材料層６ｂを形成した状態の断面図である。
【図１６】レジスト剥離用薬品によってマスクＭ３を除去して圧電膜４の上に上部電極６を形成した状態の断面図である。
【図１７】上部電極６を覆うようにしてマスクＭ４を形成した状態の断面図である。
【図１８】マスクＭ４を使用して圧電膜４をエッチングして貫通孔７，７，７，７を形成した状態の断面図である。
【図１９】圧電膜４の上面にマスクＭ３を形成した状態の他の断面図である。
【図２０】図１９に示す状態のマスクＭ３および圧電膜４の上に接着層６ａおよび電極材料層６ｂを形成した状態の断面図である。
【図２１】図２０に示す状態のマスクＭ３をレジスト剥離用薬品によって除去して圧電膜４の上に上部電極６を形成した状態の断面図である。
【図２２】本発明の他の実施の形態に係る製造方法において圧電膜４の上面にマスクＭ３ａを形成した状態の断面図である。
【図２３】本発明の他の実施の形態に係る製造方法においてマスクＭ３ａおよび圧電膜４の上に接着層６ａおよび電極材料層６ｂを形成した状態の断面図である。
【図２４】本発明の他の実施の形態に係る製造方法においてレジスト層Ｒ３の表面をベンゼン系の溶剤によって軟化させてマスクＭ３ｂを形成した状態の断面図である。
【図２５】本発明の他の実施の形態に係る製造方法においてマスクＭ３ｂおよび圧電膜４の上に接着層６ａおよび電極材料層６ｂを形成した状態の断面図である。
【図２６】本発明の他の実施の形態に係る製造方法において圧電膜４の上面にレジスト層Ｒ３ｂ，Ｒ３ｃを形成した状態の断面図である。
【図２７】本発明の他の実施の形態に係る製造方法においてレジスト層Ｒ３ｂ，Ｒ３ｃを現像してマスクＭ３ｃを形成した状態の断面図である。
【図２８】本発明の他の実施の形態に係る製造方法においてマスクＭ３ｃおよび圧電膜４の上に接着層６ａおよび電極材料層６ｂを形成した状態の断面図である。
【図２９】本発明の他の実施の形態に係る製造方法に従って製造した薄膜圧電共振子１Ａの層構造を示す断面図である。
【図３０】本発明の他の実施の形態に係る製造方法に従って製造した薄膜圧電共振子１Ｂの層構造を示す断面図である。
【図３１】本発明の他の実施の形態に係る製造方法に従って製造した薄膜圧電共振子１Ｃの層構造を示す断面図である。
【符号の説明】
１，１Ａ〜１Ｃ 薄膜圧電共振子
２，３２ 基体
３ 下部電極
３ａ，６ａ 接着層
３ｂ，６ｂ 電極材料層
４ 圧電膜
６ 上部電極
５１ 薄膜圧電共振子製造装置
６６ スパッタ装置
６４，６７ マスク形成装置
６５，６８ スパッタ装置
Ｈ３，Ｈ６，Ｈａ〜Ｈｃ 露出用孔
Ｍ２，Ｍ３，Ｍ３ａ〜Ｍ３ｃ マスク
Ｐ３，Ｐ６ 形成部位
Ｒ２，Ｒ３，Ｒ３ａ〜Ｒ３ｃ レジスト層
Ｕ１〜Ｕ３ 単位薄膜圧電共振子
Claims (14)
- 基体の上に形成した下部電極を覆うようにして当該基体の上に圧電膜を形成した後に当該圧電膜を覆うようにしてレジスト層を形成し、前記圧電膜における上部電極の形成部位を露出させる露出用孔を前記レジスト層に形成することによって当該圧電膜の上に前記レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記圧電膜および前記マスクの上に前記上部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記上部電極を形成する薄膜圧電共振子の製造方法。
- 基体を覆うようにしてレジスト層を形成し、前記基体における下部電極の形成部位を露出させる露出用孔を前記レジスト層に形成することによって当該基体の上に前記レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記基体および前記マスクの上に前記下部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記下部電極を形成し、当該下部電極を覆うようにして前記基体の上に圧電膜を形成した後に当該圧電膜の上に上部電極を形成する薄膜圧電共振子の製造方法。
- 基体を覆うようにしてレジスト層を形成し、前記基体における下部電極の形成部位を露出させる露出用孔を前記レジスト層に形成することによって当該基体の上に前記レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記基体および前記マスクの上に前記下部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記下部電極を形成し、当該下部電極を覆うようにして前記基体の上に圧電膜を形成した後に当該圧電膜を覆うようにしてレジスト層を形成し、前記圧電膜における上部電極の形成部位を露出させる露出用孔を当該圧電膜上の前記レジスト層に形成することによって当該圧電膜の上に当該レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記圧電膜および前記マスクの上に前記上部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記上部電極を形成する薄膜圧電共振子の製造方法。
- 前記マスクの形成に際して、前記レジスト層の厚み方向における上面側が前記露出用孔の口縁において当該厚み方向における下面側よりも前記形成部位の上方に向けて突出するように当該露出用孔を形成する請求項１から３のいずれかに記載の薄膜圧電共振子の製造方法。
- 前記レジスト層を形成した後にベンゼン系の溶剤に浸して当該レジスト層を表面処理し、その後に前記形成部位を露出させるようして前記レジスト層に前記露出用孔を形成する請求項４記載の薄膜圧電共振子の製造方法。
- 現像液によって溶融可能な第１のレジスト層を形成した後に当該第１のレジスト層を覆うようにして第２のレジスト層を形成し、当該第２のレジスト層を露光処理した後に前記現像液に浸して前記両レジスト層を貫通させることによって前記露出用孔を形成する請求項４記載の薄膜圧電共振子の製造方法。
- 前記圧電膜をＺｎＯによって形成する請求項１から６のいずれかに記載の薄膜圧電共振子の製造方法。
- 前記電極材料層をＡｌまたはＡｕによって形成する請求項１から７のいずれかに記載の薄膜圧電共振子の製造方法。
- 基体の上に形成した下部電極を覆うようにして当該基体の上に圧電膜を形成した後に当該圧電膜を覆うようにしてレジスト層を形成し、前記圧電膜における上部電極の形成部位を露出させる露出用孔を前記レジスト層に形成することによって当該圧電膜の上に前記レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記圧電膜および前記マスクの上に前記上部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記上部電極を形成可能に構成されている薄膜圧電共振子の製造装置。
- 基体を覆うようにしてレジスト層を形成し、前記基体における下部電極の形成部位を露出させる露出用孔を前記レジスト層に形成することによって当該基体の上に前記レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記基体および前記マスクの上に前記下部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記下部電極を形成し、当該下部電極を覆うようにして前記基体の上に圧電膜を形成した後に当該圧電膜の上に上部電極を形成可能に構成されている薄膜圧電共振子の製造装置。
- 基体を覆うようにしてレジスト層を形成し、前記基体における下部電極の形成部位を露出させる露出用孔を前記レジスト層に形成することによって当該基体の上に前記レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記基体および前記マスクの上に前記下部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記下部電極を形成し、当該下部電極を覆うようにして前記基体の上に圧電膜を形成した後に当該圧電膜を覆うようにしてレジスト層を形成し、前記圧電膜における上部電極の形成部位を露出させる露出用孔を当該圧電膜上の前記レジスト層に形成することによって当該圧電膜の上に当該レジスト層からなるマスクを形成した後に、前記露出用孔から露出している前記圧電膜および前記マスクの上に前記上部電極を形成するための電極材料層を形成し、その後に前記マスクを除去することによって当該マスク上の前記電極材料層を除去して前記上部電極を形成可能に構成されている薄膜圧電共振子の製造装置。
- 前記マスクの形成に際して、前記レジスト層の厚み方向における上面側が前記露出用孔の口縁において当該厚み方向における下面側よりも前記形成部位の上方に向けて突出するように当該露出用孔を形成可能に構成されている請求項９から１１のいずれかに記載の薄膜圧電共振子の製造装置。
- 請求項１から８のいずれかに記載の薄膜圧電共振子の製造方法に従って製造されている薄膜圧電共振子。
- 請求項１３記載の薄膜圧電共振子を含めて構成されている電子部品。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003107845A JP2004320127A (ja) | 2003-04-11 | 2003-04-11 | 薄膜圧電共振子の製造方法、薄膜圧電共振子の製造装置、薄膜圧電共振子および電子部品 |
| US10/819,134 US7124485B2 (en) | 2003-04-11 | 2004-04-07 | Method of manufacturing a piezoelectric thin film resonator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003107845A JP2004320127A (ja) | 2003-04-11 | 2003-04-11 | 薄膜圧電共振子の製造方法、薄膜圧電共振子の製造装置、薄膜圧電共振子および電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004320127A true JP2004320127A (ja) | 2004-11-11 |
Family
ID=33127996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003107845A Pending JP2004320127A (ja) | 2003-04-11 | 2003-04-11 | 薄膜圧電共振子の製造方法、薄膜圧電共振子の製造装置、薄膜圧電共振子および電子部品 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7124485B2 (ja) |
| JP (1) | JP2004320127A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007228340A (ja) * | 2006-02-24 | 2007-09-06 | Ngk Insulators Ltd | 圧電薄膜デバイス |
| JP2008283689A (ja) * | 2007-05-14 | 2008-11-20 | Cree Inc | バルク音響デバイスおよびその作製方法 |
| JP2010087577A (ja) * | 2008-09-29 | 2010-04-15 | Kyocera Corp | 薄膜圧電共振器の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012169006A1 (ja) * | 2011-06-07 | 2012-12-13 | 株式会社ユーテック | ポーリング処理方法、プラズマポーリング装置、圧電体及びその製造方法、成膜装置及びエッチング装置、ランプアニール装置 |
| US11289642B2 (en) | 2017-09-06 | 2022-03-29 | Rohm Co., Ltd. | Piezoelectric element |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58137317A (ja) | 1982-02-09 | 1983-08-15 | Nec Corp | 圧電薄膜複合振動子 |
| JPS58153412A (ja) | 1982-03-08 | 1983-09-12 | Nec Corp | 圧電薄膜複合振動子 |
| JPS60171822A (ja) | 1984-02-16 | 1985-09-05 | Toshiba Corp | 圧電薄膜共振子 |
| US5075641A (en) * | 1990-12-04 | 1991-12-24 | Iowa State University Research Foundation, Inc. | High frequency oscillator comprising cointegrated thin film resonator and active device |
| US5692279A (en) | 1995-08-17 | 1997-12-02 | Motorola | Method of making a monolithic thin film resonator lattice filter |
| JP3713921B2 (ja) * | 1996-10-24 | 2005-11-09 | セイコーエプソン株式会社 | インクジェット式記録ヘッドの製造方法 |
| JPH10200354A (ja) | 1997-01-09 | 1998-07-31 | Fuji Electric Co Ltd | 弾性表面波素子の製造方法 |
| WO1998052280A1 (fr) * | 1997-05-13 | 1998-11-19 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a couche mince piezo-electrique |
| DE59905083D1 (de) * | 1998-05-08 | 2003-05-22 | Infineon Technologies Ag | Dünnfilm-piezoresonator |
| JP2001251159A (ja) | 2000-03-08 | 2001-09-14 | Mitsubishi Electric Corp | 薄膜圧電素子及びその製造方法 |
-
2003
- 2003-04-11 JP JP2003107845A patent/JP2004320127A/ja active Pending
-
2004
- 2004-04-07 US US10/819,134 patent/US7124485B2/en active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007228340A (ja) * | 2006-02-24 | 2007-09-06 | Ngk Insulators Ltd | 圧電薄膜デバイス |
| JP2008283689A (ja) * | 2007-05-14 | 2008-11-20 | Cree Inc | バルク音響デバイスおよびその作製方法 |
| JP2012199934A (ja) * | 2007-05-14 | 2012-10-18 | Cree Inc | バルク音響デバイスおよびその作製方法 |
| JP2010087577A (ja) * | 2008-09-29 | 2010-04-15 | Kyocera Corp | 薄膜圧電共振器の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040200050A1 (en) | 2004-10-14 |
| US7124485B2 (en) | 2006-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004304490A (ja) | 薄膜圧電共振子の製造方法、薄膜圧電共振子の製造装置、薄膜圧電共振子および電子部品 | |
| JP2002314368A (ja) | 薄膜バルク音響共振器装置、及びこれを製造するための改良された方法 | |
| JP2002299979A (ja) | 共振器の製造方法 | |
| US8053955B2 (en) | Piezoelectric device and method of production thereof | |
| JP2002359534A (ja) | 共振器の製造方法 | |
| US6424075B1 (en) | Surface acoustic wave device and production method thereof | |
| JP5558158B2 (ja) | 弾性表面波装置及びその製造方法 | |
| JP2004320127A (ja) | 薄膜圧電共振子の製造方法、薄膜圧電共振子の製造装置、薄膜圧電共振子および電子部品 | |
| JP3189719B2 (ja) | 弾性表面波装置の製造方法 | |
| JP5200727B2 (ja) | 弾性波装置の製造方法及び弾性波装置 | |
| JP4308805B2 (ja) | 薄膜圧電共振子 | |
| JP5294779B2 (ja) | 薄膜圧電共振器の製造方法 | |
| JP4311249B2 (ja) | 弾性波装置の製造方法 | |
| JP4352525B2 (ja) | 端面反射型表面波装置の製造方法 | |
| WO2006134744A1 (ja) | 電子部品の製造方法 | |
| JP2919425B2 (ja) | インクジェットヘッド及びその製造方法 | |
| JP4324948B2 (ja) | 高周波圧電振動デバイスの製造方法 | |
| CN111030631B (zh) | 声波器件的制作方法及声波器件 | |
| JPH0864931A (ja) | 電子部品の微細電極形成方法 | |
| JPH07193450A (ja) | 弾性表面波素子及びその製造方法 | |
| EP3546072A1 (en) | Sound transducer and method of manufacturing | |
| JP2005303781A (ja) | 薄膜共振素子の製造方法 | |
| JP2005130068A (ja) | 圧電共振器の製造方法 | |
| JP2008141567A (ja) | 圧電振動子およびその製造方法 | |
| JP2003309442A (ja) | 弾性表面波デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090317 |