JP2946102B2 - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JP2946102B2 JP2946102B2 JP4118090A JP4118090A JP2946102B2 JP 2946102 B2 JP2946102 B2 JP 2946102B2 JP 4118090 A JP4118090 A JP 4118090A JP 4118090 A JP4118090 A JP 4118090A JP 2946102 B2 JP2946102 B2 JP 2946102B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- etching
- wiring
- pattern
- lift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、基板上に設けた比較的厚い薄膜を、エッチ
ング法及びリフトオフ法を併用して形成するパターン形
成方法に関する。
ング法及びリフトオフ法を併用して形成するパターン形
成方法に関する。
［従来の技術］ 従来、基板上に設けた２μｍ程度以上の比較的厚い薄
膜をパターニングする方法として、第３図（ａ）（ｂ）
に示すようなホトリソエッチング法が行われてきた。
膜をパターニングする方法として、第３図（ａ）（ｂ）
に示すようなホトリソエッチング法が行われてきた。
これは、基板１上に薄膜12を堆積し、その上にホトリ
ソグラフィによりホトレジスト13を形成する（第３図
（ａ）参照）。次に、薄膜12をウエットエッチングによ
りパターニングする（第３図（ｂ）参照）という方法で
ある。
ソグラフィによりホトレジスト13を形成する（第３図
（ａ）参照）。次に、薄膜12をウエットエッチングによ
りパターニングする（第３図（ｂ）参照）という方法で
ある。
かかる方法においては、薄膜が比較的厚い（約２μｍ
以上）と、この薄膜の厚みと同程度の寸法で薄膜がサイ
ドエッチされて、パターン寸法が小さくなってしまう。
以上）と、この薄膜の厚みと同程度の寸法で薄膜がサイ
ドエッチされて、パターン寸法が小さくなってしまう。
そこで、イオンミーリングやリアクティブイオンエッ
チングの様なドライエッチ法を用いれば薄膜のサイドエ
ッチは防止できる。しかし、イオンミーリングでは基板
１と薄膜12の選択エッチが不可能であり、基板１にエッ
チングダメージが生じる。また、リアクティブイオンエ
ッチングでは基板１と薄膜12の選択エッチは可能である
が、基本的にエッチングレートが小さく厚い薄膜を加工
するには長時間を要してしまう。
チングの様なドライエッチ法を用いれば薄膜のサイドエ
ッチは防止できる。しかし、イオンミーリングでは基板
１と薄膜12の選択エッチが不可能であり、基板１にエッ
チングダメージが生じる。また、リアクティブイオンエ
ッチングでは基板１と薄膜12の選択エッチは可能である
が、基本的にエッチングレートが小さく厚い薄膜を加工
するには長時間を要してしまう。
次に、サイドエッチが発生せず、レジストパターンに
ほぼ等しい薄膜パターンを形成することのできるリフト
オフ法を第４図に示す。図中14はホトレジストのパター
ンであり、基板１の上に形成されており、その上に比較
的厚い薄膜15が堆積されている。
ほぼ等しい薄膜パターンを形成することのできるリフト
オフ法を第４図に示す。図中14はホトレジストのパター
ンであり、基板１の上に形成されており、その上に比較
的厚い薄膜15が堆積されている。
ここで、ホトレジスト14の厚みが薄膜15よりも厚けれ
ば、一般的にはホトレジスト14を容易に溶解剥離するこ
とができ、薄膜15をパターニングすることができる。し
かし、第４図に示す様に、ホトレジスト14が薄膜15より
も薄いと薄膜15はホトレジスト14の段差部を覆ってしま
い、溶解剥離するための剥離液等がホトレジスト14に触
れることができず、リフトオフ法によるパターニングが
できない。
ば、一般的にはホトレジスト14を容易に溶解剥離するこ
とができ、薄膜15をパターニングすることができる。し
かし、第４図に示す様に、ホトレジスト14が薄膜15より
も薄いと薄膜15はホトレジスト14の段差部を覆ってしま
い、溶解剥離するための剥離液等がホトレジスト14に触
れることができず、リフトオフ法によるパターニングが
できない。
また、リフトオフのし易さは、薄膜材料によっても変
わってくるが、一般的に電極配線として良く用いられる
Alは、Cu等の材料に比べ非常にリフトオフし難い特性を
持っている。
わってくるが、一般的に電極配線として良く用いられる
Alは、Cu等の材料に比べ非常にリフトオフし難い特性を
持っている。
また、ホストレジストの厚みは、一般に0.3μｍから
２μｍ程度が一般的であり、更に膜厚を厚くするとレジ
スト塗布の膜厚分布が大きくなり、レジストの不均一現
象や露光における光のまわり込み等によってパターン寸
法制度が低下する。
２μｍ程度が一般的であり、更に膜厚を厚くするとレジ
スト塗布の膜厚分布が大きくなり、レジストの不均一現
象や露光における光のまわり込み等によってパターン寸
法制度が低下する。
［発明が解決しようとする課題］ 以上述べてきた従来例にて、２μｍ以上の比較的厚い
薄膜をパターニングする場合、 エッチング法においては、 ．ウエットエッチングでは、薄膜のサイドエッチが大
きくパターン寸法精度が低下する。
薄膜をパターニングする場合、 エッチング法においては、 ．ウエットエッチングでは、薄膜のサイドエッチが大
きくパターン寸法精度が低下する。
．イオンミーリングやリアクティブオンエッチングで
は、下地基板との選択エッチができなかったり、加工に
長時間を要する。
は、下地基板との選択エッチができなかったり、加工に
長時間を要する。
また、リフトオフ法においては、 ．パターニングする薄膜の厚みよりもリフトオフレジ
ストの厚みが厚いことが必要であり、レジストの膜厚精
度やパターン寸法精度の低下からレジスト厚みにも限界
があり、厚い薄膜のリフトオフ法によるパターニングが
できない。
ストの厚みが厚いことが必要であり、レジストの膜厚精
度やパターン寸法精度の低下からレジスト厚みにも限界
があり、厚い薄膜のリフトオフ法によるパターニングが
できない。
といったような欠点を有していた。
すなわち、本発明の目的とするところは、上述のよう
な問題点を解消できるパターン形成方法を提供すること
にある。
な問題点を解消できるパターン形成方法を提供すること
にある。
［課題を解決するための手段及び作用］ 本発明の特徴とするところは、基板上に第１のレジス
トパターンを形成した後、薄膜を堆積し、該薄膜上に第
１のレジストパターンに対しネガ・ポジが反転した第２
のレジストパターンを設け、該薄膜を厚み方向にエッチ
ングし第１のレジストパターンと第２のレジストパター
ンの境界でサイドエッチングを生じさせ、第１のレジス
トパターンの端部を露出させた後、第１のレジストパタ
ーン及び該第１のレジストパターン上の該薄膜を取り除
くパターン形成方法としている点にある すなわち、本発明によれば、厚い薄膜をエッチング法
とリフトオフ法を形成することにより、膜厚の厚いリフ
トオフレジストが無くとも、寸法精度良くパターニング
できるようにしたものである。
トパターンを形成した後、薄膜を堆積し、該薄膜上に第
１のレジストパターンに対しネガ・ポジが反転した第２
のレジストパターンを設け、該薄膜を厚み方向にエッチ
ングし第１のレジストパターンと第２のレジストパター
ンの境界でサイドエッチングを生じさせ、第１のレジス
トパターンの端部を露出させた後、第１のレジストパタ
ーン及び該第１のレジストパターン上の該薄膜を取り除
くパターン形成方法としている点にある すなわち、本発明によれば、厚い薄膜をエッチング法
とリフトオフ法を形成することにより、膜厚の厚いリフ
トオフレジストが無くとも、寸法精度良くパターニング
できるようにしたものである。
以下、本発明のパターン形成方法を第１図（ａ）〜
（ｅ）に基づいて説明する。
（ｅ）に基づいて説明する。
．先ず、洗浄された平滑基板１上に、リフトオフ用ホ
トレジスト２をホトリソグラフィーによって形成する
（第１図（ａ））。
トレジスト２をホトリソグラフィーによって形成する
（第１図（ａ））。
．かかるリフトオフ用ホトレジスト２の上に、パター
ニング形成すべき薄膜３を堆積する。この時、薄膜３の
厚みがリフトオフ用ホトレジスト２より厚い場合に特に
効果がある（第１図（ｂ））。
ニング形成すべき薄膜３を堆積する。この時、薄膜３の
厚みがリフトオフ用ホトレジスト２より厚い場合に特に
効果がある（第１図（ｂ））。
．次に、リフトオフ用ホトレジスト２の上に、かかる
リフトオフ用ホトレジスト２のパターンに対しネガ・ポ
ジが反転したエッチング用ホトレジスト４を形成する
（第１図（ｃ））。
リフトオフ用ホトレジスト２のパターンに対しネガ・ポ
ジが反転したエッチング用ホトレジスト４を形成する
（第１図（ｃ））。
．次に、薄膜３を厚み方向に対してのエッチングを施
し、リフトオフ用ホトレジスト２とエッチング用ホトレ
ジスト４のパターン境界でサイドエッチングを生じさ
せ、リフトオフ用ホトレジスト２の端部を露出させる
（第１図（ｄ））。
し、リフトオフ用ホトレジスト２とエッチング用ホトレ
ジスト４のパターン境界でサイドエッチングを生じさ
せ、リフトオフ用ホトレジスト２の端部を露出させる
（第１図（ｄ））。
．最後に、リフトオフ用ホトレジスト２を溶解剥離す
ると同時に前述工程で残されたリフトオフ用ホトレジ
スト２の上の薄膜３を除去し、また、エッチング用ホト
レジスト４をも同時に溶解剥離することによって、薄膜
３がパターン形成される（第１図（ｅ））。
ると同時に前述工程で残されたリフトオフ用ホトレジ
スト２の上の薄膜３を除去し、また、エッチング用ホト
レジスト４をも同時に溶解剥離することによって、薄膜
３がパターン形成される（第１図（ｅ））。
以上の方法によれば、薄膜３の膜厚が、リフトオフ用
のホトレジスト２より厚くても充分パターン形成が可能
である。従って、リフトオフ用ホトレジスト２の厚みを
厚くする必要はなく膜厚精度，パターン寸法精度の良い
レジスト厚み条件で形成することができる。
のホトレジスト２より厚くても充分パターン形成が可能
である。従って、リフトオフ用ホトレジスト２の厚みを
厚くする必要はなく膜厚精度，パターン寸法精度の良い
レジスト厚み条件で形成することができる。
また、最終的に薄膜３をリフトオフ法によって加工す
るため、基板１と薄膜３の界面における薄膜３のパター
ンは、小さくなることなく（サイドエッチ等による幅狭
化がなく）、リフオトフ用ホトレジスト２の寸法にほぼ
等しく高精度でパターン形成することができる。
るため、基板１と薄膜３の界面における薄膜３のパター
ンは、小さくなることなく（サイドエッチ等による幅狭
化がなく）、リフオトフ用ホトレジスト２の寸法にほぼ
等しく高精度でパターン形成することができる。
また、リフトオフ用ホトレジスト２とエッチング用ホ
トレジスト４のホトリソグラフィーは、同一ホトマスク
を用いて、ネガレジスト，ポジレジストを使い分けるこ
とによって、精度良く容易に形成することができる。
トレジスト４のホトリソグラフィーは、同一ホトマスク
を用いて、ネガレジスト，ポジレジストを使い分けるこ
とによって、精度良く容易に形成することができる。
なお、工程中で用いたエッチング法とリフトオフ法は
各々一般的に使用されている技術であり、特別な装置を
要するものでなく容易に加工できる方法である。また、
大面積基板の加工の実現化も容易である。
各々一般的に使用されている技術であり、特別な装置を
要するものでなく容易に加工できる方法である。また、
大面積基板の加工の実現化も容易である。
以下、実施例により、本発明を具体的に詳述する。
［実施例］ 本発明の具体的な実施例を第２図（ａ）〜（ｉ）に基
づいて説明する。
づいて説明する。
第２図（ｉ）は、本発明によって形成された多層電極
配線の断面を示す図である。本図において、５はガラス
材から成る表面が平滑な基板であり、６は基板５の上に
形成された0.1μｍ厚のCrから成る電極である。８は本
発明の方法によって形成された２μｍ厚のAl/0.01μｍ
厚のCrから成る配線であり、かかる配線断面は、エッチ
ング法の加工時に発生したサイドエッチにより２段階の
側面形状を有している。10は1.8μｍ厚のSiO2から成る
絶縁層であり、11は1.5μｍ厚のAl/0.01μｍ厚のCrから
成る上層配線である。
配線の断面を示す図である。本図において、５はガラス
材から成る表面が平滑な基板であり、６は基板５の上に
形成された0.1μｍ厚のCrから成る電極である。８は本
発明の方法によって形成された２μｍ厚のAl/0.01μｍ
厚のCrから成る配線であり、かかる配線断面は、エッチ
ング法の加工時に発生したサイドエッチにより２段階の
側面形状を有している。10は1.8μｍ厚のSiO2から成る
絶縁層であり、11は1.5μｍ厚のAl/0.01μｍ厚のCrから
成る上層配線である。
ここで、配線８と上層配線11は、絶縁層10を介して交
差しているが、絶縁層10と上層配線11の膜厚が配線８よ
りも薄いにも拘わらず、各段差部は前述各膜厚で充分に
ステップカバーされ、断線・ショートのない多層電極配
線を形成することができている。これは、配線８の側面
形状が、本発明のパターン形成法によって２段階になっ
ているためである。すなわち、配線８を積層膜が覆う
際、配線８の膜厚の約半分を段々に乗り越えれば良いこ
とで充分なステップカバーが得られるものである。
差しているが、絶縁層10と上層配線11の膜厚が配線８よ
りも薄いにも拘わらず、各段差部は前述各膜厚で充分に
ステップカバーされ、断線・ショートのない多層電極配
線を形成することができている。これは、配線８の側面
形状が、本発明のパターン形成法によって２段階になっ
ているためである。すなわち、配線８を積層膜が覆う
際、配線８の膜厚の約半分を段々に乗り越えれば良いこ
とで充分なステップカバーが得られるものである。
以下、第３図（ａ）〜（ｉ）に従って順に本実施例の
形成方法について説明する。
形成方法について説明する。
．先ず洗浄化した基板５の上に真空蒸着法によって0.
1μｍ厚のCr膜を成膜し、ホトリソエッチングによって
パターニングし電極６を形成する（第２図（ａ））。
1μｍ厚のCr膜を成膜し、ホトリソエッチングによって
パターニングし電極６を形成する（第２図（ａ））。
．次に、RD2000N（日立化成社製）ネガレジストを約1
500r.p.mで回転塗布し、ベーク乾燥後PLA520（キャノン
社製）にてホトマスクパターンを露光し、現像、ベーク
乾燥してネガレジスト７を厚み約1.5μｍでパターン形
成した（第３図（ｂ））。
500r.p.mで回転塗布し、ベーク乾燥後PLA520（キャノン
社製）にてホトマスクパターンを露光し、現像、ベーク
乾燥してネガレジスト７を厚み約1.5μｍでパターン形
成した（第３図（ｂ））。
．次に、かかる基板上に、真空蒸着法により0.01μｍ
厚のCr膜を下引き層として２μｍ厚のAl膜を成膜し配線
８用とした（第３図（ｃ））。
厚のCr膜を下引き層として２μｍ厚のAl膜を成膜し配線
８用とした（第３図（ｃ））。
．更にこの上に、AZ1350（ヘキスト社製）ポジレジス
トを回転塗布し、ベーク乾燥後PLA500（キャノン社製）
にて前記同一ホトマスクパターンを露光し、現像、ベー
ク乾燥してポジレジスト９をパターン形成した（第３図
（ｄ））。
トを回転塗布し、ベーク乾燥後PLA500（キャノン社製）
にて前記同一ホトマスクパターンを露光し、現像、ベー
ク乾燥してポジレジスト９をパターン形成した（第３図
（ｄ））。
．その後、前述第の工程（第３図（ｃ））で成膜し
たAl膜を、H3PO4:HNO3:CH3COOH:H2O＝16:1:2:1なるエッ
チング液を用いて約40℃の過熱状態にて約３分間撹拌エ
ッチングを行い、ほぼ厚み１μｍを取り除いた。尚、こ
の際図示するようにポジレジスト９によるサイドエッチ
ングを生じた（第３図（ｅ））。
たAl膜を、H3PO4:HNO3:CH3COOH:H2O＝16:1:2:1なるエッ
チング液を用いて約40℃の過熱状態にて約３分間撹拌エ
ッチングを行い、ほぼ厚み１μｍを取り除いた。尚、こ
の際図示するようにポジレジスト９によるサイドエッチ
ングを生じた（第３図（ｅ））。
．次に、有機溶剤のアセトンに浸漬し、超音波洗浄を
行って、ポジレジスト９及びネガレジスト７を溶解剥離
し、最終的にAl/Crから成る配線８を、側面が２段階で
ある断面形状でパターニングした（第３図（ｆ））。
行って、ポジレジスト９及びネガレジスト７を溶解剥離
し、最終的にAl/Crから成る配線８を、側面が２段階で
ある断面形状でパターニングした（第３図（ｆ））。
．以上の工程で形成された電極６及び配線８の上に、
スパッタ法によってSiO2を約1.8μｍ成膜し絶縁層10と
した（第３図（ｇ））。
スパッタ法によってSiO2を約1.8μｍ成膜し絶縁層10と
した（第３図（ｇ））。
．更に、真空蒸着法によって0.01μｍ厚のCr膜を下引
き層とした1.5μｍのAl膜から成る上層配線11を成膜し
た（第３図（ｈ））。
き層とした1.5μｍのAl膜から成る上層配線11を成膜し
た（第３図（ｈ））。
．前工程にて成膜した上層配線11を、ホトリソエッチ
ングによってパターニングし、電極6,膜厚の比較的厚い
配線8,配線８よりも膜厚の薄い絶縁層10及び上層配線11
から成る多層電極配線を形成した（第３図（ｉ））。
ングによってパターニングし、電極6,膜厚の比較的厚い
配線8,配線８よりも膜厚の薄い絶縁層10及び上層配線11
から成る多層電極配線を形成した（第３図（ｉ））。
以上述べた工程において、形成された配線８の電極６
と面する寸法幅は、ネガレジスト７で形成した寸法幅と
ほぼ同一であった。また、本実施例では電極６はCr材で
あり、その上に形成されている配線８はAl/Cr材である
ため、配線８のウエットエッチングによる電極６のCrは
ダメージを受けなかった。
と面する寸法幅は、ネガレジスト７で形成した寸法幅と
ほぼ同一であった。また、本実施例では電極６はCr材で
あり、その上に形成されている配線８はAl/Cr材である
ため、配線８のウエットエッチングによる電極６のCrは
ダメージを受けなかった。
同様に下層の電極６をAlとし、その上の配線８をAl材
のみとした場合でも、配線８のウエットエッチングによ
り電極６のAlのダメージは無かった。これは、リフトオ
フ用のネガレジスト７が、電極６をエッチング液から保
護しているためである。
のみとした場合でも、配線８のウエットエッチングによ
り電極６のAlのダメージは無かった。これは、リフトオ
フ用のネガレジスト７が、電極６をエッチング液から保
護しているためである。
［発明の効果］ 以上説明したように本発明のパターン形成方法によれ
ば、エッチング法とリフトオフ法を併用してパターンを
形成することによって、従来の問題点を解決すると同時
に、以下の効果を有する。
ば、エッチング法とリフトオフ法を併用してパターンを
形成することによって、従来の問題点を解決すると同時
に、以下の効果を有する。
．リフトオフ用として膜厚の厚いレジストを形成しな
くても、厚い薄膜が寸法精度良くパターン形成すること
ができる。
くても、厚い薄膜が寸法精度良くパターン形成すること
ができる。
．エッチング法とリフトオフ法という一般的な技術を
用いているため、特別な装置を必要とせず、また大面積
基板の加工を実現化が容易である。
用いているため、特別な装置を必要とせず、また大面積
基板の加工を実現化が容易である。
．下地基板にあらかじめ形成されている電極パターン
等は、リフトオフレジストにより覆われ、保護されてい
るために、パターン形成時のエッチングによるダメージ
が発生しない。
等は、リフトオフレジストにより覆われ、保護されてい
るために、パターン形成時のエッチングによるダメージ
が発生しない。
．更には、パターン形成された薄膜の断面形状の側面
が２段階となっているために、パターン形成された薄膜
の膜厚よりも薄い絶縁層及び上層配線を用いても、ステ
ップカバーの良好な多層電極配線を形成することができ
る。
が２段階となっているために、パターン形成された薄膜
の膜厚よりも薄い絶縁層及び上層配線を用いても、ステ
ップカバーの良好な多層電極配線を形成することができ
る。
という効果を有している。
第１図（ａ）〜（ｅ）は、本発明のパターン形成方法を
示す断面図である。 第２図（ａ）〜（ｉ）は、本発明の実施例を示す多層電
極配線の製造工程断面図である。 第３図及び第４図は従来例の形成方法を示す断面図であ
る。 1,5……基板 2,4,13,14……ホトレジスト 3,12,15……薄膜 ６……電極 ７……ネガレジスト ８……配線 ９……ポジレジスト 10……絶縁層 11……上層配線
示す断面図である。 第２図（ａ）〜（ｉ）は、本発明の実施例を示す多層電
極配線の製造工程断面図である。 第３図及び第４図は従来例の形成方法を示す断面図であ
る。 1,5……基板 2,4,13,14……ホトレジスト 3,12,15……薄膜 ６……電極 ７……ネガレジスト ８……配線 ９……ポジレジスト 10……絶縁層 11……上層配線
フロントページの続き (72)発明者 坂野 嘉和 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 野村 一郎 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 小野 治人 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 昭58−67048（ＪＰ，Ａ) 特開 昭58−93270（ＪＰ，Ａ) 特開 昭59−114839（ＪＰ，Ａ) 特開 平２−49426（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/302
Claims (1)
- 【請求項１】基板上に第１のレジストパターンを形成し
た後、薄膜を堆積し、該薄膜上に第１のレジストパター
ンに対しネガ・ポジが反転した第２のレジストパターン
を設け、該薄膜を厚み方向にエッチングし第１のレジス
トパターンと第２のレジストパターンの境界でサイドエ
ッチングを生じさせ、第１のレジストパターンの端部を
露出させた後、第１のレジストパターン及び該第１のレ
ジストパターン上の該薄膜を取り除くことを特徴とする
パターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4118090A JP2946102B2 (ja) | 1990-02-23 | 1990-02-23 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4118090A JP2946102B2 (ja) | 1990-02-23 | 1990-02-23 | パターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03245528A JPH03245528A (ja) | 1991-11-01 |
| JP2946102B2 true JP2946102B2 (ja) | 1999-09-06 |
Family
ID=12601233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4118090A Expired - Fee Related JP2946102B2 (ja) | 1990-02-23 | 1990-02-23 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2946102B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6176025B2 (ja) * | 2013-09-25 | 2017-08-09 | 日亜化学工業株式会社 | 金属膜の形成方法及び発光素子の製造方法 |
-
1990
- 1990-02-23 JP JP4118090A patent/JP2946102B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03245528A (ja) | 1991-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4256816A (en) | Mask structure for depositing patterned thin films | |
| JPS61171131A (ja) | 半導体上にパタ−ン化された導電層を形成する方法 | |
| US4451554A (en) | Method of forming thin-film pattern | |
| JP2606900B2 (ja) | パターン形成方法 | |
| JP2946102B2 (ja) | パターン形成方法 | |
| US4081315A (en) | Cermet etch technique | |
| JPH06267835A (ja) | 薄膜のパターニング方法 | |
| JPH05283970A (ja) | 高周波帯弾性表面波素子 | |
| JP3140369B2 (ja) | 深溝底部における電極パターン形成方法 | |
| JPH01283887A (ja) | 酸化物超伝導体用パターン形成方法 | |
| JPS5978586A (ja) | Ｎｂのパタ−ン形成法 | |
| JP2789969B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| KR100255156B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0174945B1 (ko) | 메탈층 패턴 형성 방법 | |
| KR19980048845A (ko) | 반도체소자의 패턴형성방법 | |
| JPS5845810B2 (ja) | パタ−ンの形成方法 | |
| JPH0587973B2 (ja) | ||
| JPS60154623A (ja) | 半導体装置の製造方法 | |
| JPH01296642A (ja) | コンタクトホールの形成方法 | |
| JPS6030101B2 (ja) | パタ−ン形成方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPH0836254A (ja) | マスクの製造方法 | |
| KR20010061546A (ko) | 강유전체 메모리 소자의 콘택식각 방법 | |
| JPH0123944B2 (ja) | ||
| JPH03116725A (ja) | レジスト剥離方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |