JPS5845810B2 - パタ−ンの形成方法 - Google Patents
パタ−ンの形成方法Info
- Publication number
- JPS5845810B2 JPS5845810B2 JP9459475A JP9459475A JPS5845810B2 JP S5845810 B2 JPS5845810 B2 JP S5845810B2 JP 9459475 A JP9459475 A JP 9459475A JP 9459475 A JP9459475 A JP 9459475A JP S5845810 B2 JPS5845810 B2 JP S5845810B2
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- wiring
- silicon dioxide
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は単体の半導体装置、半導体集積回路装置、更に
これらと薄膜回路装置、厚膜回路装置。
これらと薄膜回路装置、厚膜回路装置。
薄膜集積回路装置、厚膜集積回路装置等を組合せて成る
混成集積回路装置及び以上の各装置の大規模集積回路装
置等を含む広義の半導体装置の製法。
混成集積回路装置及び以上の各装置の大規模集積回路装
置等を含む広義の半導体装置の製法。
特にそれらの装置のリフトオフ法による電極配線形成方
法に関するものである。
法に関するものである。
これらの半導体装置の電極配線は、コンタクト部分を開
孔した後、全面に配線材料を被着させ。
孔した後、全面に配線材料を被着させ。
フォトレジストを用いて写真蝕刻をするか、あるいは陽
極酸化法によって不要部分を絶縁物に変えてしまう方法
が一般的に(言行なわれでおり、一部に金属を電気メッ
キして配線形成をする場合もある。
極酸化法によって不要部分を絶縁物に変えてしまう方法
が一般的に(言行なわれでおり、一部に金属を電気メッ
キして配線形成をする場合もある。
これらの方法は写真蝕刻の時に、側面方向へのエツチン
グが必然的に起こったり、あるいは陽極酸化においても
、側面方向への陽極酸化がある程度はさけられないので
、サブミクロン級の配線幅、配線間隔を必要とする超微
細加工には適さない。
グが必然的に起こったり、あるいは陽極酸化においても
、側面方向への陽極酸化がある程度はさけられないので
、サブミクロン級の配線幅、配線間隔を必要とする超微
細加工には適さない。
この領域における配線技術として最近注目されている一
つの方法に、フォトレジストで配線パターンを形成して
おき、そのフォトレジストパターンの上に電極配線材料
を被着させて、不要部分の電極配線材料をフォトレジス
ト同時に剥離してしまう、いわゆるリフトオフ配線法が
ある。
つの方法に、フォトレジストで配線パターンを形成して
おき、そのフォトレジストパターンの上に電極配線材料
を被着させて、不要部分の電極配線材料をフォトレジス
ト同時に剥離してしまう、いわゆるリフトオフ配線法が
ある。
しかし従来のり、フトオフ法は、フォトレジスト上に被
着した電極配線材料と、基板上に直接被着した電極配線
材料の間にギャップが作りにくいため、不要部分の電極
配線材料だけをフォトレジストと同時に選択的に剥離除
去することが困難であり、極めて再現性が悪かった。
着した電極配線材料と、基板上に直接被着した電極配線
材料の間にギャップが作りにくいため、不要部分の電極
配線材料だけをフォトレジストと同時に選択的に剥離除
去することが困難であり、極めて再現性が悪かった。
特に従来のりフトオフ法では、不要部分の電極配線材料
を剥離除去するために、粘着性テープを使ったり、はな
はだしい場合には脱脂綿等で表面を擦って強制的にパク
ーニングする事も時として必要である。
を剥離除去するために、粘着性テープを使ったり、はな
はだしい場合には脱脂綿等で表面を擦って強制的にパク
ーニングする事も時として必要である。
このため1例え配線パターンが形成されたとしても、配
線材料表面に傷や断線個所ができたり、あるいは剥離残
りによる配線間ショートが生じやすく、製造歩留りが悪
いばかりでなく、配線の信頼度も極めて不充分であった
。
線材料表面に傷や断線個所ができたり、あるいは剥離残
りによる配線間ショートが生じやすく、製造歩留りが悪
いばかりでなく、配線の信頼度も極めて不充分であった
。
したがって本発明の目的は、従来の配線形成方法のもつ
このような欠点を除去するとともに特にリフトオフ配線
方法のもつ再現性が悪いという欠点を完全に除き、容易
にかつ高信頼度で安定した高集積度の1層又は多層配線
を有する半導体装置を提供することにある。
このような欠点を除去するとともに特にリフトオフ配線
方法のもつ再現性が悪いという欠点を完全に除き、容易
にかつ高信頼度で安定した高集積度の1層又は多層配線
を有する半導体装置を提供することにある。
以下の説明では便宜上。現在量も広く使用されている材
料Rpち半導体としてシリコン、電極配線材料としてア
ルミニウムを。
料Rpち半導体としてシリコン、電極配線材料としてア
ルミニウムを。
又、配線パターン形成用絶縁物として気相成長法Eこよ
る二酸化硅素を例にとる。
る二酸化硅素を例にとる。
本発明による電極配線の製造方法は、基板の一生表面を
覆う第一の絶縁被膜Iこ選択的lこコンタクト孔を開孔
する工程、コンタクト孔周辺の第一の絶縁被膜を保護す
る窒化硅素被膜を設ける工程。
覆う第一の絶縁被膜Iこ選択的lこコンタクト孔を開孔
する工程、コンタクト孔周辺の第一の絶縁被膜を保護す
る窒化硅素被膜を設ける工程。
該窒化硅素膜上べ絶縁物を成長させる工程、該絶縁物を
フォトレジストをマスクとして配線パターンに応じて蝕
刻する工程、前記フォトレジストを含んだ前記基板上に
電極配線材料を被着させる工程、及び前記フォトレジス
トを剥離除去して電極配線を形成する工程を含むことを
特徴とする。
フォトレジストをマスクとして配線パターンに応じて蝕
刻する工程、前記フォトレジストを含んだ前記基板上に
電極配線材料を被着させる工程、及び前記フォトレジス
トを剥離除去して電極配線を形成する工程を含むことを
特徴とする。
窒化硅素被膜は少なくともコンタクト孔周辺等の後に露
出する第一の絶縁被膜の表面に存在するように設ければ
よいが、製造の便宜上は露出した基板表面と第一の絶縁
被膜との全面にまず設け、露出した基板表面上の部分を
陽極酸化によって二酸化硅素に変換し、この変換した二
酸化硅素を単独でまたは他の二酸化硅素膜の除去と同時
にエツチング除去するのが好ましい。
出する第一の絶縁被膜の表面に存在するように設ければ
よいが、製造の便宜上は露出した基板表面と第一の絶縁
被膜との全面にまず設け、露出した基板表面上の部分を
陽極酸化によって二酸化硅素に変換し、この変換した二
酸化硅素を単独でまたは他の二酸化硅素膜の除去と同時
にエツチング除去するのが好ましい。
次に本発明をよりよく理解するために図面を用いて説明
する。
する。
各図面の共通する部分については同一参照番号を付しで
ある。
ある。
第1図tこ従来のリフトオフ配線法を説明するための図
を示す。
を示す。
従来のリフトオフ配線法はシリコン基板101上に形成
された第一の絶縁膜102i′C選択的に設けられた開
孔部(電極引き出し孔)を有する基板上に、フォトレジ
スト103を用いて配線パターンを形成し、その上にア
ルミニウム104を被着させてからフォトレジスト10
3を剥離する。
された第一の絶縁膜102i′C選択的に設けられた開
孔部(電極引き出し孔)を有する基板上に、フォトレジ
スト103を用いて配線パターンを形成し、その上にア
ルミニウム104を被着させてからフォトレジスト10
3を剥離する。
すなわち従来のリフトオフ配線法とは、フォトレジスト
103を剥離する時に、その上に被着したアルミニウム
104も同時に除去されることを利用して、所望の配線
パターンを得ようとするものである。
103を剥離する時に、その上に被着したアルミニウム
104も同時に除去されることを利用して、所望の配線
パターンを得ようとするものである。
しかしながら、フォトレジストで形成した配線パターン
の側面105は通常なだらかな傾斜になりやすく、アル
ミニウムはフォトレジストの無い部分とフォトレジスト
の有る部分で連続して被着されるために、フォトレジス
トを溶剤に溶かし出して除去する困難であるばかりでな
く1例えフォトレジストが側面の僅かな間隙から溶剤中
に完全に溶は出ても、依然としてアルミニウムは基板表
面上で互に結ばれでおり、配線パターンは形成されない
。
の側面105は通常なだらかな傾斜になりやすく、アル
ミニウムはフォトレジストの無い部分とフォトレジスト
の有る部分で連続して被着されるために、フォトレジス
トを溶剤に溶かし出して除去する困難であるばかりでな
く1例えフォトレジストが側面の僅かな間隙から溶剤中
に完全に溶は出ても、依然としてアルミニウムは基板表
面上で互に結ばれでおり、配線パターンは形成されない
。
従って従来のリフトオフ配線法では、アルミニウムの下
のフォトレジストを溶剤につけて膨潤したり溶は出させ
た後Iこ、基板表面を例えば脱脂綿等を用いて擦る必要
があり、配線として基板上に残るアルミニウム面に損傷
を与えたり配線の周辺(こ“バリ “が出たりすること
がさけられない。
のフォトレジストを溶剤につけて膨潤したり溶は出させ
た後Iこ、基板表面を例えば脱脂綿等を用いて擦る必要
があり、配線として基板上に残るアルミニウム面に損傷
を与えたり配線の周辺(こ“バリ “が出たりすること
がさけられない。
フォトレジストの側面の形状は、フォトレジストの種類
、露光条件、現像条件、熱処理条件等によっである程度
垂直に近くできるので、フォトレジスト段部におけるア
ルミニウムの段切れを利用して1時には基板表面を擦る
ことなくしで、配線パターンを形成することができるが
、これらの条件をコントロールして歩留り良く配線パタ
ーンを形成することは、非常に難かしく、極めて生産性
に乏しい。
、露光条件、現像条件、熱処理条件等によっである程度
垂直に近くできるので、フォトレジスト段部におけるア
ルミニウムの段切れを利用して1時には基板表面を擦る
ことなくしで、配線パターンを形成することができるが
、これらの条件をコントロールして歩留り良く配線パタ
ーンを形成することは、非常に難かしく、極めて生産性
に乏しい。
次に第2図を用いて1本発明の好ましい一実施例を説明
する。
する。
第2図A−Fを参照すると1本発明の好ましい実施例の
製造方法は次に示すような新規性に富んだリフトオフ配
線法を用いて行なわれる。
製造方法は次に示すような新規性に富んだリフトオフ配
線法を用いて行なわれる。
始めに所定のPN接合を有し1表面が二酸化硅素被膜1
02で覆われた半導体基板101の表面にフォトプロセ
ス1こよって選択的に半導体基板101に直接通じる開
孔部106を設ける。
02で覆われた半導体基板101の表面にフォトプロセ
ス1こよって選択的に半導体基板101に直接通じる開
孔部106を設ける。
〔第2図A〕。
次に半導体基板上Eこ気相成長法により窒化硅素被膜1
0γ及び二酸化硅素被膜108を被着させ、フォトレジ
スト103で配線パターンを形成する〔第2図B)。
0γ及び二酸化硅素被膜108を被着させ、フォトレジ
スト103で配線パターンを形成する〔第2図B)。
引きつづき前記フォトレジスト103をマスクにして前
記二酸化硅素10Bを蝕刻する。
記二酸化硅素10Bを蝕刻する。
〔第2図C,loこのとき用いるエツチング液は通常用
いられでいる弗酸と弗化アンモニウムの混合液であり、
窒化硅素被膜107はほとんど蝕刻されず、その下の二
酸化硅素被膜102に設けられた開孔部は完全に保護さ
れるため、開孔部面積が拡大して前記P−N接合を露出
することはなし)。
いられでいる弗酸と弗化アンモニウムの混合液であり、
窒化硅素被膜107はほとんど蝕刻されず、その下の二
酸化硅素被膜102に設けられた開孔部は完全に保護さ
れるため、開孔部面積が拡大して前記P−N接合を露出
することはなし)。
逆に窒化硅素被膜10γが無ければ、前記開孔部の拡大
を防ぐために、二酸化硅素被膜108のエツチング終止
時間を極めて正確にコントロールする必要が生ずる。
を防ぐために、二酸化硅素被膜108のエツチング終止
時間を極めて正確にコントロールする必要が生ずる。
特に近時、不純物拡散深さはしだいに浅くなる傾向にあ
り、かつまた一部製品では不純物拡散孔に直接電極配線
を施すいわゆるウオツシュドヱミツタ構造が出現してい
るので。
り、かつまた一部製品では不純物拡散孔に直接電極配線
を施すいわゆるウオツシュドヱミツタ構造が出現してい
るので。
開孔部106の保護は極めて重要である。
次に前記工程に使用したフォトレジストを残したまま、
前記基板表面を陽極酸化しで、前記開孔部上の窒化硅素
被膜を二酸化硅素被膜109に変化させる〔第2図D)
。
前記基板表面を陽極酸化しで、前記開孔部上の窒化硅素
被膜を二酸化硅素被膜109に変化させる〔第2図D)
。
該二酸化硅素膜109エツチングで除去した後、フォト
レジスト103を含む前記半導体基板表面全体にアルミ
ニウム薄膜104を蒸着する〔第2図E〕。
レジスト103を含む前記半導体基板表面全体にアルミ
ニウム薄膜104を蒸着する〔第2図E〕。
次に該半導体基板をフォトレジスト剥離剤に浸し、フォ
トレジストを剥離すると同時1こフォトレジスト上に被
着したアルミニウムも剥離され電極配線が形成される。
トレジストを剥離すると同時1こフォトレジスト上に被
着したアルミニウムも剥離され電極配線が形成される。
〔第2図F〕。
上記実施例では一層配線について説明したが。
二層配線あるいはそれ以上の多層配線を望む場合には、
一層目の配線が終了した基板上に絶縁被膜を設け、前記
実施例に示したと同様に二層目、三層目を順次形成すれ
ば良い。
一層目の配線が終了した基板上に絶縁被膜を設け、前記
実施例に示したと同様に二層目、三層目を順次形成すれ
ば良い。
なお、窒化硅素膜10γの選択的陽極酸化工程を第2図
Cから同図りの段階でなく二酸化硅素膜108の成長前
に行ない。
Cから同図りの段階でなく二酸化硅素膜108の成長前
に行ない。
変換された二酸化硅素部分を二酸化硅素膜108の成長
前に除去するか又は二酸化硅素膜108の成長後回膜1
08の選択的エツチング除去と同時にエツチング除去す
るかしてもよい。
前に除去するか又は二酸化硅素膜108の成長後回膜1
08の選択的エツチング除去と同時にエツチング除去す
るかしてもよい。
以上説明した実施例【こおいて、従来の方法に比して配
線パターンが容易に形成できる理由は、第2図りから明
らかなように、フォトレジスト103が、二酸化硅素1
08から庇状に張り出す構造が。
線パターンが容易に形成できる理由は、第2図りから明
らかなように、フォトレジスト103が、二酸化硅素1
08から庇状に張り出す構造が。
二酸化硅素108のエツチング工程で常に再現性良く起
るために、アルミニウム104を蒸着した時〔第2図E
参照〕にフォトレジスト上に被着したアルミニウムと基
板に直接被着したアルミニウムが分離されているからで
ある。
るために、アルミニウム104を蒸着した時〔第2図E
参照〕にフォトレジスト上に被着したアルミニウムと基
板に直接被着したアルミニウムが分離されているからで
ある。
又、このような目的で二酸化硅素108を用いる場合に
窒化硅素膜107が必要となることは。
窒化硅素膜107が必要となることは。
すでに述べたが、窒化硅素膜は、素子の安定性を増すた
めにも極めて有効であることは改めて述べるまでもない
ことである。
めにも極めて有効であることは改めて述べるまでもない
ことである。
以上説明したように本発明の製造方法によれば。
リフトオフ配線法において、基板表面を擦るというプロ
セスを省略して作業性を改善することができかつ微細パ
ターンが精度よく形成されるばかりでなく、それtこよ
って製造された製品の信頼性を向上することができるか
ら、トランジスタ、集積回路、LSI等の電極配線の多
量生産においで。
セスを省略して作業性を改善することができかつ微細パ
ターンが精度よく形成されるばかりでなく、それtこよ
って製造された製品の信頼性を向上することができるか
ら、トランジスタ、集積回路、LSI等の電極配線の多
量生産においで。
非常に大きな効果を発揮することができるものである。
以上1本発明の原理及び特定の実施例を説明したが1本
発明の技術的範囲は上記実施例に限定されるものではな
く、特許請求の範囲に記載した方法の全体に及ぶもので
ある。
発明の技術的範囲は上記実施例に限定されるものではな
く、特許請求の範囲に記載した方法の全体に及ぶもので
ある。
第1図は従来のリフトオフ配線法の説明図であり、フォ
トレジスト上にアルミニウムを被着した工程における状
態を断面図で示したものである。 第2図は本発明の一実施例をA−Fまで各工程順に断面
図で示したものである。 尚第1図及び第2図においで、付記した番号は各図共通
に次のものを示している。 101・・・・・・半導体基板、102・・・・・・二
酸化硅素被膜、103・・・・・・フオレジスト、10
4・・・・・・アルミニウム被膜、105・・・・・・
フォトレジストの側面。 106・・・・・・二酸化硅素被膜102の開孔部。 10γ・・・・・・窒化硅素膜、108・・・・・・気
相成長法による酸化硅素膜、109・・・・・・窒化硅
素被膜の陽極酸化でできた二酸化硅素膜。
トレジスト上にアルミニウムを被着した工程における状
態を断面図で示したものである。 第2図は本発明の一実施例をA−Fまで各工程順に断面
図で示したものである。 尚第1図及び第2図においで、付記した番号は各図共通
に次のものを示している。 101・・・・・・半導体基板、102・・・・・・二
酸化硅素被膜、103・・・・・・フオレジスト、10
4・・・・・・アルミニウム被膜、105・・・・・・
フォトレジストの側面。 106・・・・・・二酸化硅素被膜102の開孔部。 10γ・・・・・・窒化硅素膜、108・・・・・・気
相成長法による酸化硅素膜、109・・・・・・窒化硅
素被膜の陽極酸化でできた二酸化硅素膜。
Claims (1)
- 【特許請求の範囲】 1 基板上に開口を有する第1の酸化膜を設け。 少なくとも該開口上及び該開口周辺の前記第1の酸化膜
上に窒化膜を設け、該窒化膜上に第2の酸化膜を設け、
該第2の酸化膜上に選択的にフォトレジストパターンを
形成して該第2の酸化膜の少なくとも前記開口上の部分
を含む領域を蝕刻し。 前記窒化膜の露出部分を酸化して酸化膜に変えた後に蝕
刻し、前記フォトレジストパターンを含む前記基板上に
パターン形成物質を被着して前記フォトレジストパター
ンとともに該フォトレジストパターン上の該パターン形
成物質を剥離することを特徴とするパターンの形成方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9459475A JPS5845810B2 (ja) | 1975-08-01 | 1975-08-01 | パタ−ンの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9459475A JPS5845810B2 (ja) | 1975-08-01 | 1975-08-01 | パタ−ンの形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5218169A JPS5218169A (en) | 1977-02-10 |
JPS5845810B2 true JPS5845810B2 (ja) | 1983-10-12 |
Family
ID=14114592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9459475A Expired JPS5845810B2 (ja) | 1975-08-01 | 1975-08-01 | パタ−ンの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5845810B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54156488A (en) * | 1978-05-31 | 1979-12-10 | Hitachi Ltd | Manufacture for semiconductor device |
JPS55105350A (en) * | 1979-02-07 | 1980-08-12 | Nec Corp | Semiconductor device |
JPH0682926B2 (ja) * | 1988-04-22 | 1994-10-19 | 日本電気株式会社 | 多層配線基板の製造方法 |
-
1975
- 1975-08-01 JP JP9459475A patent/JPS5845810B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5218169A (en) | 1977-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3946426A (en) | Interconnect system for integrated circuits | |
JPS5847852B2 (ja) | 半導体装置における埋込みコンタクトの形成方法 | |
JPS5845810B2 (ja) | パタ−ンの形成方法 | |
JPS5910059B2 (ja) | 半導体装置の製法 | |
JP2808674B2 (ja) | 半導体装置の製造方法 | |
JPH03248528A (ja) | 半導体装置の製造方法 | |
JPS62149125A (ja) | 半導体装置の製造方法 | |
JPH04307737A (ja) | 半導体装置の製造方法 | |
JPS61296741A (ja) | 半導体装置の製造方法 | |
JPS6022501B2 (ja) | 半導体装置の製造方法 | |
JP2946102B2 (ja) | パターン形成方法 | |
JPS6128231B2 (ja) | ||
JPH0587973B2 (ja) | ||
KR960006963B1 (ko) | 반도체 장치의 이중 금속배선 형성방법 | |
JPS5952542B2 (ja) | 半導体装置の製造方法 | |
JPS5928344A (ja) | 半導体装置の製造方法 | |
JPS62250674A (ja) | 半導体装置の製造方法 | |
JPS63312645A (ja) | 半導体装置の製造方法 | |
JPS63122125A (ja) | 半導体装置の製造方法 | |
JPS5826666B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
JPS6184033A (ja) | 半導体装置及びその製造方法 | |
JPS5984442A (ja) | 半導体装置の製造方法 | |
JPH01135041A (ja) | コンタクト部を有する半導体装置の製造方法 | |
JPH0418691B2 (ja) | ||
JPH088236B2 (ja) | 半導体装置の製造方法 |