JPS5910059B2 - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS5910059B2 JPS5910059B2 JP50104557A JP10455775A JPS5910059B2 JP S5910059 B2 JPS5910059 B2 JP S5910059B2 JP 50104557 A JP50104557 A JP 50104557A JP 10455775 A JP10455775 A JP 10455775A JP S5910059 B2 JPS5910059 B2 JP S5910059B2
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- metal film
- photosensitive resin
- resin material
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000002184 metal Substances 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 238000002161 passivation Methods 0.000 claims description 23
- 239000011347 resin Substances 0.000 claims description 23
- 229920005989 resin Polymers 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 description 12
- 238000000576 coating method Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000008961 swelling Effects 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- VLTRZXGMWDSKGL-UHFFFAOYSA-N perchloric acid Chemical compound OCl(=O)(=O)=O VLTRZXGMWDSKGL-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- -1 such as N Substances 0.000 description 2
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 238000003287 bathing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Bipolar Transistors (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
本発明はメサ型半導体装置、例えばメサ型トランジスタ
、メサ型ダイオード等に適用して好適な半導体装置の製
法に係わる。
、メサ型ダイオード等に適用して好適な半導体装置の製
法に係わる。
半導体基体の表面に、その表面安定化をはかつてSiO
2層、或いは高純度Si若しくはOをドープしたSiの
多結晶層より成るパッシベーション用被膜を被着形成し
たメサ型半導体装置を得る場合このパッシベーション用
被膜に例えば電極窓を穿設する工程を必要とする。
2層、或いは高純度Si若しくはOをドープしたSiの
多結晶層より成るパッシベーション用被膜を被着形成し
たメサ型半導体装置を得る場合このパッシベーション用
被膜に例えば電極窓を穿設する工程を必要とする。
通常プレナー型半導体装置に於て、そのパッシベーショ
ン用被膜に電極窓のような窓を穿設する作業は高精度を
期待できるフォトエッチングによつて行うが、メサ型半
導体装置に於て、この窓あけをフォトエッチングによつ
て行うことは、その半導体基体表面が、メサと之をとり
囲むメサ溝とによつて凹凸パターンとされているがため
に他の欠点を招来する上で望ましくない。この欠点とは
、半導体基体の表面のパッシベーション用被膜上にフォ
トエッチングのためのフォトレジスト(感光性樹脂材)
を通常のように回転塗布法によつて塗布すると、メサの
周縁の肩部に、フォトレジスト層の欠除部、或いは厚さ
の薄いいわゆる段切れが生じ、爾後このフォトレジスト
層に露光、現像処理を施して窓あけを行い、このフォト
レジスト層をエッチングマスクとしてパッシベーション
用被膜に対してエッチングを行つた場合、このフォトレ
ジスト層の窓のみならず段切れ部を通じてパッシベーシ
ョン用被膜がエッチングされてしまい、最終的に得た半
導体装置の特性を不安定としたり信頼性を低下させると
いうことである。本発明はこのような欠点のない半導体
装置の製法を提供せんとするものである。
ン用被膜に電極窓のような窓を穿設する作業は高精度を
期待できるフォトエッチングによつて行うが、メサ型半
導体装置に於て、この窓あけをフォトエッチングによつ
て行うことは、その半導体基体表面が、メサと之をとり
囲むメサ溝とによつて凹凸パターンとされているがため
に他の欠点を招来する上で望ましくない。この欠点とは
、半導体基体の表面のパッシベーション用被膜上にフォ
トエッチングのためのフォトレジスト(感光性樹脂材)
を通常のように回転塗布法によつて塗布すると、メサの
周縁の肩部に、フォトレジスト層の欠除部、或いは厚さ
の薄いいわゆる段切れが生じ、爾後このフォトレジスト
層に露光、現像処理を施して窓あけを行い、このフォト
レジスト層をエッチングマスクとしてパッシベーション
用被膜に対してエッチングを行つた場合、このフォトレ
ジスト層の窓のみならず段切れ部を通じてパッシベーシ
ョン用被膜がエッチングされてしまい、最終的に得た半
導体装置の特性を不安定としたり信頼性を低下させると
いうことである。本発明はこのような欠点のない半導体
装置の製法を提供せんとするものである。
以下、第1図ないし第8図を参照して本発明をメサ型ト
ランジスタを得る場合に適用する一例にっいて説明しよ
う。
ランジスタを得る場合に適用する一例にっいて説明しよ
う。
先ず第1図に示すように、半導体基体1、例えばシリコ
ン基体を設ける。
ン基体を設ける。
この基体1はその一主面1aに沿つて平坦面を形成する
PN接合即ちコレクタ接合Jcが形成され、この接合J
cを横切つて主面1a側よりメサ溝2が例えばエッチン
グによつて形成され、このメサ溝2によつてとり囲れて
メサ3が形成され、各メサ3には夫々エミツ夕接合JE
が形成されて基体1の面1aとは反対側にコレクタ領域
5Cが形成され、各メサ3の頂面に臨んで夫々ベース領
域5B及びエミツタ領域5Eが形成されて成る。又、こ
の基体1の主面1a上に11叡 SiO2の如き絶縁層
、或いは高純物のSi多結晶層若しくは酸素0がドープ
されたSi多結晶層のような半絶縁層より成るパツシベ
ーシヨン用被膜4が、メサ3上及びメサ溝2内を含んで
全面的に被着形成されている。第2図に示すように、こ
の基体1の主面1a上の少くともメサ3の頂面の、最終
的にパツシベーシヨン用被膜4の窓あけを行わんとする
部分、この例に於ては、メサ3上のベース領域5B及び
エミツタ領域5E上の各電極を被着せんとする電極窓を
形成すべき部分上を含んで、例えば全面的に感光性樹脂
層6例えば0MR−83(商品名)を回転塗布法によつ
て例えば毎分2000回転の回転速度で回転塗布する。
PN接合即ちコレクタ接合Jcが形成され、この接合J
cを横切つて主面1a側よりメサ溝2が例えばエッチン
グによつて形成され、このメサ溝2によつてとり囲れて
メサ3が形成され、各メサ3には夫々エミツ夕接合JE
が形成されて基体1の面1aとは反対側にコレクタ領域
5Cが形成され、各メサ3の頂面に臨んで夫々ベース領
域5B及びエミツタ領域5Eが形成されて成る。又、こ
の基体1の主面1a上に11叡 SiO2の如き絶縁層
、或いは高純物のSi多結晶層若しくは酸素0がドープ
されたSi多結晶層のような半絶縁層より成るパツシベ
ーシヨン用被膜4が、メサ3上及びメサ溝2内を含んで
全面的に被着形成されている。第2図に示すように、こ
の基体1の主面1a上の少くともメサ3の頂面の、最終
的にパツシベーシヨン用被膜4の窓あけを行わんとする
部分、この例に於ては、メサ3上のベース領域5B及び
エミツタ領域5E上の各電極を被着せんとする電極窓を
形成すべき部分上を含んで、例えば全面的に感光性樹脂
層6例えば0MR−83(商品名)を回転塗布法によつ
て例えば毎分2000回転の回転速度で回転塗布する。
この時、この感光性樹脂材層6に、段切れ9即ちメサ3
の肩部に肉薄ないしは欠除部9が生じても何ら支障はな
い。次に第3図に示すように、感光性樹脂材層6に対し
て、露光、現像処理を施して即ち光学的手法によつてメ
サ3上の上述した電極窓を形成すべき部分のみを選択的
に残して他部の感光性樹脂材層6を除去する。
の肩部に肉薄ないしは欠除部9が生じても何ら支障はな
い。次に第3図に示すように、感光性樹脂材層6に対し
て、露光、現像処理を施して即ち光学的手法によつてメ
サ3上の上述した電極窓を形成すべき部分のみを選択的
に残して他部の感光性樹脂材層6を除去する。
この部分的に残された感光性樹脂材層6上を含んで、第
4図に示す如く、基体1の主面1a上に全面的に、即ち
メサ3上及びその周辺のメサ溝2内を含んで金属膜7を
被着形成する。
4図に示す如く、基体1の主面1a上に全面的に、即ち
メサ3上及びその周辺のメサ溝2内を含んで金属膜7を
被着形成する。
この金属膜7は、所定のエツチング液によつて比較的容
易に.、エツチングされ、しかもパツシベーシヨン用被
膜4に対する化学的エツチング或いはドライエツチング
にては侵かされにくい金属、例えばAt、又はCrとA
uとの2層より成り、真空蒸着によつて形成し得る。こ
の場合、メサ3の肩部にも段切.れが生ずることなく被
着されるように十分厚い5000λ以上の厚さに、且つ
蒸着源に対し基体1を自転及び公転させつ\蒸着させる
ことによつて蒸着方向を変化させ段切れの発生を回避さ
せる。次に、第5図に示すように、感光性樹脂材層6.
.を除去し、之の上の金属膜7を除去して、金属膜7に
窓7E及び7Bを穿設する。この場合、感光性樹脂材層
6の除去は、基体1を、この感光性樹脂材層6の膨潤剥
離剤、例えばJ〜100(商品名)の120〜130℃
に熱した液中に浸漬し超音波を掛けることによつて感光
性樹脂材層を膨潤させて密着性を低下させて剥離させる
。或いは、不活性雰囲気、例えばN,ガス若しくはフオ
ーミングガス中で340℃以上で1〜2分間加熱処理す
ることによりて感光性樹脂材層6のバツシベーシヨン用
被膜4への密着性を低下させ、その後、メサ3上の金属
膜7上に感圧接着テープを被着し、之を引剥すことによ
つて之と共に感光性樹脂材層6と之の上の金属膜7を接
着テープと共に引剥す。その後、第6図に示すように、
金属膜7をマスクとして、その窓7E及び7Bを通じて
露呈するパツシベーシヨン用被膜4をエツチング除去し
て、電極窓4E及び4Bを形成する。之等窓4E及び4
Bの形成は、例えばパツシベーシヨン用被膜4に対する
化学的エツチング液を用いたエツチングによることもで
きるが、フレオンCF4ガスを用いたブラズマエツチン
グ即ちいわゆるドライエツチングによつて行うことが望
ましい。周、上述したように感光性樹脂材層6に対しエ
ツチング液による化学的エツチングを行う場合、そのマ
スクとしての金属膜7としては、下地金属層として被膜
4に対して密着性の良い例えば厚さ約0.1μのCr層
を被着し、之の上に厚さ約0.5μのAu層を被着した
2層構造の層となすことが望ましく、ドライエツチング
による場合へ Atのような取り扱い易く、しかも安価
な金属を1μ程度の厚さに被着して用いることができる
。次に、第7図に示す如く、金属膜7を化学的エツチン
グによつて除去する。
易に.、エツチングされ、しかもパツシベーシヨン用被
膜4に対する化学的エツチング或いはドライエツチング
にては侵かされにくい金属、例えばAt、又はCrとA
uとの2層より成り、真空蒸着によつて形成し得る。こ
の場合、メサ3の肩部にも段切.れが生ずることなく被
着されるように十分厚い5000λ以上の厚さに、且つ
蒸着源に対し基体1を自転及び公転させつ\蒸着させる
ことによつて蒸着方向を変化させ段切れの発生を回避さ
せる。次に、第5図に示すように、感光性樹脂材層6.
.を除去し、之の上の金属膜7を除去して、金属膜7に
窓7E及び7Bを穿設する。この場合、感光性樹脂材層
6の除去は、基体1を、この感光性樹脂材層6の膨潤剥
離剤、例えばJ〜100(商品名)の120〜130℃
に熱した液中に浸漬し超音波を掛けることによつて感光
性樹脂材層を膨潤させて密着性を低下させて剥離させる
。或いは、不活性雰囲気、例えばN,ガス若しくはフオ
ーミングガス中で340℃以上で1〜2分間加熱処理す
ることによりて感光性樹脂材層6のバツシベーシヨン用
被膜4への密着性を低下させ、その後、メサ3上の金属
膜7上に感圧接着テープを被着し、之を引剥すことによ
つて之と共に感光性樹脂材層6と之の上の金属膜7を接
着テープと共に引剥す。その後、第6図に示すように、
金属膜7をマスクとして、その窓7E及び7Bを通じて
露呈するパツシベーシヨン用被膜4をエツチング除去し
て、電極窓4E及び4Bを形成する。之等窓4E及び4
Bの形成は、例えばパツシベーシヨン用被膜4に対する
化学的エツチング液を用いたエツチングによることもで
きるが、フレオンCF4ガスを用いたブラズマエツチン
グ即ちいわゆるドライエツチングによつて行うことが望
ましい。周、上述したように感光性樹脂材層6に対しエ
ツチング液による化学的エツチングを行う場合、そのマ
スクとしての金属膜7としては、下地金属層として被膜
4に対して密着性の良い例えば厚さ約0.1μのCr層
を被着し、之の上に厚さ約0.5μのAu層を被着した
2層構造の層となすことが望ましく、ドライエツチング
による場合へ Atのような取り扱い易く、しかも安価
な金属を1μ程度の厚さに被着して用いることができる
。次に、第7図に示す如く、金属膜7を化学的エツチン
グによつて除去する。
この金属膜7のエツチングは、金属膜7がAtの場合は
、王水、塩酸、熱燐酸によつてエツチングし、CrとA
uの2層構造の場合は、先ずAuを王水によつて除去し
、次いでCrを硝酸第2ヘリウムアンモニウムと過塩素
酸との混合水溶液によつてエツチングする。その後、第
8図に示す如く、電極窓4E及び4Bを通じてエミッタ
領域5E及びベース領域5B上に夫々エミッタ電極8E
及びベース電極8Bをオーミツクに被着する。かくすれ
ば、基体1上にメサ型トランジスタ(図示の例では2個
のトランジスタ)が形成されるので、この基体1を各メ
サ毎に切断すれば、目的とする単体のメサトランジスタ
が得られる。上述したように本発明製法によれば、パッ
シベーシヨン用被膜4の窓、例えば電極窓を形成せんと
する部分にのみ感光性樹脂材層6を形成し置き、之の除
去によつて金属膜7に窓あけを行うものであるから、こ
の感光性樹脂材層6の塗布に当つてメサ3の肩部に段切
れ9が生じても何ら問題はない。
、王水、塩酸、熱燐酸によつてエツチングし、CrとA
uの2層構造の場合は、先ずAuを王水によつて除去し
、次いでCrを硝酸第2ヘリウムアンモニウムと過塩素
酸との混合水溶液によつてエツチングする。その後、第
8図に示す如く、電極窓4E及び4Bを通じてエミッタ
領域5E及びベース領域5B上に夫々エミッタ電極8E
及びベース電極8Bをオーミツクに被着する。かくすれ
ば、基体1上にメサ型トランジスタ(図示の例では2個
のトランジスタ)が形成されるので、この基体1を各メ
サ毎に切断すれば、目的とする単体のメサトランジスタ
が得られる。上述したように本発明製法によれば、パッ
シベーシヨン用被膜4の窓、例えば電極窓を形成せんと
する部分にのみ感光性樹脂材層6を形成し置き、之の除
去によつて金属膜7に窓あけを行うものであるから、こ
の感光性樹脂材層6の塗布に当つてメサ3の肩部に段切
れ9が生じても何ら問題はない。
又、金属膜7即ちパツシベーシヨン用被膜4に対する化
学液によるエツチング或いはドライエツチング時のエツ
チングマスクに対する窓7E及び7Bの形成は、光学的
手段によつて選択的に形成した感光性樹脂材層6のパタ
ーンによつて形成されるので、フオトエツチングによる
精度に対応する程度の高精度に形成される。したがつて
之によつて得られたパツシベーシヨン用被膜4の窓4E
及び4Bも高精度に形成される。又、感光性樹脂材層6
の除去に当つては、之を膨潤剥離剤中で超音波をかけ、
超音波による密着性の低下と膨潤との双方の作用によつ
て、或いは不活性雰囲気中での加熱によるなどのこの層
6の層4への密着性を阻害させて除去するものであるか
ら、この感光性樹脂材層6上に被着する金属膜の厚みを
十分大としても、層6の除去、ひいては金属膜7への窓
あけに何ら支障を来すことがなく、したがつてこの金属
膜7には段切れを回避でき、この金属膜7をマスクとし
てパツシベーシヨン用被膜4に窓4E及び4Bを穿設す
るに際し、メサ3の肩部の被膜4に欠陥を発生させ、信
頼性を低下させるような欠点も回避できる。
学液によるエツチング或いはドライエツチング時のエツ
チングマスクに対する窓7E及び7Bの形成は、光学的
手段によつて選択的に形成した感光性樹脂材層6のパタ
ーンによつて形成されるので、フオトエツチングによる
精度に対応する程度の高精度に形成される。したがつて
之によつて得られたパツシベーシヨン用被膜4の窓4E
及び4Bも高精度に形成される。又、感光性樹脂材層6
の除去に当つては、之を膨潤剥離剤中で超音波をかけ、
超音波による密着性の低下と膨潤との双方の作用によつ
て、或いは不活性雰囲気中での加熱によるなどのこの層
6の層4への密着性を阻害させて除去するものであるか
ら、この感光性樹脂材層6上に被着する金属膜の厚みを
十分大としても、層6の除去、ひいては金属膜7への窓
あけに何ら支障を来すことがなく、したがつてこの金属
膜7には段切れを回避でき、この金属膜7をマスクとし
てパツシベーシヨン用被膜4に窓4E及び4Bを穿設す
るに際し、メサ3の肩部の被膜4に欠陥を発生させ、信
頼性を低下させるような欠点も回避できる。
又、第6図に示したパツシベーシヨン用被膜4への窓4
E及び4Bの穿設を、上述したようにドライエツチング
によつて行う場合は、基体1のこの被膜4に対するエツ
チング液による汚染を回避できる。
E及び4Bの穿設を、上述したようにドライエツチング
によつて行う場合は、基体1のこの被膜4に対するエツ
チング液による汚染を回避できる。
向、上述した例はメサ型トランジスタを得る場合に本発
明を適用した場合であるが、他のメサ型半導体装置を始
めとして、基体表面に凹凸を有する単体半導体装置、或
いは半導体集積回路に本発明を適用し得ることは明らか
であろう。
明を適用した場合であるが、他のメサ型半導体装置を始
めとして、基体表面に凹凸を有する単体半導体装置、或
いは半導体集積回路に本発明を適用し得ることは明らか
であろう。
第1図ないし第8図は本発明製法の一例を示す各工程の
拡大断面図である。 1は半導体基体、2はメサ溝、3はメサ、4はパツシベ
ーシヨン用被膜、4E及び4Bはその窓、6は感光性樹
脂材層、7は金属膜、7E及び7Bはその窓である。
拡大断面図である。 1は半導体基体、2はメサ溝、3はメサ、4はパツシベ
ーシヨン用被膜、4E及び4Bはその窓、6は感光性樹
脂材層、7は金属膜、7E及び7Bはその窓である。
Claims (1)
- 1 半導体装置の製造工程に於て、一主面に凹凸パター
ンが形成された半導体基体の上記主面を覆つて被着形成
されたパッシベーション用被膜に窓あけを行うに当つて
、該パッシベーション用被膜の窓あけを行わんとする部
分上に選択的に感光性樹脂材層を形成し、該樹脂材層上
を含んで上記パッシベーション用被膜上に金属膜を形成
し、上記感光性樹脂材層を除去することによつて之の上
の上記金属膜を選択的にとり除き、該金属膜をエッチン
グマスクとして該金属膜の除去によつて露呈した上記パ
ッシベーション用被膜をエツチン除去して該パッシベー
ション用被膜に窓あけを行うことを特徴とする半導体装
置の製法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50104557A JPS5910059B2 (ja) | 1975-08-29 | 1975-08-29 | 半導体装置の製法 |
US05/718,339 US4067100A (en) | 1975-08-29 | 1976-08-27 | Method of making a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50104557A JPS5910059B2 (ja) | 1975-08-29 | 1975-08-29 | 半導体装置の製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5228871A JPS5228871A (en) | 1977-03-04 |
JPS5910059B2 true JPS5910059B2 (ja) | 1984-03-06 |
Family
ID=14383753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50104557A Expired JPS5910059B2 (ja) | 1975-08-29 | 1975-08-29 | 半導体装置の製法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4067100A (ja) |
JP (1) | JPS5910059B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2476912A1 (fr) * | 1980-02-22 | 1981-08-28 | Thomson Csf | Procede d'isolement des interconnexions de circuits integres, et circuit integre utilisant ce procede |
US4684971A (en) * | 1981-03-13 | 1987-08-04 | American Telephone And Telegraph Company, At&T Bell Laboratories | Ion implanted CMOS devices |
US4738936A (en) * | 1983-07-01 | 1988-04-19 | Acrian, Inc. | Method of fabrication lateral FET structure having a substrate to source contact |
US4992847A (en) * | 1988-06-06 | 1991-02-12 | Regents Of The University Of California | Thin-film chip-to-substrate interconnect and methods for making same |
JP2808965B2 (ja) * | 1992-02-19 | 1998-10-08 | 日本電気株式会社 | 半導体装置 |
US6107202A (en) * | 1998-09-14 | 2000-08-22 | Taiwan Semiconductor Manufacturing Company | Passivation photoresist stripping method to eliminate photoresist extrusion after alloy |
US6569763B1 (en) * | 2002-04-09 | 2003-05-27 | Northrop Grumman Corporation | Method to separate a metal film from an insulating film in a semiconductor device using adhesive tape |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3287612A (en) * | 1963-12-17 | 1966-11-22 | Bell Telephone Labor Inc | Semiconductor contacts and protective coatings for planar devices |
GB1384028A (en) * | 1972-08-21 | 1974-02-12 | Hughes Aircraft Co | Method of making a semiconductor device |
-
1975
- 1975-08-29 JP JP50104557A patent/JPS5910059B2/ja not_active Expired
-
1976
- 1976-08-27 US US05/718,339 patent/US4067100A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS5228871A (en) | 1977-03-04 |
US4067100A (en) | 1978-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5091331A (en) | Ultra-thin circuit fabrication by controlled wafer debonding | |
JPH04129267A (ja) | 半導体基板およびその製造方法 | |
JPS5910059B2 (ja) | 半導体装置の製法 | |
JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
US3953266A (en) | Process for fabricating a semiconductor device | |
JPS6251228A (ja) | ガリウム−砒素モノリシツクマイクロ波集積回路の製造方法 | |
US3549437A (en) | Method of producing metal structures on semiconductor surfaces | |
JPS5845810B2 (ja) | パタ−ンの形成方法 | |
JPS6387741A (ja) | 半導体装置の製造方法 | |
JPS6141129B2 (ja) | ||
JPS5950221B2 (ja) | 半導体装置の製造方法 | |
JPS598354A (ja) | 金属膜配線の形成方法 | |
JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
JPS59117219A (ja) | 半導体装置の製造方法 | |
JPS63312645A (ja) | 半導体装置の製造方法 | |
JP2912002B2 (ja) | 半導体装置の製造方法 | |
JPS6066821A (ja) | 半導体装置の製造方法 | |
JPS5952542B2 (ja) | 半導体装置の製造方法 | |
JPH0220043A (ja) | 半導体装置の製造方法 | |
JPS5984442A (ja) | 半導体装置の製造方法 | |
JPH01108726A (ja) | 半導体装置の製造方法 | |
JPS59129431A (ja) | ガラス膜で保護された半導体装置の製造方法 | |
JPS63117428A (ja) | 半導体装置の製造方法 | |
JPS6148795B2 (ja) | ||
JPS641065B2 (ja) |