JPS59117219A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59117219A JPS59117219A JP23169982A JP23169982A JPS59117219A JP S59117219 A JPS59117219 A JP S59117219A JP 23169982 A JP23169982 A JP 23169982A JP 23169982 A JP23169982 A JP 23169982A JP S59117219 A JPS59117219 A JP S59117219A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- substrate
- protective film
- polishing
- vacuum chuck
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000001681 protective effect Effects 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000005498 polishing Methods 0.000 claims abstract description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 2
- 238000007796 conventional method Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000011863 silicon-based powder Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 foreign matter Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3046—Mechanical treatment, e.g. grinding, polishing, cutting using blasting, e.g. sand-blasting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造方法、特に基板裏面研摩の
ための表面保護方法に関するものである。
ための表面保護方法に関するものである。
従来例によるこの種の半導体装置の製造と基板裏面研摩
方法とを第１図（、）ないしくｄ）に示しである。
方法とを第１図（、）ないしくｄ）に示しである。
すなわち、従来方法にあっては、一般的に半導体基板（
１）上に各領域の拡散などをなして半導体素子を形成し
、かつこれに絶縁酸化膜Ｃ）を介してアルミ電極配線（
３）を形成する（同図（ａ））。ついでこのアルミ電極
配線（３）を含む絶縁酸化膜（２）上に、化学気相成長
法などによシ保護膜（４）をデポジットしく同図（ｂ）
） 、さらにボンディングバット部を開孔するために
、レジスト（５）を塗布して写真製版を行なう（同図（
Ｃ））。その後、レジス） （５） 、こ＼では露光現
像を経て硬化したレジスト（５）を０２ プラズマアッ
シャなどにより除去してから、露出した保護膜（４）側
をワックス（６）によジブロック盤（７）に貼シ付ける
か、もしくは真空チャックに吸着させ（同図（ｄ））、
この状態で基板（１）の裏面を研摩し、ウエノ・厚を薄
くするようにしている。
１）上に各領域の拡散などをなして半導体素子を形成し
、かつこれに絶縁酸化膜Ｃ）を介してアルミ電極配線（
３）を形成する（同図（ａ））。ついでこのアルミ電極
配線（３）を含む絶縁酸化膜（２）上に、化学気相成長
法などによシ保護膜（４）をデポジットしく同図（ｂ）
） 、さらにボンディングバット部を開孔するために
、レジスト（５）を塗布して写真製版を行なう（同図（
Ｃ））。その後、レジス） （５） 、こ＼では露光現
像を経て硬化したレジスト（５）を０２ プラズマアッ
シャなどにより除去してから、露出した保護膜（４）側
をワックス（６）によジブロック盤（７）に貼シ付ける
か、もしくは真空チャックに吸着させ（同図（ｄ））、
この状態で基板（１）の裏面を研摩し、ウエノ・厚を薄
くするようにしている。
しかし乍らこのような従来方法においては、保護膜表面
に塵埃、異物、シリコン粉末などが付着したま＼ブロッ
ク盤、もしくは真空チャックに接触することがあって、
同保護膜に欠陥を生じ、素子の破壊９歩留シの低下、信
頼性の低下などを招く惧れがあシ、シかもこの傾向はチ
ップサイズが大きくなるに従って甚しくなるものであっ
た。
に塵埃、異物、シリコン粉末などが付着したま＼ブロッ
ク盤、もしくは真空チャックに接触することがあって、
同保護膜に欠陥を生じ、素子の破壊９歩留シの低下、信
頼性の低下などを招く惧れがあシ、シかもこの傾向はチ
ップサイズが大きくなるに従って甚しくなるものであっ
た。
この発明は従来方法のこのような欠点を改善するため、
保護膜上の硬化したレジストを除去せずに、このレジス
ト面をブロック盤上に貼着し、もしくは真空チャック上
に吸着させて基板の裏面研摩を行なうようにしたもので
ある。
保護膜上の硬化したレジストを除去せずに、このレジス
ト面をブロック盤上に貼着し、もしくは真空チャック上
に吸着させて基板の裏面研摩を行なうようにしたもので
ある。
以下、この発明方法の一実施例につき、第２図（ａ）な
いしくｄ）を参照して詳細に説明する。
いしくｄ）を参照して詳細に説明する。
第２図（、）ないしくｄ）はとの実施例方法を工程順に
示しておシ、この実施例では、まず半導体基板（１１）
上に半導体素子形成のための選択拡散、および絶縁酸化
膜（１２）をなした上で、その表面に約１０．０ＯＯＸ
の厚さにアルミ蒸着を行ない、かつこれを写真製版技術
によりパターニングしてアルミ電極配線（１３）を形成
する（同図（−））６ついでこのアルミ電極配線（１３
）を含む絶縁酸化膜（１２）上に化学気相成長法などに
よシ酸化シリコンなどによる保護膜（１４）を約７，０
ＯＯＡの厚さにデポジットしく同図（ｂ） ） 、さら
にボンディングバット部を開孔するために、ポジもしく
はネガ用のレジスト（１５）を４〜５ｐｍ程度の厚さに
塗布し、写真製版技術によりパターニングして同バット
部の開孔を行なう（同図（Ｃ）。）すなわち、こ＼まで
の工程は従来方法と殆んど同様である。
示しておシ、この実施例では、まず半導体基板（１１）
上に半導体素子形成のための選択拡散、および絶縁酸化
膜（１２）をなした上で、その表面に約１０．０ＯＯＸ
の厚さにアルミ蒸着を行ない、かつこれを写真製版技術
によりパターニングしてアルミ電極配線（１３）を形成
する（同図（−））６ついでこのアルミ電極配線（１３
）を含む絶縁酸化膜（１２）上に化学気相成長法などに
よシ酸化シリコンなどによる保護膜（１４）を約７，０
ＯＯＡの厚さにデポジットしく同図（ｂ） ） 、さら
にボンディングバット部を開孔するために、ポジもしく
はネガ用のレジスト（１５）を４〜５ｐｍ程度の厚さに
塗布し、写真製版技術によりパターニングして同バット
部の開孔を行なう（同図（Ｃ）。）すなわち、こ＼まで
の工程は従来方法と殆んど同様である。
ついでこの実施例にあっては、前工程での露光現像によ
シ硬化されているレジス） （１５）をそのま＼残した
状態で、とのレジス） （１５）の表面側をワックス（
１６）によジブロック盤（１７）に貼シ付けて密着させ
るか、もしくは真空チャックに吸着させ（同図（ｄ））
、この状態で基板（１１）の裏面をアルミナ粒などの
介在によシ研摩して、ウェハ厚を約２５０μｍ程度に薄
くシ、かつその後は研摩された半導体基板（１１）をブ
ロック盤（１７）、もしくは真空チャックから剥離させ
た上で、残されたま＼のレジス） （１５）を、例えば
０２プラズマアツシヤなどによシ除去すればよい。すな
わち、このようにして保護膜（１４）に直接触れること
なしに基板（１１）の裏面研摩を行ない得るのである。
シ硬化されているレジス） （１５）をそのま＼残した
状態で、とのレジス） （１５）の表面側をワックス（
１６）によジブロック盤（１７）に貼シ付けて密着させ
るか、もしくは真空チャックに吸着させ（同図（ｄ））
、この状態で基板（１１）の裏面をアルミナ粒などの
介在によシ研摩して、ウェハ厚を約２５０μｍ程度に薄
くシ、かつその後は研摩された半導体基板（１１）をブ
ロック盤（１７）、もしくは真空チャックから剥離させ
た上で、残されたま＼のレジス） （１５）を、例えば
０２プラズマアツシヤなどによシ除去すればよい。すな
わち、このようにして保護膜（１４）に直接触れること
なしに基板（１１）の裏面研摩を行ない得るのである。
以上詳述したようにこの発明方法によれば、半導体基板
の裏面研摩をなす際にあって、基板表面の保護膜上に前
工程での硬化されたレジストを残したま＼で、このレジ
スト面をブロック盤、もしくは真空チャックに保持させ
るようにしたから、この保護膜に直接触れずに裏面研摩
を行なうことができ、たとえ同保護膜上に塵埃、異物、
シリコン粉々どの付着による突起物があったとしても、
ブロック盤への密着、もしくは真空チャックへの吸着時
に、その圧迫による欠陥の発生を防止できて、結果的に
半導体素子の破壊とか、製造歩留シおよび信頼性の低下
を阻止し得るのであシ、シかも工程的には従来研摩前に
除去していたレジストを、研摩後に除去するだけである
から、特に工程数が増加するわけでもなく、容易かつ簡
単に実施できるなどの特長を有するものである。
の裏面研摩をなす際にあって、基板表面の保護膜上に前
工程での硬化されたレジストを残したま＼で、このレジ
スト面をブロック盤、もしくは真空チャックに保持させ
るようにしたから、この保護膜に直接触れずに裏面研摩
を行なうことができ、たとえ同保護膜上に塵埃、異物、
シリコン粉々どの付着による突起物があったとしても、
ブロック盤への密着、もしくは真空チャックへの吸着時
に、その圧迫による欠陥の発生を防止できて、結果的に
半導体素子の破壊とか、製造歩留シおよび信頼性の低下
を阻止し得るのであシ、シかも工程的には従来研摩前に
除去していたレジストを、研摩後に除去するだけである
から、特に工程数が増加するわけでもなく、容易かつ簡
単に実施できるなどの特長を有するものである。
第１図（、）ないしくｄ）は従来例による半導体装置の
製造と基板裏面研摩方法とを工程順に示す断面説明図、
第２図（ａ）ないしくａ）はこの発明方法の一実施例に
よる同上方法を工程順に示す断面説明図である０ （１１）・１１１１１１半導体基板、（１２）・・・・
絶縁酸化膜、（１３）・・・・アルミ電極配線、（１４
）・・・・保護膜、（１５）・・・・レジスト、（１６
）・・・・ワックス、（１７）・・・・ブロック盤。 代理人 葛 野 信 − 第１図 第２図 １ −計
製造と基板裏面研摩方法とを工程順に示す断面説明図、
第２図（ａ）ないしくａ）はこの発明方法の一実施例に
よる同上方法を工程順に示す断面説明図である０ （１１）・１１１１１１半導体基板、（１２）・・・・
絶縁酸化膜、（１３）・・・・アルミ電極配線、（１４
）・・・・保護膜、（１５）・・・・レジスト、（１６
）・・・・ワックス、（１７）・・・・ブロック盤。 代理人 葛 野 信 − 第１図 第２図 １ −計
Claims (1)
- 半導体基板上に半導体素子を形成し、かつこれに絶縁酸
化膜などを介してアルミ電極配線を形成する工程と、つ
いでこのアルミ電極配線を含む絶縁酸化膜上に保護膜を
形成し、かつこの保護膜上にレジス）・を塗布して、写
真製版技術によシボンデイングバット部開孔のためのパ
ターニングを行なう工程と、さらにこのパターニング後
のレジスト側をブロック盤に貼着、もしくは真空チャッ
クに吸着などして保持させ、半導体基板の裏面研摩を行
なう工程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23169982A JPS59117219A (ja) | 1982-12-24 | 1982-12-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23169982A JPS59117219A (ja) | 1982-12-24 | 1982-12-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59117219A true JPS59117219A (ja) | 1984-07-06 |
Family
ID=16927610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23169982A Pending JPS59117219A (ja) | 1982-12-24 | 1982-12-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59117219A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS621234A (ja) * | 1985-05-31 | 1987-01-07 | Sony Tektronix Corp | シリコン半導体装置 |
| JPS6230373A (ja) * | 1985-05-31 | 1987-02-09 | サイエンティフィック・イメージング・テクノロジーズ・インコーポレイテッド | 薄型シリコンウエハ補強形成方法 |
-
1982
- 1982-12-24 JP JP23169982A patent/JPS59117219A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS621234A (ja) * | 1985-05-31 | 1987-01-07 | Sony Tektronix Corp | シリコン半導体装置 |
| JPS6230373A (ja) * | 1985-05-31 | 1987-02-09 | サイエンティフィック・イメージング・テクノロジーズ・インコーポレイテッド | 薄型シリコンウエハ補強形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4286497B2 (ja) | 半導体装置の製造方法 | |
| JP2008300487A (ja) | 貼り合わせ装置、接着剤の溶解を防ぐ方法、及び貼り合わせ方法 | |
| JPH1041222A (ja) | 半導体装置の製造方法 | |
| JPS59117219A (ja) | 半導体装置の製造方法 | |
| US4067100A (en) | Method of making a semiconductor device | |
| US5334284A (en) | Surface treatment of indium phosphide utilizing chemical roughening of the surface | |
| JPS6251228A (ja) | ガリウム−砒素モノリシツクマイクロ波集積回路の製造方法 | |
| JPS61158145A (ja) | 半導体基板の加工方法 | |
| JPH10335195A (ja) | 張り合わせ基板の製造方法 | |
| JPH08274286A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH02168619A (ja) | シリコーンゴム膜のパターン形成方法 | |
| JPS61180442A (ja) | 半導体装置の製造方法 | |
| JP2643392B2 (ja) | 半導体装置の製造方法 | |
| JP2001085456A (ja) | バンプ形成方法 | |
| JP3722809B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07130685A (ja) | 半導体ウェーハの製造方法 | |
| US20020072236A1 (en) | Wafer surface protection method | |
| JPS63276228A (ja) | 半導体装置の製造方法 | |
| JPH05109679A (ja) | 半導体装置の製造方法 | |
| JP4439507B2 (ja) | センサチップの製造方法 | |
| JPH0312933A (ja) | 半導体装置の製造方法 | |
| JPH01225323A (ja) | 半導体装置の製造方法 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JP3438197B2 (ja) | 金属配線膜およびその製造方法 | |
| JPH11204576A (ja) | 半導体配線の構造 |