JPH02168619A - シリコーンゴム膜のパターン形成方法 - Google Patents

シリコーンゴム膜のパターン形成方法

Info

Publication number
JPH02168619A
JPH02168619A JP63324492A JP32449288A JPH02168619A JP H02168619 A JPH02168619 A JP H02168619A JP 63324492 A JP63324492 A JP 63324492A JP 32449288 A JP32449288 A JP 32449288A JP H02168619 A JPH02168619 A JP H02168619A
Authority
JP
Japan
Prior art keywords
silicone rubber
film
rubber film
etching
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63324492A
Other languages
English (en)
Other versions
JP2597396B2 (ja
Inventor
Kozo Matsuo
松尾　浩三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP63324492A priority Critical patent/JP2597396B2/ja
Priority to US07/452,360 priority patent/US4988403A/en
Priority to CA002006175A priority patent/CA2006175C/en
Publication of JPH02168619A publication Critical patent/JPH02168619A/ja
Application granted granted Critical
Publication of JP2597396B2 publication Critical patent/JP2597396B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Formation Of Insulating Films (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）産業上の利用分野 この発明は半導体装置などにおいてコート剤や緩衝材層
として用いられるシリコーンゴム膜のパターン形成方法
に関する。
伽）従来の技術 電子部品や回路基板を製造する分野において一般にシリ
コーンゴムは基板上に実装された電子部品を保護するた
めに所謂ジャンクションコート剤として用いられている
。このような目的で電子部品などをコーティングする方
法としては従来のエポキシ系樹脂によるコーティングと
同様にポツテング法が採られている。
また、最近では粘度などを調整することによってスピン
コート法によってコーティングすることのできるシリコ
ーンゴム材料も開発され、これがウェハプロセスによる
半導体装置の製造にも利用されるようになっている。
（Ｃ１発明が解決しようとする課題 ウェハプロセスによる半導体装置への利用としては、例
えばポンディングパッド部分を開口させてその他の表面
に一定膜厚のシリコーンゴム膜を被覆することによって
、シリコーンゴム膜を緩衝材およびパッシベーション膜
として用いることがあげられる。
ところが、シリコーンゴム材料は化学的に安定であり、
ウェットエツチング法による化学的エツチング法を採る
ことができず、物理的エツチング法によらなければなら
ない。しかしながら、たとえば反応性スパッタエツチン
グ（反応性イオンエツチング）法などによってもレジス
ト膜とシリコーンゴム膜との選択比が小さく、しかもシ
リコーンゴム膜のエツチングレートが小さいため、シリ
コーンゴム膜の膜厚が５〜１０μｍ程度の厚膜になると
開口部を形成することが困難であった。
この発明の目的は、膜厚の大きなシリコーンゴム膜のパ
ターン加工効率および加工精度を高めたシリコーンゴム
膜のパターン形成方法を提供することにある。
ｆｄ）課題を解決するための手段 この発明のシリコーンゴム膜のパターン形成方法は、シ
リコーンゴム膜を形成すべき基体に開口部形成用膜を被
着する工程と、 この開口部形成用膜をリングラフィによりパターン化す
る工程と、 パターン化された開口部形成用膜の被着された前記基体
上にシリコーンゴム膜をスピンコートする工程と、 前記パターン化された開口部形成用膜上のシリコーンゴ
ム膜をエツチングする工程と、前記パターン化された開
口部形成用膜をエツチングする工程と、 からなることを特徴としている。
（ｅ）作用 −の発明のシリコーンゴム膜のパターン形成方法におい
ては、先ず基体に開口部形成用膜が被着され、この開口
部形成用膜がリソグラフィによりパターン化される。つ
づいてこのパターン化された開口部形成用膜の被着され
た基体上にシリコーンゴム膜がスピンコートされる。ス
ピンコートされたシリコーンゴム膜は平坦となるため、
ポリイミド膜の膜厚をシリコーンゴム膜の膜厚に近くす
ることによって、ポリイミド膜上部のシリコーンゴム膜
の膜厚を非常に薄（することができる。つづくエツチン
グ工程では前記パターン化された開口部形成用膜上のシ
リコーンゴム膜がエツチングされ、更にパターン化され
た開口部形成用膜がエツチングされる。例えばプラズマ
エツチング法などによって全体をエツチングすることに
より前記パターン化された開口部形成用膜が露出される
。
この後、例えばヒドラジン系エツチング液などシリコー
ンゴムと開口部形成用膜材料との選択比が大きなエツチ
ング液を利用し開口部形成用膜を除去することによって
、シリコーンゴム膜のパターン化が可能となる。
以上のようにエツチングレジスト剤を用いてシリコーン
ゴム膜を直接エツチングするのではな（、シリコーンゴ
ム膜との選択比を大きくとることのできる開口部形成用
膜をパターン形成用に用い、シリコーンゴムのスピンコ
ート時の平坦化特性を利用したことにより、膜厚が大き
なシリコーンゴム膜であっても高効率および高精度でパ
ターン形成を行うことができる。
（ｆｌ実施例 この発明の実施例であるシリコーンゴム膜のパターン形
成方法の例を第１図（Ａ）〜（Ｅ）に示す。
この例は、開口部形成用膜としてポリイミド膜を用い、
ＡＩ！配線パターンの施された半導体基板にシリコーン
ゴム膜を被覆するとともにポンディングパッド部分を開
口させる例である。同図において１はシリコンウェハ、
２は酸化膜、３ａ、３ｂはΔβ配線パターン、４はポリ
イミド膜、５はシリコーンゴム膜である。以下各工程に
ついて順に説明する。
（１）ポリイミド膜被着工程 第１図（Ａ）に示すようにシリコンウェハ１の酸化膜２
上にＡｌ配綿パターン３ａ、３ｂが形成されたウェハの
全面にポリイミド膜４をスピンコート法により被着する
。例えば３０００〜４０００ｒｐｍ（ただしこの値は粘
度に応じて定める。
）で１０μｍの膜厚を得る。
（２）ポリイミド膜のパターン化工程 第１図（Ｂ）に示すように、フォトリソグラフィにより
、後にシリコーンゴム膜の開口部となる領域以外の領域
を除去してポリイミドＷＡ４ａ、４ｂを残す。その際、
レジスト膜にはポジ型フォトレジストを用い、アルカリ
水溶液によって現像する。
（３）シリコーンゴム膜のスビンコート工程第１図（Ｃ
）に示すようにシリコーンゴム膜５をウェハの全面にス
ピンコートする。例えば４０００ｒｐｍ（ただしこの値
は粘度に応じて定める、）でポリイミド膜４ａ、４ｂの
上部におけるシリコーンゴム膜の膜厚が２〜３μｍとな
るようにコーティングする。
（４）シリコーンゴム膜エツチング工程第１図（Ｄ）に
示すように、シリコーンゴム膜５全体をエツチングして
パターン化されているポリイミド膜４ａ、４ｂを露出さ
せる。例えばフン化物系のガスを用いてプラズマエツチ
ングする。
このときポリイミド膜４ａ、４ｂもエツチングされるが
、ポリイミド膜が露出されればよく、このことは何ら問
題とはならない。
（５）ポリイミド膜のエツチング工程 第１図（Ｅ）に示すようにパターン化されたポリイミド
膜（４ａ、４ｂ）を除去してその部分に開口部６ａ、６
ｂを形成する。ここでは例えばヒドラジン系のエツチン
グ液を用いる。ヒドラジン系エツチング液はポリイミド
とシリコーンゴムに対し大きな選択比を有するため、ポ
リイミド膜のみ選択的に除去することができる。
以上のようにしてシリコーンゴム膜をパターン形成する
ため、シリコーンゴム膜５のエツチングは第１図（Ｃ）
および（Ｄ）に示したようにポリイミド１１４ａ、４ｂ
を露出させるに要するだけであり、エツチング量が少な
く、加工効率が高い。
このようにしてパターン化されたシリコーンゴム膜の被
覆され°た半導体チップに対してワイヤボンディングさ
れた状態を第２図に示す。同図において７ａ、７ｂはボ
ンディングワイヤであり、シリコーンゴム膜５に形成さ
れた開口部５ａ、５ｂのポンディングパッドにボンディ
ングされている。このように予めウェハプロセスによっ
てシリコーンゴム膜が形成されるため、ワイヤボンディ
ング後に個々にシリコーンゴム剤をボッティングする必
要がなくなる。
なお、実施例では開口部形成用膜材料としてポリイミド
を用いたが、通常のレジスト膜材料を用いることもでき
る。
（ｇ１発明の効果 以上のようにこの発明によれば、開口部を形成すべき領
域に予め開口部形成用膜をパターン化して形成しておく
ため、シリコーンゴム膜のエツチング量は極めて少なく
なり、膜厚の大きなシリコーンゴム膜を効率よくパター
ン形成することができる。また、開口部形成用膜とシリ
コーンゴムはエツチング液を選ぶことによって高い選択
比が得られるため、シリコーンゴム膜の膜厚が大きくと
も寸法精度の高いパターンを容易に形成することができ
る。
【図面の簡単な説明】
第１図（Ａ）〜（Ｅ）はこの発明の実施例であるシリコ
ーンゴム膜のパターン形成方法の例を示す図、第２図は
この発明の実施例により得られた半導体チップに対する
ワイヤボンディング後の状態を示す図である。 １−シリコンウェハ、 ２−酸化膜、 ３　（３ａ、３ｂ）−／ｌｊ！配線パターン、４　（４
ａ、４ｂ）−ポリイミド膜、 ５−シリコーンゴム膜、 ５ａ、５ｂ−開口部、 ７ａ、７ｂ−ボンディングワイヤ。

Claims (1)

    【特許請求の範囲】
  1. （１）シリコーンゴム膜を形成すべき基体に開口部形成
    用膜を被着する工程と、 この開口部形成用膜をリソグラフィによりパターン化す
    る工程と、 パターン化された開口部形成用膜の被着された前記基体
    上にシリコーンゴム膜をスピンコートする工程と、 前記パターン化された開口部形成用膜上のシリコーンゴ
    ム膜をエッチングする工程と、 前記パターン化された開口部形成用膜をエッチングする
    工程と、 からなるシリコーンゴム膜のパターン形成方法。
JP63324492A 1988-12-21 1988-12-21 シリコーンゴム膜のパターン形成方法 Expired - Fee Related JP2597396B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63324492A JP2597396B2 (ja) 1988-12-21 1988-12-21 シリコーンゴム膜のパターン形成方法
US07/452,360 US4988403A (en) 1988-12-21 1989-12-19 Method of forming patterned silicone rubber layer
CA002006175A CA2006175C (en) 1988-12-21 1989-12-20 Method of forming patterned silicone rubber layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63324492A JP2597396B2 (ja) 1988-12-21 1988-12-21 シリコーンゴム膜のパターン形成方法

Publications (2)

Publication Number Publication Date
JPH02168619A true JPH02168619A (ja) 1990-06-28
JP2597396B2 JP2597396B2 (ja) 1997-04-02

Family

ID=18166410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63324492A Expired - Fee Related JP2597396B2 (ja) 1988-12-21 1988-12-21 シリコーンゴム膜のパターン形成方法

Country Status (3)

Country Link
US (1) US4988403A (ja)
JP (1) JP2597396B2 (ja)
CA (1) CA2006175C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258770A (ja) * 2010-06-09 2011-12-22 Sumitomo Electric Ind Ltd 積層樹脂膜の形成方法及び半導体デバイスの製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59009067D1 (de) * 1990-04-27 1995-06-14 Siemens Ag Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern.
JPH04261049A (ja) * 1991-01-31 1992-09-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5450286A (en) * 1992-12-04 1995-09-12 Parlex Corporation Printed circuit having a dielectric covercoat
SE9502258D0 (sv) * 1995-06-21 1995-06-21 Pharmacia Biotech Ab Method for the manufacture of a membrane-containing microstructure
FR2750250B1 (fr) * 1996-06-20 1998-08-21 Solaic Sa Procede de protection d'une galette de circuits integres, et galette de circuits integres obtenue
US20040102022A1 (en) * 2002-11-22 2004-05-27 Tongbi Jiang Methods of fabricating integrated circuitry

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61190947A (ja) * 1985-02-19 1986-08-25 Toshiba Corp 微細パタ−ンの形成方法
JPS61222179A (ja) * 1985-03-27 1986-10-02 Nec Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3833436A (en) * 1972-09-05 1974-09-03 Buckbee Mears Co Etching of polyimide films
US4119483A (en) * 1974-07-30 1978-10-10 U.S. Philips Corporation Method of structuring thin layers
US4218283A (en) * 1974-08-23 1980-08-19 Hitachi, Ltd. Method for fabricating semiconductor device and etchant for polymer resin
JPS57149734A (en) * 1981-03-12 1982-09-16 Anelva Corp Plasma applying working device
JPS6020919B2 (ja) * 1981-09-18 1985-05-24 住友電気工業株式会社 印刷配線板の製造方法
JPS61175919A (ja) * 1985-01-29 1986-08-07 Sharp Corp 薄膜磁気ヘツドの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61190947A (ja) * 1985-02-19 1986-08-25 Toshiba Corp 微細パタ−ンの形成方法
JPS61222179A (ja) * 1985-03-27 1986-10-02 Nec Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258770A (ja) * 2010-06-09 2011-12-22 Sumitomo Electric Ind Ltd 積層樹脂膜の形成方法及び半導体デバイスの製造方法

Also Published As

Publication number Publication date
CA2006175A1 (en) 1990-06-21
CA2006175C (en) 1993-06-15
US4988403A (en) 1991-01-29
JP2597396B2 (ja) 1997-04-02

Similar Documents

Publication Publication Date Title
US6383952B1 (en) RELACS process to double the frequency or pitch of small feature formation
US4430365A (en) Method for forming conductive lines and vias
US5118584A (en) Method of producing microbump circuits for flip chip mounting
JPH07321345A (ja) マイクロメカニズム構造体を形成する方法
JPH02168619A (ja) シリコーンゴム膜のパターン形成方法
US6348414B1 (en) Method for forming fine metal patterns by using damascene technique
JP2580681B2 (ja) 半導体装置の製造方法
JPH04282831A (ja) 半導体装置の製造方法
KR100237671B1 (ko) 반도체 장치 제조방법
KR960013140B1 (ko) 반도체 소자의 제조 방법
JPH0294439A (ja) 半導体装置の製造方法
KR970003730B1 (ko) 반도체 장치 및 그의 제조방법
JP2005302816A (ja) 半導体装置及びその製造方法
JPH04279031A (ja) 半導体装置の製造方法
JPS61124145A (ja) 半導体装置の製造方法
JPH0269934A (ja) 半導体装置の製造方法
JPH0314260A (ja) 半導体装置の製造方法
JPS596560A (ja) 半導体装置の製造方法
JPH0613385A (ja) 突起電極の製造方法
JPS6030100B2 (ja) パタ−ン形成方法
JPS62194629A (ja) 半導体装置およびその製造方法
JP2001223210A (ja) 半導体装置の製造方法
JPS5893330A (ja) 半導体装置の製造方法
JPS63151023A (ja) 微小開口パタ−ン形成方法
JPH02267967A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees