JPS61190947A - 微細パタ−ンの形成方法 - Google Patents

微細パタ−ンの形成方法

Info

Publication number
JPS61190947A
JPS61190947A JP3109685A JP3109685A JPS61190947A JP S61190947 A JPS61190947 A JP S61190947A JP 3109685 A JP3109685 A JP 3109685A JP 3109685 A JP3109685 A JP 3109685A JP S61190947 A JPS61190947 A JP S61190947A
Authority
JP
Japan
Prior art keywords
pattern
forming
resist
layer
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3109685A
Other languages
English (en)
Inventor
Yoshihide Kato
加藤 芳秀
Takashi Suzuki
隆 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3109685A priority Critical patent/JPS61190947A/ja
Publication of JPS61190947A publication Critical patent/JPS61190947A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、微細パターンの形成方法に係り、特に、高精
度の微細パターンを形成する方法に関する。
〔技術的背景およびその問題点〕
半導体技術の進歩と共に、超LSIをはじめ、半導体装
置の高集積化か進められてきており、高精度の微細パタ
ーン形成技術が要求されている。
このような状況の中で、最小寸法の微細化への進展も著
しく、所謂サブミクロンデバイスの研究も近年多くの研
究者等によって行なわれている。従って、微細加工技術
(リングラフィ技術)のサブミクロンパターン対応が急
務となっている。
なかでも、近年広く使用されている反応性イオンエツチ
ング(RIE)技術は、サブミクロン領域においては必
須の技術と考えられており、反応性イオンエツチング時
のマスク材となるレジストパターンの耐ドライエツチン
グ性は、高解像性、高感度と共に重視されるようになっ
てきている。
サブミクロン領域のリングラフィ技術として、i1Jス
テッパや、X線転写技術が鋭意研究されているか、当面
使用可能な方法として電子ビーム直接描画技術への期待
は太きい。ところが、この電子ビーム描画技術で使用さ
れる感電子レジストは、ポジ型の場合には、高解像性を
有するものの耐ドライエツチング性が劣り、−万ネガ型
の場合には、感度、耐ドライエツチング性は優れている
ものの、膨潤現象による解像性の低下が著しいことが知
られている。この為、所謂電子線による近接効果や、下
地段差の問題への対策も兼ねて、第2図に示す様な多層
レジスト法が提案されている。この方法では、例えば第
2図(a)に示す如く、微細パターン形成用レジスト層
101と高耐ドライエツチング性有機膜102との間に
パターン、変換用中間層103を介在せしめた3層積層
構造のレジスト系を、被処理基板104上に順次形成し
、この後、第2図(b)〜(d)に示す如く、最上層で
ある微細パターン形成用レジスト層101から順次下層
へとパターン転写をしながらエツチングを施し【いくと
いう方法がとられることが多い。しかしながら、これら
3層の積層に際しては、各層毎に200℃付近の温度下
で1〜2時間の加熱ベーキングを必要とするため、プロ
セスに要する時間が長くなる。更に、積層せしめられる
レジスト層の数が多くなる程、各層を上層のパターンを
マスクとして反応性イオンエツチング技術で順次パター
ン変換していく回数も増え、工程が複雑となると共に各
層間でパターンを転写しながらより下層のエツチングを
行なうため、各層間のパターン変換差が生じ、このパタ
ーン変換差はパターンが微細になればなるほど、無視し
得ない影響を及ぼすことが明らかとなっている。
また各レジストの剥離方法等にも問題があり、スループ
ットを向上させることが困難であった。
〔発明の目的〕
本発明は、前記実情に鑑みてなされたもので、耐ドライ
エツチング性に優れた高精度の微細レジストパターンを
、工程数が少なく簡便に形成することを目的とする。
〔発明の概要〕
そこで、本発明では、まず、被処理基板上に高解像性、
高感度にして比較的耐ドライエツチング性の弱いレジス
トを用いて、形成すべきパターンをネガ、ポジ反転した
反転レジストパターンを形成し、次いで、この反転レジ
ストパターンを覆うに充分な比較的ドライエツチング性
の強い材料からなる被覆層を形成した後、該被覆層をエ
ツチングし、反転レジストパターンを露呈せしめ、更に
、露呈せしめられたこの反転レジストパターンを、該被
覆層が強い耐ドライエツチング性を呈するようなエツチ
ング条件下で、ドライエツチングし、該被覆層からなる
耐ドライエツチング性の強い微細パターンを形成するよ
うにしており、このパターンをマスクとしてエツチング
により微細パターンの形成がなされる。
すなわち、まず、所定波長域の電磁波もしくは所定エネ
ルギーの荷電粒子線を用いた周知のパターン形成技術を
用いて、所望のパターンをネガポジ反転した反転レジス
トパターンを形成する。
次いで、この反転レジストパターンの上層にこれを覆う
ように、比較的耐ドライエツチング性の強い材料からな
る被覆層を形成する。なお、この被覆層は、必ずしも感
光性レジスト、感電子性レジストでなくても良い。そし
て、必要に応じて、該被覆層をベーキングすることによ
り平坦化を行なう。
この後、該被覆層をエツチングすることにより、前記反
転パターンを覆っていた表層の該被覆層の1部をエツチ
ング除去し、前記反転パターンを露呈せしめる。
続い【、露呈した反転パターンを、反応性イオンエツチ
ングにより該被覆層が強い耐ドライエツチング性を示す
ような条件下でエツチング除去し、該反転レジストパタ
ーンの更に反転したパターン形状となった被覆層のパタ
ーンすなわち所望の微細(レジスト)パターンが形成さ
れることになる。
〔発明の効果〕
本発明の微細パターン形成方法を用いることにより、ポ
ジ型レジスト、ネガ型レジストそれぞれの難点と考えら
れていた耐ドライエツチング性が悪いことおよび膨潤現
象による解像性の低下を回避し、高精度でかつ耐ドライ
エツチング性の良い所望のレジストパターンを形成する
ことができる。
また、多層レジスト法の様な複雑な工程を経ることなく
形成でき、工程を大幅に簡略化することができる。
更に、近接効果あるいは、反応性イオンエツチング時に
問題となるパターン寸法の大小およヒバターンの多少に
伴う寸法変動は、ネガポジ反転過程を経ることによって
互に相殺され、寸法変動の極めて小さい微細パターンの
形成が可能となる。
〔発明の実施例〕 以下、本発明の1実施例の微細パターンの形成方法につ
いて、図面を参照しつ゛つ詳細に説明する。
第1図に)乃至(f)は、被処理基板11として、シリ
コンウェハS上にポリシリコン膜Aの形成されたものを
用い、このポリシリコン膜のパターニングを行なうに際
しての形成工程を示す図である。
まず、被処理基板上に、高解像性をもち、やや耐ドライ
エツチング性の弱いレジストとしてポリメチルメタクリ
レ−) (PMMA )を塗布する。そしてラスタ走査
型電子線描画装置を用いて加速電圧50にマ、照射量6
0μC/ctAで、所望のパターンをネガ・ポジ反転し
たパター7を該ポリメタルメタクリレートに描画し、酢
酸イソアミル(IAA)を用いて現像を行なうことによ
り、第1図(a)に示す如く、膜厚的O,Sμmの反転
レジストパターン12を形成する。この反転レジストパ
ターンはできるだけ垂直に近いプロファイルを有するよ
うにすることが望ましい。
ここで必要に応じ【、ポリメチルメタクリレートの残渣
除去のため酸素プラズマ処理を行なうようにしてもよい
続いて、第1図(b)に示す如く、この上層に、該反転
レジストパターンよりも耐ドライエツチング性に優れた
被覆層として、ポリシロキサンをスピン塗布し、膜厚約
2μmのレジスト膜を形成する。ここで、このレジスト
膜の密着性を高めるために、必要に応じて、ヘキサメチ
ルジシラザンの蒸気にさらすとよい。また、この被覆層
の膜厚は前記反転レジストパターンを埋めつくすに充分
な厚さとなるように考慮する必要がある。
この後、窒素雰囲気中において、100℃で30分間ベ
ーキング処理を行ない、第1図(c)に示す如(、前記
被覆層表面を平坦化する。このときの温度は、ポリメチ
ルメタクリレートから形成され℃いる反転レジストパタ
ーンが熱変形しないような温度とする。
そして、該反転レジストパターンの表層を覆っている被
覆層のポリシロキサンを除去すべく、エツチングガスと
して六弗化イオウ(SF6)を用い、圧力0.08 T
orr、  1).56MHz 、  100Wの高周
波(RF)パワーで約6分間、反応性イオンエツチング
を行なう。このようにして、第1図(d) K示す如く
、反転レジストパターン12が露呈した状態となる。
更に、エツチングガスとして酸素ガスを使用し、圧力0
.08 Torr、  1).56MHz、  100
 vのRFパワーで1分30秒間、反応性イオンエツチ
ングを行なうことにより、ポリメチルメタクリレートか
らなる反転レジストパターンを完全に除去する。(第1
図(e))このようにして形成された残留被覆層のパタ
ーンが所望のレジストパターンB′であるわけである。
このようKして形成されたレジストパターン1)′は、
ネガ、ポジ両方の利点のみが生かされて、高精度でかつ
耐エツチング性に優れた良好なパターンとなっている。
最後に、このレジストパターン、1)′をマスクとし、
通常のドライエツチング法によって被処理基板11表面
のポリシリコン膜Aを選択的に除去することにより、第
1図(f)に示す如く極めて高精度の所望のポリシリコ
ンパターンA′を得ることができる。
なお、上記実施例においては、被処理基板としては被加
工膜としてポリシリコン膜を具えたシリコンウェハを用
いたか、基板はもとより被加工膜についても、この他ア
ルミニウム膜等、他の膜にも、被覆層材料を適宜選択す
ることにより適用可能である。この方法は半導体基板の
みならず例えば、ガラス基板上に形成されたクロム膜を
パターニングして、フォトマスクを形成するような場合
等にも適用可能である。
また、反転レジストパターンの形成に際し【、パターニ
ングには電子線描画法を用いたが、光露光法、X#露光
法、電子線投影露光法等、他の方法を用いてもよく、レ
ジスト材料についても適宜選択可能である。ただし、高
解像度、高感度のレジストで比較的耐ドライエツチング
性か弱く、垂直レジストプロファイルの得易いレジスト
な選択するのが望ましい。
更に、被覆層に用いる材料についても、ポリ    ゛
シロキサンに限定されることなく、被加工膜のエツチン
グ条件下で十分な耐エツチング性を有すると共に、反転
レジストパターンの形成に用いられる材料に比して耐ド
ライエツチング性に優れた材料であれば良い。できれは
、酸素プラズマに対して著しい耐性を有するシリコン含
有高分子、あるいは金属アルコギサイド等が望ましく、
スピン塗布法により着膜できる材料であれば簡便で、な
お望ましい。また、この被覆層としては、感光性、感電
子性を有しない材料を用いても良いことは言うまでもな
い。加えて、この被覆層の表層のエツチング除去工程で
は、使用材料に応じて、弗素系あるいは塩素系のガスプ
ラズマ等を用いることも可能である。あるいは衣層のエ
ツチング除去工程で、ウェットエツチングを用いて反転
レジスト・パターンを露呈しても良い。
また、被加工膜のエツチングに際しては、ドライエツチ
ングに限定されることなく、ウェットエツチングによる
ことも可能である。
加えて、被覆層のパターンをレジストパターンとして用
いるのではなく、該被覆層を所望の材料で形成し、被覆
層のパターンそのものが被処理基板上で機能するような
形で用いるようにしても良い。
【図面の簡単な説明】
第1図(a)乃至(f)は、本発明実施例の微細パター
ンの形成工程を示す図、第2図(、)乃至(d)は、従
来例の微結パターンの形成工程の1部を示す図である。 S・・・シリコンウェハ、A・・・ポリシリコン膜、A
′・・・ポリシリコン膜パターン、11・・・被処理基
板、12・・・反転レジストパターン、1)・・・被覆
層、1)’・・・レジストパターン、101・・・微細
パターン形成用レジスト層、102・・・高耐エツチン
グ性有機膜、103・・・中間層、104・・・被処理
基板。 (C) (d) 第2図 (b) (d)

Claims (9)

    【特許請求の範囲】
  1. (1)被処理基板上に、形成すべきパターンをネガポジ
    反転したパターン形状を有する反転レジストパターンを
    形成する工程と、 該反転レジストパターンを被覆するように、被処理基板
    表面全体に被覆層を形成する工程と、 該被覆層の表層をエッチング除去し、前記反転レジスト
    パターンを露呈せしめる第1のエッチング工程と、 露呈せしめられた反転レジストパターンをドライエッチ
    ング法により除去し、該反転レジストパターンを更に反
    転した状態の被覆層パターンを形成する第2のエッチン
    グ工程とを含むようにしたことを特徴とする微細パター
    ンの形成方法。
  2. (2)前記第1のエッチング工程はドライエッチング工
    程であることを特徴とする特許請求の範囲第(1)項記
    載の微細パターンの形成方法。
  3. (3)前記被覆層の形成には、スピン塗布法を用いるよ
    うにしたことを特徴とする特許請求の範囲第(1)項又
    は第(2)項記載の微細パターンの形成方法。
  4. (4)前記被覆層の形成後、前記第1のエッチング工程
    に先立ち、該被覆層を加熱ベーキングする工程を含むよ
    うにしたことを特徴とする特許請求の範囲第(1)項乃
    至第(3)項のうちのいずれかに記載の微細パターンの
    形成方法。
  5. (5)前記被覆層は、シリコン含有高分子材料もしくは
    金属アルコキサイドからなることを特徴とする特許請求
    の範囲第(1)項乃至第(4)項のうちのいずれかに記
    載の微細パターンの形成方法。
  6. (6)前記被覆層は、ポリシロキサンからなることを特
    徴とする特許請求の範囲第(1)項乃至第(5)項のう
    ちのいずれかに記載の微細パターンの形成方法。
  7. (7)前記第1のエッチング工程は、弗素系もしくは塩
    素系ガスプラズマを用いたドライエッチング工程である
    ことを特徴とする特許請求の範囲第(1)項乃至第(6
    )項のうちのいずれかに記載の微細パターンの形成方法
  8. (8)前記第2のエッチング工程は、酸素ガスを用いた
    反応性イオンエッチング(RIE)工程であることを特
    徴とする特許請求の範囲第(1)項乃至第(7)項のう
    ちのいずれかに記載の微細パターンの形成方法。
  9. (9)前記被処理基板は加工されるべき被膜を有すると
    共に、前記被覆層は、該被膜との間でエッチング選択比
    を有するような材料から選択されており、前記第2のエ
    ッチング工程において形成された被覆層パターンをマス
    クとして、前記被膜をドライエッチング法により除去し
    、被膜パターンを形成するようにしたことを特徴とする
    特許請求の範囲第(1)項乃至第(8)項のうちのいず
    れかに記載の微細パターンの形成方法。
JP3109685A 1985-02-19 1985-02-19 微細パタ−ンの形成方法 Pending JPS61190947A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3109685A JPS61190947A (ja) 1985-02-19 1985-02-19 微細パタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3109685A JPS61190947A (ja) 1985-02-19 1985-02-19 微細パタ−ンの形成方法

Publications (1)

Publication Number Publication Date
JPS61190947A true JPS61190947A (ja) 1986-08-25

Family

ID=12321866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3109685A Pending JPS61190947A (ja) 1985-02-19 1985-02-19 微細パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS61190947A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02168619A (ja) * 1988-12-21 1990-06-28 Rohm Co Ltd シリコーンゴム膜のパターン形成方法
JPH077007A (ja) * 1993-06-18 1995-01-10 Rohm Co Ltd 半導体装置用基板製造方法
JP2006253245A (ja) * 2005-03-09 2006-09-21 Tokyo Electron Ltd 微細パターン形成方法
JP2006278622A (ja) * 2005-03-29 2006-10-12 Tdk Corp 凹凸パターン形成方法及び情報記録媒体の製造方法
JP2012054612A (ja) * 2004-05-21 2012-03-15 Molecular Imprints Inc 表面にリセスを形成する方法
JPWO2011021573A1 (ja) * 2009-08-17 2013-01-24 Jsr株式会社 パターン形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02168619A (ja) * 1988-12-21 1990-06-28 Rohm Co Ltd シリコーンゴム膜のパターン形成方法
JPH077007A (ja) * 1993-06-18 1995-01-10 Rohm Co Ltd 半導体装置用基板製造方法
JP2012054612A (ja) * 2004-05-21 2012-03-15 Molecular Imprints Inc 表面にリセスを形成する方法
JP2006253245A (ja) * 2005-03-09 2006-09-21 Tokyo Electron Ltd 微細パターン形成方法
JP2006278622A (ja) * 2005-03-29 2006-10-12 Tdk Corp 凹凸パターン形成方法及び情報記録媒体の製造方法
JPWO2011021573A1 (ja) * 2009-08-17 2013-01-24 Jsr株式会社 パターン形成方法

Similar Documents

Publication Publication Date Title
TWI379354B (en) Method of etching extreme ultraviolet light(euv) photomasks
JPH03114049A (ja) シリコンシャドウマスク形成方法
US6051346A (en) Process for fabricating a lithographic mask
JP2002303992A (ja) 微小構造の製造方法
JPS61190947A (ja) 微細パタ−ンの形成方法
JPH0210362A (ja) 微細パターン形成方法
JPH10275773A (ja) 短波長放射によるリソグラフィのための膜マスク
JPH0466345B2 (ja)
JPH0458167B2 (ja)
JP2874683B2 (ja) 電子ビ−ム装置用マスク及びその製造方法
JPS61190946A (ja) 微細パタ−ンの形成方法
JP3395102B2 (ja) 電子線描画用ステンシルマスク
JPH0314172B2 (ja)
JP2002303966A (ja) マスクの製造方法
JP2745988B2 (ja) フォトマスクの製造方法
JPH03257825A (ja) 半導体装置の製造方法
JPS63307739A (ja) 半導体装置の製造方法
JPS6386434A (ja) レジストパタ−ン形成方法
JPS6097357A (ja) 写真蝕刻方法
JPH04250624A (ja) パターン形成方法
JPH05281702A (ja) 位相シフトマスクの製造方法
JPH08162395A (ja) X線マスク及びその製造方法
JPH05326503A (ja) 線パターンの形成方法
JPS61294821A (ja) 微細パタン形成法
JPS5934632A (ja) X線マスクの製造方法