JPH04261049A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH04261049A
JPH04261049A JP3010908A JP1090891A JPH04261049A JP H04261049 A JPH04261049 A JP H04261049A JP 3010908 A JP3010908 A JP 3010908A JP 1090891 A JP1090891 A JP 1090891A JP H04261049 A JPH04261049 A JP H04261049A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
aluminum
stress
ladder polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3010908A
Other languages
English (en)
Inventor
Etsushi Adachi
悦志 足立
Hiroshi Adachi
足達　廣士
Hiroshi Mochizuki
望月　弘
Yuzo Kanegae
鐘ヶ江　裕三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3010908A priority Critical patent/JPH04261049A/ja
Priority to KR1019920000276A priority patent/KR950006431B1/ko
Priority to DE4202290A priority patent/DE4202290C2/de
Priority to ITMI920178A priority patent/IT1258835B/it
Priority to US07/827,220 priority patent/US5180691A/en
Publication of JPH04261049A publication Critical patent/JPH04261049A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01092—Uranium [U]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicon Polymers (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えばモールド樹脂封
止型半導体装置およびその製造方法に関するものである
。
【０００２】
【従来の技術】半導体素子の微細化に伴い、樹脂封止型
半導体装置では、封止樹脂の応力による揮発不良や素子
の誤動作が問題となり樹脂層よりなる応力緩衝膜を素子
表面に形成する方法が発明されている。この樹脂層には
従来からポリイミドが多く用いられている。図２は例え
ば特開昭５６−１１８３３４　号公報に示された半導体
装置を示す断面図であり、図において１は半導体チップ
、３は半導体チップ１上に形成したアルミ配線及びワイ
ヤボンディング用アルミ電極パッドとなるアルミニウム
膜、８はＰＳＧ膜、９はポリイミド応力緩衝保護膜であ
る。また、図３は特開昭６３−１０４４５０　号公報に
示された保護膜の窓開法を示す工程断面図であり、図に
おいて１１はシリコン基板、１２はＳｉＯ２膜、３はア
ルミ配線及びパッドとなるアルミニウム膜、４はＳｉＮ
　膜、８はＰＳＧ膜、９はポリイミド応力緩衝保護膜で
ある。
【０００３】図２に示す半導体装置はポリイミドからな
る保護膜を設けることにより、α線によるソフトエラー
を起こさず、機械的ストレスを受けても下地のＰＳＧに
クラックが生じない特徴をもつ。また、図３に示す保護
膜の窓開法では、ポリイミド膜形成前にＣＶＤ法により
ＰＳＧ膜８を形成する。そして、ポリイミド膜のエッチ
ング後に、ＨＦとＮＨ４Ｆの混合液を用いてＰＳＧ膜を
エッチ除去する。もし、ＰＳＧ膜を形成しなければ、ポ
リイミド膜をエッチングする際、エッチャントとして用
いるアルカリ溶液がアルミニウム膜３表面を浸食するた
め、アルミパッドに荒れが生じる。このアルミパッド荒
れは、Ａｕワイヤボンディング時にアルミパッドとＡｕ
ワイヤとの接合不良を引き起こし、半導体装置の信頼性
低下を招く。ＰＳＧ膜はこれを防ぐ役割を果たす。
【０００４】
【発明が解決しようとする課題】図２及び図３に示す半
導体装置には応力緩衝保護膜としてポリイミド膜が用い
られている。ポリイミド膜は硬化後膜形成時に引っ張り
応力を発生し、膜形成後に約５×１０８ｄｙｎ／ｃｍ２
の残留応力をもつ。この引っ張り応力が下層のアルミの
ストレスマイグレーションを起こすため、ポリイミド膜
形成時にアルミニウム膜にくさび状の欠損が発生し、半
導体装置の信頼性が低下するという課題があった。又、
図３に示す保護膜の窓開法ではポリイミド膜をエッチン
グする際、アルミニウム膜の荒れを防ぐため、ＰＳＧ膜
を形成しなければならず、また、アルミパット部を形成
するためには、さらに、これをエッチ除去する必要があ
り、プロセスが複雑になる課題があった。
【０００５】本発明は、かかる課題を解消するためにな
されたものであり、アルミニウム膜の欠損の発生が防止
された半導体装置を得ることを目的としており、本発明
の別の発明は、アルミ膜の欠損の発生が防止されると共
に、より容易にアルミニウム膜の荒れが防止され信頼性
の向上した半導体装置の製造方法を得ることができる。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
半導体素子およびこの半導体素子に形成した化１で示さ
れる高純度シリコーンラダーポリマーの硬化膜より成る
応力緩衝保護膜を備えたものである。
【０００７】
【化２】
【０００８】
【課題を解決するための手段】本発明の別の発明の半導
体装置の製造方法は、アルミニウム膜を形成した半導体
素子に化１で示される高純度シリコーンラダーポリマー
膜を形成し、上記アルミニウム膜を露出させるように、
芳香族系有機溶剤により上記高純度シリコーンラダーポ
リマー膜を現像し、昇温速度２０℃／ｍｉｎ以上で昇温
して硬化し、冷却速度２０℃／ｍｉｎ以上で冷却して応
力緩衝保護膜を得るものである。
【０００９】
【作用】本発明において、膜形成時にアルミニウム膜に
欠損が発生するのを防止し、かつ、アルミ膜を浸食しな
い芳香族系有機溶剤でエッチングできる、低応力・高純
度シリコーンラダーポリマー膜を応力緩衝膜に用いるこ
とで、所期目的を達成することができる。
【００１０】
【実施例】アルミニウム膜のストレスマイグレーション
に起因する欠損は、アルミニウム膜に直接インタラクト
するパッシベージョン膜（例えば図１中のＳｉＮ　膜４
）の応力によって生じることが知られている｛刊行物（
日経マイクロデバイス、５月号、３７頁、１９８７年、
および、同誌、１２月号、９２頁、１９８６年参照）｝
が、さらには、応力緩衝保護膜の形成プロセスにおいて
も欠損の発生が起きることがわかってきた。研究を重ね
た結果、膜形成時に発生する応力が３×１０８ｄｙｎ／
ｃｍ２以下である応力緩衝保護膜を用い、かつ、膜を硬
化するために熱処理する際、昇温速度、冷却速度共に２
０℃／ｍｉｎ以上にすることによって、アルミ欠損の発
生を抑制できることを見いだした。 従来、応力緩衝保護膜として用いられてきたポリイミド
膜は基板に前駆体の溶液を塗布し、熱処理することによ
り形成される。このとき、閉環反応を経るため、体積収
縮が生じ、冷却後、膜は比較的大きな引っ張り応力をも
つのに対して、式（１）に示すようなポリマーは溶液の
状態であっても分子量が大きく、基板への塗布後、熱処
理をした場合にも、末端水酸基が脱水縮合反応により硬
化するため、体積収縮はほとんどなく、冷却後の残留応
力は小さい。ところで、ストレスマイグレーションの発
生機構は、クリープ現象によるもので、アルミニウム膜
中の空孔が結晶粒界に集積してボイドを形成すると考え
られる。したがって、残留応力の小さい膜を使用し、か
つ、クリープ時間を短くすることで欠損が抑えられる。 すなわち、膜硬化時の昇温速度、冷却速度を大きくすれ
ばよい。又、応力緩衝保護膜に式（１）に示す高純度シ
リコーンラダーポリマーを用いると、ＰＳＧ膜等他の保
護膜を用いなくても保護膜のエッチングによるアルミニ
ウム膜の荒れを生じるのを防止することができる。
【００１１】本発明に係わる化１で示される高純度シリ
コーンラダーポリマーは、例えば特開平１−９２２２４
　号公報の高純度フェニルシリコーンラダーポリマーお
よびその製造法に示された方法により製造され、重量平
均分子量は１０万〜２０万のものが用いられる。１０万
未満では耐クラック性が劣り、２０万を越えるとエッチ
ングが困難となる。又、上記シリコーンラダーポリマー
は、アルカリ金属、鉄、鉛、銅およびハロゲン化水素そ
れぞれの含有量は０．１ｐｐｍ以下であり、ウラン、ト
リウムそれぞれの含有量が０．１ｐｐｂ以下の純度のも
のを用い、その内部応力は３×１０８ｄｙｎ／ｃｍ８以
下である。
【００１２】本発明の別の発明に係わる応力緩衝保護膜
を得るための上記高純度シリコーンラダーポリマーの熱
処理は、昇温速度２０℃／ｍｉｎ以上で硬化し、冷却速
度２０℃／ｍｉｎ以上で冷却することにより行なわれる
。上記昇温および冷却速度範囲以外では、アルミニウム
膜の欠損が増加する。
【００１３】本発明の実施例の半導体装置は、モールド
樹脂の応力を緩衝する応力緩衝保護膜として重量平均分
子量が１０万〜２０万の末端水酸基シリコーンラダーポ
リマーを好ましくは膜厚４μｍ〜１０μｍで、アルミニ
ウム膜を形成した半導体素子に塗布し、しかる後フォト
レジストをマスクとして芳香族系有機溶剤でエッチング
して現像し、素子のボンディングパッド部以外を覆うよ
うに形成する。そして、シリコーンラダーポリマー膜の
熱処理には予熱、徐冷のプロセスを加えないことによっ
て得られる。
【００１４】実施例１．図１は本発明の一実施例の半導
体装置の断面図であり、図において、１１は半導体基板
、１２は該半導体基板１上に形成されたＳｉＯ２膜、１
は半導体素子、３は半導体素子１上に形成されたアルミ
配線およびアルミ電極パッドとなるアルミニウム膜、４
はボンディングパッド部以外に形成されたＳｉＮ　膜、
５は該ＳｉＮ　膜４上に形成され応力緩衝保護膜として
機能するシリコーンラダーポリマー応力緩衝保護膜、６
は上記アルミ配線３に接続されたボンディングワイヤ、
７は全体を封止するモールド樹脂である。上記シリコー
ンラダーポリマー膜の形成プロセスを説明する。重量平
均分子量が１５万である式（１）に示すシリコーンラダ
ーポリマーのアニソール溶液を２５重量％の濃度に調整
した。これをボンディングパッド部以外に形成されたＳ
ｉＮ　膜をもつ半導体素子に回転塗布し、４μｍのポリ
マー膜を形成した。これを２５０　℃で３０分間熱処理
した。室温に戻してからポジ型フォトレジストＯＦＰＲ
８００（東京応化製）を塗布し、４μｍの膜厚とした。 マスク露光後、ボンディングパッド部をアルカリ現像し
た。その後、マスクを用いず紫外線で基板を前面露光し
た。アニソール濃度が３０ｖｏｌ　％であるアニソール
／キシレン混合溶剤を用いて１分間スピン現像を行い、
ｎ−酢酸ブチルでレジスト除去後、昇温速度３５℃／ｍ
ｉｎで室温から３５０　℃に昇温し、１時間保持した後
、冷却速度３５℃／ｍｉｎで室温に戻した。このように
して、ボンディングパッド以外を覆う応力緩衝保護膜が
形成される。その後アルミ配線とリードフレーム間をワ
イヤボンディングし、封止樹脂で全体をモールドして、
図１に示す半導体装置が得られた。アルミ欠損の発生を
調べるため、シリコーンラダーポリマー膜の形成前後に
おいて、アルミ配線を顕微鏡（同一箇所を同一倍率）で
観察した。半導体素子上の中央と端、３点について調べ
たが、アルミ欠損の発生は認められなかった。
【００１５】実施例２．実施例１において、シリコーン
ラダーポリマー膜の熱硬化処理を行なう際、４℃／ｍｉ
ｎの速度で室温から３５０　℃まで昇温する他は実施例
１と同様にして本発明の他の実施例の半導体装置を得た
。実施例１と同様にアルミ欠損を調べたところ、観察箇
所３点の平均で２個あった。
【００１６】実施例３．実施例１において、シリコーン
ラダーポリマー膜の熱硬化処理を行なった後、２℃／ｍ
ｉｎの速度で室温まで徐冷する他は実施例１と同様にし
て本発明のさらに他の実施例の半導体装置を得た。実施
例１と同様にアルミ欠損を調べたところ、観察箇所３点
の平均で２個あった。
【００１７】比較例１．実施例１において、シリコーン
ラダーポリマーの代わりにポリイミドを用い、ボンディ
ングパッド部のエッチングにアルカリ溶液を用いる他は
実施例１と同様にして半導体装置を得た。エッチング部
はアルミ配線に荒れが生じたので、ボンディングパッド
以外の３点を観察し、平均を求めた。その結果、欠損数
は７個であった。
【００１８】比較例２．実施例１において、シリコーン
ラダーポリマーの代わりにポリイミドを用い、実施例１
と同様に熱硬化処理の後、２℃／ｈｒ　の速度で室温ま
で徐冷する他は、実施例１と同様にして半導体装置を得
た。 比較例１と同様エッチング部はアルミ配線に荒れが生じ
たので、比較例１と同様に欠損を調べたところ欠損数は
１１個であった。
【００１９】なお、上記実施例では高純度シリコーンラ
ダーポリマーの重量平均分子量が１５万のものを用いた
が、１２〜３万のものも同様の特性を示した。
【００２０】
【発明の効果】以上説明したとおり、本発明は半導体素
子およびこの半導体素子に形成した式（１）で示される
高純度シリコーンラダーポリマーの硬化膜より成る応力
緩衝保護膜を備えたものを用いることにより、アルミニ
ウム膜の荒れを防止し、ＰＳＧ膜などの他の保護膜を形
成する必要もなく、構成の簡略化された半導体装置を得
ることができる。
【００２１】また、本発明の別の発明は、アルミニウム
膜を形成した半導体素子に式（１）で示される高純度シ
リコンラダーポリマー膜を形成し、上記アルミニウム膜
を露出させるように、芳香族系有機溶剤により上記高純
度シリコーンラダーポリマー膜を現像し、昇温速度２０
℃／ｍｉｎ以上で昇温して硬化し、冷却速度２０℃／ｍ
ｉｎ以上で冷却して応力緩衝保護膜を得ることにより、
アルミニウム膜の欠損の発生が防止され、信頼性の向上
した半導体装置の製造方法を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例の半導体装置の断面図である
。
【図２】従来の半導体装置の断面図である。
【図３】従来の半導体装置の製造方法の工程断面図であ
る。
【符号の説明】
１　　半導体素子 ３　　アルミニウム

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　半導体素子およびこの半導体素子に形
    成した下記式（１）で示される高純度シリコーンラダー
    ポリマーの硬化膜より成る応力緩衝保護膜を備えた半導
    体装置。 【化１】
  2. 【請求項２】　　アルミニウム膜を形成した半導体素子
    に請求項１記載の式（１）で示される高純度シリコーン
    ラダーポリマー膜を形成し、上記アルミニウム膜を露出
    させるように、芳香族系有機溶剤により上記高純度シリ
    コーンラダーポリマー膜を現像し、昇温速度２０℃／ｍ
    ｉｎ　以上で昇温して硬化し、冷却速度２０℃／ｍｉｎ
    　以上で冷却して応力緩衝保護膜を得る半導体装置の製
    造方法。
JP3010908A 1991-01-31 1991-01-31 半導体装置およびその製造方法 Pending JPH04261049A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3010908A JPH04261049A (ja) 1991-01-31 1991-01-31 半導体装置およびその製造方法
KR1019920000276A KR950006431B1 (ko) 1991-01-31 1992-01-10 반도체장치 및 그의 제조방법
DE4202290A DE4202290C2 (de) 1991-01-31 1992-01-28 Halbleitereinrichtung mit Gießharzversiegelung und Verfahren zur Herstellung derselben
ITMI920178A IT1258835B (it) 1991-01-31 1992-01-30 Dispositivo a semiconduttore sigillato con resina da stampaggio e procedimento per la fabbricazione del medesimo
US07/827,220 US5180691A (en) 1991-01-31 1992-01-30 Method of manufacturing a semiconductor device sealed with molding resin employing a stress buffering film of silicone

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3010908A JPH04261049A (ja) 1991-01-31 1991-01-31 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH04261049A true JPH04261049A (ja) 1992-09-17

Family

ID=11763389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3010908A Pending JPH04261049A (ja) 1991-01-31 1991-01-31 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US5180691A (ja)
JP (1) JPH04261049A (ja)
KR (1) KR950006431B1 (ja)
DE (1) DE4202290C2 (ja)
IT (1) IT1258835B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3383329B2 (ja) * 1992-08-27 2003-03-04 株式会社東芝 半導体装置の製造方法
JP2923408B2 (ja) * 1992-12-21 1999-07-26 三菱電機株式会社 高純度シリコーンラダーポリマーの製造方法
JPH0799271A (ja) * 1993-06-16 1995-04-11 Mitsubishi Electric Corp 半導体装置
JP3214186B2 (ja) * 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
DE4432294A1 (de) * 1994-09-12 1996-03-14 Telefunken Microelectron Verfahren zur Reduzierung der Oberflächenrekombinationsgeschwindigkeit in Silizium
US5600151A (en) * 1995-02-13 1997-02-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device comprising a semiconductor substrate, an element formed thereon, and a stress-buffering film made of a silicone ladder resin
KR100216991B1 (ko) * 1996-09-11 1999-09-01 윤종용 접착층이 형성된 리드 프레임
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
EP0890981B1 (en) * 1997-07-11 2003-02-12 Robert Bosch Gmbh Enhanced underfill adhesion of flip chips
US5869219A (en) * 1997-11-05 1999-02-09 Taiwan Semiconductor Manufacturing Co. Ltd. Method for depositing a polyimide film
DE19827593A1 (de) * 1998-06-20 1999-12-23 Abb Patent Gmbh Verfahren zur Ertüchtigung von Freileitungsisolatoren
US6110815A (en) * 1998-06-23 2000-08-29 Lsi Logic Corporation Electroplating fixture for high density substrates
US6599995B2 (en) * 2001-05-01 2003-07-29 Korea Institute Of Science And Technology Polyalkylaromaticsilsesquioxane and preparation method thereof
US7091131B2 (en) * 2002-03-21 2006-08-15 Micron Technology, Inc. Method of forming integrated circuit structures in silicone ladder polymer
US20040102022A1 (en) * 2002-11-22 2004-05-27 Tongbi Jiang Methods of fabricating integrated circuitry

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL241488A (ja) * 1958-07-21 1900-01-01
US3792012A (en) * 1972-03-17 1974-02-12 Gen Electric Silicone resin useful in molding compositions
JPS5336997B2 (ja) * 1973-10-12 1978-10-05
DE2548060C2 (de) * 1975-10-27 1984-06-20 Siemens AG, 1000 Berlin und 8000 München Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JPS56118334A (en) * 1980-02-22 1981-09-17 Fujitsu Ltd Semiconductor device
JPS56150830A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device
JPH0783075B2 (ja) * 1986-03-14 1995-09-06 三菱電機株式会社 半導体装置の製造方法
JPS63104450A (ja) * 1986-10-22 1988-05-09 Hitachi Ltd 保護膜の窓開法
JPS63213347A (ja) * 1987-02-27 1988-09-06 Mitsubishi Electric Corp 半導体装置
JPH0192224A (ja) * 1987-04-20 1989-04-11 Mitsubishi Electric Corp 高純度フェニルシリコーンラダーポリマーの製造法
JPS63269554A (ja) * 1987-04-27 1988-11-07 Mitsubishi Electric Corp 半導体装置
US4827326A (en) * 1987-11-02 1989-05-02 Motorola, Inc. Integrated circuit having polyimide/metal passivation layer and method of manufacture using metal lift-off
JP2503565B2 (ja) * 1988-01-21 1996-06-05 三菱電機株式会社 半導体装置の製造方法
JP2597396B2 (ja) * 1988-12-21 1997-04-02 ローム株式会社 シリコーンゴム膜のパターン形成方法
US5081202A (en) * 1989-11-17 1992-01-14 Mitsubishi Denki Kabushiki Kaisha High purity phenyl silicone ladder polymer and method for producing the same
JP2613128B2 (ja) * 1990-10-01 1997-05-21 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
KR950006431B1 (ko) 1995-06-15
DE4202290A1 (de) 1992-08-13
ITMI920178A0 (it) 1992-01-30
KR920015495A (ko) 1992-08-27
ITMI920178A1 (it) 1993-07-30
DE4202290C2 (de) 2001-07-19
IT1258835B (it) 1996-02-29
US5180691A (en) 1993-01-19

Similar Documents

Publication Publication Date Title
JPH04261049A (ja) 半導体装置およびその製造方法
EP0026967B1 (en) A method of manufacturing a semiconductor device using a thermosetting resin film
JP2613128B2 (ja) 半導体装置
JP2773660B2 (ja) 半導体装置
JPS628035B2 (ja)
US5287003A (en) Resin-encapsulated semiconductor device having a passivation reinforcement hard polyimide film
US5013689A (en) Method of forming a passivation film
EP0275588B1 (en) Method of fabricating a semiconductor device with reduced packaging stress
US5869219A (en) Method for depositing a polyimide film
KR20020086823A (ko) 반도체장치 및 그 제조방법
JP3133130B2 (ja) 半導体デバイス
JP2001168126A (ja) 半導体装置とその製造方法
JPS59232424A (ja) 半導体装置とその製造法
JPS5932895B2 (ja) 半導体装置およびその製造方法
JP2532726B2 (ja) 半導体装置及びそれを用いたイメ―ジセンサ―
JPH0799271A (ja) 半導体装置
JPH0794639A (ja) 半導体装置及び製造方法
JPS6255696B2 (ja)
JP3515449B2 (ja) 半導体装置の製造方法
JPS59219943A (ja) 半導体装置製造方法
JPH01185925A (ja) 半導体装置
JP2649157B2 (ja) 半導体装置
JPS59191336A (ja) 半導体装置
JPH05190533A (ja) 半導体素子の表面保護膜およびその製造方法
JPH09181101A (ja) 半導体装置の製造方法