JPH0783075B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0783075B2 JPH0783075B2 JP5746886A JP5746886A JPH0783075B2 JP H0783075 B2 JPH0783075 B2 JP H0783075B2 JP 5746886 A JP5746886 A JP 5746886A JP 5746886 A JP5746886 A JP 5746886A JP H0783075 B2 JPH0783075 B2 JP H0783075B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor chip
- protective film
- semiconductor
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 68
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 title description 10
- 239000011347 resin Substances 0.000 claims description 41
- 229920005989 resin Polymers 0.000 claims description 41
- 230000001681 protective effect Effects 0.000 claims description 26
- 239000000872 buffer Substances 0.000 claims description 20
- 238000007789 sealing Methods 0.000 claims description 13
- 230000003139 buffering effect Effects 0.000 claims description 3
- 230000035882 stress Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 6
- 238000011990 functional testing Methods 0.000 description 6
- 239000012778 molding material Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000009719 polyimide resin Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/18—Circuits for erasing optically
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に関し、特に紫外線
消去型の半導体記憶装置を搭載した、１回のみ書込み可
能な半導体装置の製造方法に関するものである。
消去型の半導体記憶装置を搭載した、１回のみ書込み可
能な半導体装置の製造方法に関するものである。
第３図は紫外線消去型の半導体記憶装置を搭載した半導
体ICチップと、該半導体ICチップの組立に用いる組立部
品の一般的な構造とを示しており、図において、１は紫
外線消去型の半導体記憶装置を搭載した半導体チップ
で、その表面は最上層保護膜３により被覆されている。
この最上層保護膜３は一般に窒化シリコン，酸化窒化シ
リコン，酸化シリコン膜あるいはこれらの組合せで構成
されている。
体ICチップと、該半導体ICチップの組立に用いる組立部
品の一般的な構造とを示しており、図において、１は紫
外線消去型の半導体記憶装置を搭載した半導体チップ
で、その表面は最上層保護膜３により被覆されている。
この最上層保護膜３は一般に窒化シリコン，酸化窒化シ
リコン，酸化シリコン膜あるいはこれらの組合せで構成
されている。
2aは上記半導体チップ１の表面に形成されたワイヤボン
ディング用電極で、上記最上層保護膜３の、該電極2aに
対応する部分には電極窓2bが形成されている。また４は
上記ワイヤボンディング用電極2aとパッケージ端子（図
示せず）とを結ぶための金属ワイヤで、その一端が上記
電極窓2bを介してワイヤボンディング用電極2aに固着さ
れている。５は半導体チップ１の上方に設けられたパッ
ケージの透明窓、６は該パッケージの中空部で、一般に
不活性ガスが封入してある。
ディング用電極で、上記最上層保護膜３の、該電極2aに
対応する部分には電極窓2bが形成されている。また４は
上記ワイヤボンディング用電極2aとパッケージ端子（図
示せず）とを結ぶための金属ワイヤで、その一端が上記
電極窓2bを介してワイヤボンディング用電極2aに固着さ
れている。５は半導体チップ１の上方に設けられたパッ
ケージの透明窓、６は該パッケージの中空部で、一般に
不活性ガスが封入してある。
このような通常の紫外線消去型の記憶装置を備えた半導
体チップ１では、第３図に示すように最上層保護膜３及
び透明窓５は紫外線を透過させる材料で構成されている
ので、通常の読み出し時は透明窓５の上方にあるカバー
（図示せず）により紫外線を遮断し、一方記憶内容消去
時にはそのカバーを取り外し外部から紫外線を照射して
記憶内容を消去する。
体チップ１では、第３図に示すように最上層保護膜３及
び透明窓５は紫外線を透過させる材料で構成されている
ので、通常の読み出し時は透明窓５の上方にあるカバー
（図示せず）により紫外線を遮断し、一方記憶内容消去
時にはそのカバーを取り外し外部から紫外線を照射して
記憶内容を消去する。
以上説明した集積回路素子は、必要なときに内容の消去
書込みが繰り返し行える紫外線消去型の素子構成のもの
であるが、書込みのみで消去機能なしの素子も、上記と
同様紫外線消去型の記憶装置を搭載した半導体チップを
用いて構成することができる。
書込みが繰り返し行える紫外線消去型の素子構成のもの
であるが、書込みのみで消去機能なしの素子も、上記と
同様紫外線消去型の記憶装置を搭載した半導体チップを
用いて構成することができる。
つまりこのような消去機能なしの素子は、紫外線消去型
の記憶装置を含む半導体チップを構成部品とし、１回の
み書込み可能でその後消去できないように組立てられた
半導体素子であり、OTP（One Time Programmable;1回の
みプログラム可能）と呼ぶ。
の記憶装置を含む半導体チップを構成部品とし、１回の
み書込み可能でその後消去できないように組立てられた
半導体素子であり、OTP（One Time Programmable;1回の
みプログラム可能）と呼ぶ。
第４図は上記OTP素子の構成の概要を示しており、図
中、第３図と同一符号は同一のものを示し、７は上記半
導体チップ１を封止しているモールド材であり、このOT
P素子は第３図の透明窓を有するパッケージに比べて安
価なモールドパッケージを用いて組立てられており、第
３図の装置における中空部６はなく、パッケージのモー
ルド材７を半導体チップに直接密着させてこれを封止し
た構造となっている。
中、第３図と同一符号は同一のものを示し、７は上記半
導体チップ１を封止しているモールド材であり、このOT
P素子は第３図の透明窓を有するパッケージに比べて安
価なモールドパッケージを用いて組立てられており、第
３図の装置における中空部６はなく、パッケージのモー
ルド材７を半導体チップに直接密着させてこれを封止し
た構造となっている。
従来のOTP素子は以上のように構成されているので、安
価ではあるが、パッケージのモールド材７と半導体チッ
プ表面とが接触しているので、モールド材７による圧
力，またその充填物による半導体チップ１への局所応
力，さらには半導体チップ１とモールド材７との熱膨張
係数の差などによる熱応力により組立後に不良が発生す
るなどの欠点があった。
価ではあるが、パッケージのモールド材７と半導体チッ
プ表面とが接触しているので、モールド材７による圧
力，またその充填物による半導体チップ１への局所応
力，さらには半導体チップ１とモールド材７との熱膨張
係数の差などによる熱応力により組立後に不良が発生す
るなどの欠点があった。
またこのようなOTP素子では、樹脂封止による組立後
は、半導体チップが紫外線を透過しないモールド材７に
より被覆されてしまい、書き込んだテスト情報の、紫外
線照射による消去が不可能となるため、チップの機能試
験（チップにデータを書き込んだ後にこのデータを読み
出すことによりチップの良否を判定するテスト、以下機
能テストあるいはチップ試験と称す）は樹脂封止前に行
う必要があるが、樹脂封止前は、半導体チップ表面は最
上層保護膜３で覆われているだけであるので、この状態
で機能テストを行うと、テスト装置などからの衝撃によ
って半導体チップ表面が損傷を受ける可能性があるとい
う問題点があった。
は、半導体チップが紫外線を透過しないモールド材７に
より被覆されてしまい、書き込んだテスト情報の、紫外
線照射による消去が不可能となるため、チップの機能試
験（チップにデータを書き込んだ後にこのデータを読み
出すことによりチップの良否を判定するテスト、以下機
能テストあるいはチップ試験と称す）は樹脂封止前に行
う必要があるが、樹脂封止前は、半導体チップ表面は最
上層保護膜３で覆われているだけであるので、この状態
で機能テストを行うと、テスト装置などからの衝撃によ
って半導体チップ表面が損傷を受ける可能性があるとい
う問題点があった。
この発明は上記のような従来の問題点を解消するために
なされたもので、樹脂封止による組立前に半導体チップ
の機能テストを良好に行うことができ、しかも組立後は
半導体チップと封止樹脂との間の応力を緩和することが
できる信頼性の高い半導体装置が得られる半導体装置の
製造方法を提供することを目的としている。
なされたもので、樹脂封止による組立前に半導体チップ
の機能テストを良好に行うことができ、しかも組立後は
半導体チップと封止樹脂との間の応力を緩和することが
できる信頼性の高い半導体装置が得られる半導体装置の
製造方法を提供することを目的としている。
この発明に係る半導体装置の製造方法は、１回のみ書き
込みが可能な半導体装置の製造方法において、紫外線消
去型の半導体記憶装置を搭載した半導体チップのワイヤ
ボンディング用電極部を除く表面上に、紫外線を透過し
うる表面保護膜を形成する工程と、上記表面保護膜上の
一部または全面に、上記チップ表面に作用する外部から
の機械的応力を緩衝するとともに紫外線を透過する機能
を有する、上記表面保護膜よりその硬度が小さいバッフ
ァ樹脂層を形成する工程と、上記表面保護膜およびバッ
ファ樹脂層が形成された後の上記半導体チップに対しテ
ストを行う工程と、該テストを行った後の上記半導体チ
ップを紫外線を透過しない樹脂で封止する工程とを含む
ようにしたものである。
込みが可能な半導体装置の製造方法において、紫外線消
去型の半導体記憶装置を搭載した半導体チップのワイヤ
ボンディング用電極部を除く表面上に、紫外線を透過し
うる表面保護膜を形成する工程と、上記表面保護膜上の
一部または全面に、上記チップ表面に作用する外部から
の機械的応力を緩衝するとともに紫外線を透過する機能
を有する、上記表面保護膜よりその硬度が小さいバッフ
ァ樹脂層を形成する工程と、上記表面保護膜およびバッ
ファ樹脂層が形成された後の上記半導体チップに対しテ
ストを行う工程と、該テストを行った後の上記半導体チ
ップを紫外線を透過しない樹脂で封止する工程とを含む
ようにしたものである。
この発明においては、上述のように構成したことによ
り、封止前のチップの機能テストの際には、テスト装置
等から受ける衝撃が上記バッファ樹脂層により吸収され
ることとなり、チップ試験をチップ表面にダメージを与
えることなく良好に行うことができ、また樹脂封止後は
上記封止樹脂とチップ表面との間で生ずる機械的応力が
上記バッファ樹脂層により緩和されることとなり、樹脂
封止後の不良発生を抑えることができる半導体装置の製
造方法となる。
り、封止前のチップの機能テストの際には、テスト装置
等から受ける衝撃が上記バッファ樹脂層により吸収され
ることとなり、チップ試験をチップ表面にダメージを与
えることなく良好に行うことができ、また樹脂封止後は
上記封止樹脂とチップ表面との間で生ずる機械的応力が
上記バッファ樹脂層により緩和されることとなり、樹脂
封止後の不良発生を抑えることができる半導体装置の製
造方法となる。
以下この発明の実施例を図について説明する。
第１図は本発明の一実施例による半導体装置の製造方法
により得られた半導体装置の断面構造を示し、図におい
て、１は紫外線消去型の記憶装置を搭載した半導体チッ
プで、従来装置と同様、その表面には最上層保護膜３が
形成されており、該保護膜３のワイヤボンディング用電
極2aに対応する位置にはボンディングワイヤを接続する
ための電極窓2bが形成されている。
により得られた半導体装置の断面構造を示し、図におい
て、１は紫外線消去型の記憶装置を搭載した半導体チッ
プで、従来装置と同様、その表面には最上層保護膜３が
形成されており、該保護膜３のワイヤボンディング用電
極2aに対応する位置にはボンディングワイヤを接続する
ための電極窓2bが形成されている。
そしてこの実施例装置では、上記半導体チップ１の表面
の上記ボンディング用電極部分以外の一部には、上記チ
ップ表面に作用する外部からの機械的応力を緩衝し、か
つ紫外線を透過する機能を有する、上記最上層保護膜３
よりその硬度が小さいバッファ樹脂層８が形成されてお
り、このバッファ樹脂層８は、ボリイミド樹脂をこれが
紫外線を透過させる程度の所定の厚みに形成したポリイ
ミド樹脂膜から構成されている。
の上記ボンディング用電極部分以外の一部には、上記チ
ップ表面に作用する外部からの機械的応力を緩衝し、か
つ紫外線を透過する機能を有する、上記最上層保護膜３
よりその硬度が小さいバッファ樹脂層８が形成されてお
り、このバッファ樹脂層８は、ボリイミド樹脂をこれが
紫外線を透過させる程度の所定の厚みに形成したポリイ
ミド樹脂膜から構成されている。
次に製造方法について説明する。半導体ウェハ上に上記
半導体チップ１を複数形成した後、全面に最上層保護膜
３を形成し、該保護膜３の所定部位に電極窓2aを形成
し、その後回転塗布により所定厚さの紫外線透過型ポリ
イミド樹脂をウェハ上に均一に形成する。続いて写真製
版装置により上記ポリイミド樹脂を所望のパターンにパ
ターニングして上記バッファ樹脂層８を形成する。
半導体チップ１を複数形成した後、全面に最上層保護膜
３を形成し、該保護膜３の所定部位に電極窓2aを形成
し、その後回転塗布により所定厚さの紫外線透過型ポリ
イミド樹脂をウェハ上に均一に形成する。続いて写真製
版装置により上記ポリイミド樹脂を所望のパターンにパ
ターニングして上記バッファ樹脂層８を形成する。
そして上記半導体チップ毎のチップ試験を行い、該チッ
プ１に紫外線を照射してテスト用の記憶情報を消去し、
その後は通常の工程を経て全体をモードル材７により封
止して半導体チップ１の組立を完了する。
プ１に紫外線を照射してテスト用の記憶情報を消去し、
その後は通常の工程を経て全体をモードル材７により封
止して半導体チップ１の組立を完了する。
次に作用効果について説明する。
この実施例装置では紫外線消去型半導体記憶装置を搭載
した半導体チップ１を、その表面のほぼ全面に形成され
た最上層保護膜３に加えて、該保護膜３上の一部又は全
面に形成され、上記最上層保護膜３より硬度が小さい紫
外線透過型の樹脂からなるバッファ樹脂層８を有する構
造としたので、封止前のチップの機能テストの際には、
テスト装置等から受ける衝撃が上記バッファ樹脂層によ
り吸収されることとなり、チップ試験をチップ表面にダ
メージを与えることなく良好に行うことができ、また上
記樹脂８が紫外線透過型であるため、チップ試験時に書
き込んだ情報を紫外線の照射により消去することができ
る。
した半導体チップ１を、その表面のほぼ全面に形成され
た最上層保護膜３に加えて、該保護膜３上の一部又は全
面に形成され、上記最上層保護膜３より硬度が小さい紫
外線透過型の樹脂からなるバッファ樹脂層８を有する構
造としたので、封止前のチップの機能テストの際には、
テスト装置等から受ける衝撃が上記バッファ樹脂層によ
り吸収されることとなり、チップ試験をチップ表面にダ
メージを与えることなく良好に行うことができ、また上
記樹脂８が紫外線透過型であるため、チップ試験時に書
き込んだ情報を紫外線の照射により消去することができ
る。
また組立後の樹脂封止状態では、上記バッファ樹脂層８
が半導体チップ１とモールド材７との間に生ずる局所応
力等を緩衝することとなる。このため従来モールドパッ
ケージ組立直後モールド材７と半導体チップ１との間に
生ずる応力やモールド材の充填物による局所応力等に起
因して発生していた不良の半導体チップをなくすことが
できると同時に、モールドパッケージ製品の耐湿性も向
上できる。
が半導体チップ１とモールド材７との間に生ずる局所応
力等を緩衝することとなる。このため従来モールドパッ
ケージ組立直後モールド材７と半導体チップ１との間に
生ずる応力やモールド材の充填物による局所応力等に起
因して発生していた不良の半導体チップをなくすことが
できると同時に、モールドパッケージ製品の耐湿性も向
上できる。
この結果樹脂封止による組立前にチップ試験が可能であ
り、また樹脂封止後の不良発生のない信頼性の高い半導
体装置を安価に提供することができる。
り、また樹脂封止後の不良発生のない信頼性の高い半導
体装置を安価に提供することができる。
なお、上記実施例では半導体チップ１の表面の電極窓2b
以外の部分の一部をバッファ樹脂層８で被覆したものを
示したが、第２図に示すように上記電極窓2b以外の部分
をすべて上記バッファ樹脂層８で被覆してもよく、この
場合も上記実施例と同様の効果がある。
以外の部分の一部をバッファ樹脂層８で被覆したものを
示したが、第２図に示すように上記電極窓2b以外の部分
をすべて上記バッファ樹脂層８で被覆してもよく、この
場合も上記実施例と同様の効果がある。
また上記実施例ではバッファ樹脂層８として、紫外線透
過可能に構成したポリイミド樹脂膜を用いたが、これは
最上層保護膜３より硬度が小さく、かつ紫外線を透過さ
せる樹脂であればどのようなものでもよい。
過可能に構成したポリイミド樹脂膜を用いたが、これは
最上層保護膜３より硬度が小さく、かつ紫外線を透過さ
せる樹脂であればどのようなものでもよい。
さらに上記実施例では、ポリイミド樹脂のパターンニン
グを写真製版装置により行う方法について示したが、上
記パターニングは、膜厚が均一な所望パターンの紫外線
透過型樹脂膜が形成される方法であればどのような方法
でもよい。
グを写真製版装置により行う方法について示したが、上
記パターニングは、膜厚が均一な所望パターンの紫外線
透過型樹脂膜が形成される方法であればどのような方法
でもよい。
以上のように、この発明に係る半導体装置の製造方法に
よれば、１回のみ書き込みが可能な半導体装置の製造方
法において、紫外線消去型の半導体記憶装置を搭載した
半導体チップのワイヤボンディング用電極部を除く表面
上に、紫外線を透過しうる表面保護膜を形成する工程
と、上記表面保護膜上の一部または全面に、上記チップ
表面に作用する外部からの機械的応力を緩衝するととも
に紫外線を透過する機能を有する、上記表面保護膜より
その硬度が小さいバッファ樹脂層を形成する工程と、上
記表面保護膜およびバッファ樹脂層が形成された後の上
記半導体チップに対しテストを行う工程と、該テストを
行った後の上記半導体チップを紫外線を透過しない樹脂
で封止する工程とを含むようにしたので、封止前のチッ
プの機能テストを、テスト装置等から受ける衝撃による
チップ表面での損傷の発生を招くことなく良好に行うこ
とができ、また樹脂封止後は上記封止樹脂とチップ表面
との間で生ずる機械的応力を低減して、樹脂封止後の不
良発生を抑えることができ、この結果樹脂封止前のチッ
プ試験が可能で、しかも樹脂封止後の不良発生のない信
頼性の高い半導体装置を安価に提供することができる、
半導体装置の製造方法が得られる効果がある。
よれば、１回のみ書き込みが可能な半導体装置の製造方
法において、紫外線消去型の半導体記憶装置を搭載した
半導体チップのワイヤボンディング用電極部を除く表面
上に、紫外線を透過しうる表面保護膜を形成する工程
と、上記表面保護膜上の一部または全面に、上記チップ
表面に作用する外部からの機械的応力を緩衝するととも
に紫外線を透過する機能を有する、上記表面保護膜より
その硬度が小さいバッファ樹脂層を形成する工程と、上
記表面保護膜およびバッファ樹脂層が形成された後の上
記半導体チップに対しテストを行う工程と、該テストを
行った後の上記半導体チップを紫外線を透過しない樹脂
で封止する工程とを含むようにしたので、封止前のチッ
プの機能テストを、テスト装置等から受ける衝撃による
チップ表面での損傷の発生を招くことなく良好に行うこ
とができ、また樹脂封止後は上記封止樹脂とチップ表面
との間で生ずる機械的応力を低減して、樹脂封止後の不
良発生を抑えることができ、この結果樹脂封止前のチッ
プ試験が可能で、しかも樹脂封止後の不良発生のない信
頼性の高い半導体装置を安価に提供することができる、
半導体装置の製造方法が得られる効果がある。
第１図はこの発明の一実施例による半導体装置の製造方
法により得られた半導体装置を示す断面図、第２図は他
のこの発明の他の実施例による半導体装置の製造方法に
より得られた半導体装置を示す断面図、第３図は従来の
繰り返し消去可能なタイプの紫外線消去型半導体装置の
組立状態の断面構造を示す模式図、第４図は従来のOTP
装置の組立状態の断面構造を示す模式図である。 １……半導体チップ、2a……ワイヤボンディング用電
極、2b……電極窓、３……最上層保護膜、４……金属ワ
イヤ、７……モールド材、８……バッファ樹脂層。 なお図中同一符号は同一又は相当部分を示す。
法により得られた半導体装置を示す断面図、第２図は他
のこの発明の他の実施例による半導体装置の製造方法に
より得られた半導体装置を示す断面図、第３図は従来の
繰り返し消去可能なタイプの紫外線消去型半導体装置の
組立状態の断面構造を示す模式図、第４図は従来のOTP
装置の組立状態の断面構造を示す模式図である。 １……半導体チップ、2a……ワイヤボンディング用電
極、2b……電極窓、３……最上層保護膜、４……金属ワ
イヤ、７……モールド材、８……バッファ樹脂層。 なお図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】１回のみ書き込みが可能な半導体装置の製
造方法において、 紫外線消去型の半導体記憶装置を搭載した半導体チップ
のワイヤボンディング用電極部を除く表面上に、紫外線
を透過しうる表面保護膜を形成する工程と、 上記表面保護膜上の一部または全面に、上記チップ表面
に作用する外部からの機械的応力を緩衝するとともに紫
外線を透過する機能を有する、上記表面保護膜よりその
硬度が小さいバッファ樹脂層を形成する工程と、 上記表面保護膜およびバッファ樹脂層が形成された後の
上記半導体チップに対しテストを行う工程と、 該テストを行った後の上記半導体チップを紫外線を透過
しない樹脂で封止する工程とを含むことを特徴とする半
導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5746886A JPH0783075B2 (ja) | 1986-03-14 | 1986-03-14 | 半導体装置の製造方法 |
| KR1019860009524A KR900007758B1 (ko) | 1986-03-14 | 1986-11-12 | 반도체 장치 |
| US07/025,824 US4853761A (en) | 1986-03-14 | 1987-03-13 | Semiconductor device |
| GB8706061A GB2189646B (en) | 1986-03-14 | 1987-03-13 | A semiconductor device comprising erasable memory |
| DE19873708251 DE3708251A1 (de) | 1986-03-14 | 1987-03-13 | Halbleiterbauelement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5746886A JPH0783075B2 (ja) | 1986-03-14 | 1986-03-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62214649A JPS62214649A (ja) | 1987-09-21 |
| JPH0783075B2 true JPH0783075B2 (ja) | 1995-09-06 |
Family
ID=13056518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5746886A Expired - Lifetime JPH0783075B2 (ja) | 1986-03-14 | 1986-03-14 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4853761A (ja) |
| JP (1) | JPH0783075B2 (ja) |
| KR (1) | KR900007758B1 (ja) |
| DE (1) | DE3708251A1 (ja) |
| GB (1) | GB2189646B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5171716A (en) * | 1986-12-19 | 1992-12-15 | North American Philips Corp. | Method of manufacturing semiconductor device with reduced packaging stress |
| US5045918A (en) * | 1986-12-19 | 1991-09-03 | North American Philips Corp. | Semiconductor device with reduced packaging stress |
| JPH02105418A (ja) * | 1988-10-14 | 1990-04-18 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
| JPH04261049A (ja) * | 1991-01-31 | 1992-09-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP5147249B2 (ja) * | 2007-01-31 | 2013-02-20 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3622419A (en) * | 1969-10-08 | 1971-11-23 | Motorola Inc | Method of packaging an optoelectrical device |
| US4001872A (en) * | 1973-09-28 | 1977-01-04 | Rca Corporation | High-reliability plastic-packaged semiconductor device |
| JPS55156343A (en) * | 1979-05-25 | 1980-12-05 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS56137658A (en) * | 1980-03-31 | 1981-10-27 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device |
| JPS5763831A (en) * | 1980-10-06 | 1982-04-17 | Nec Corp | Semiconductor device |
| DE3125284A1 (de) * | 1981-06-26 | 1983-01-13 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von bauelementen aus halbleiterscheiben |
| US4460915A (en) * | 1981-12-28 | 1984-07-17 | Intel Corporation | Plastic package for radiation sensitive semiconductor devices |
| JPS58126645A (ja) * | 1982-01-22 | 1983-07-28 | Toshiba Corp | 偏向ヨ−ク装置 |
| US4574465A (en) * | 1982-04-13 | 1986-03-11 | Texas Instruments Incorporated | Differing field oxide thicknesses in dynamic memory device |
| JPS58182837A (ja) * | 1982-04-21 | 1983-10-25 | Hitachi Ltd | 樹脂封止半導体装置の製造方法 |
| JPS59110174A (ja) * | 1982-12-15 | 1984-06-26 | Hitachi Ltd | 固体撮像装置 |
| JPS6083351A (ja) * | 1983-10-14 | 1985-05-11 | Oki Electric Ind Co Ltd | Ｅｐｒｏｍ装置 |
| JPS6083337A (ja) * | 1983-10-14 | 1985-05-11 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6083338A (ja) * | 1983-10-14 | 1985-05-11 | Oki Electric Ind Co Ltd | Ｅｐｒｏｍ装置の製造方法 |
-
1986
- 1986-03-14 JP JP5746886A patent/JPH0783075B2/ja not_active Expired - Lifetime
- 1986-11-12 KR KR1019860009524A patent/KR900007758B1/ko not_active IP Right Cessation
-
1987
- 1987-03-13 GB GB8706061A patent/GB2189646B/en not_active Expired - Fee Related
- 1987-03-13 DE DE19873708251 patent/DE3708251A1/de active Granted
- 1987-03-13 US US07/025,824 patent/US4853761A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR870009468A (ko) | 1987-10-27 |
| JPS62214649A (ja) | 1987-09-21 |
| GB8706061D0 (en) | 1987-04-15 |
| GB2189646A (en) | 1987-10-28 |
| US4853761A (en) | 1989-08-01 |
| DE3708251A1 (de) | 1987-09-17 |
| KR900007758B1 (ko) | 1990-10-19 |
| DE3708251C2 (ja) | 1992-06-04 |
| GB2189646B (en) | 1990-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0783075B2 (ja) | 半導体装置の製造方法 | |
| US4460915A (en) | Plastic package for radiation sensitive semiconductor devices | |
| KR100260561B1 (ko) | 반도체 장치의 보호막 제조방법 | |
| KR100366932B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JP2830067B2 (ja) | 半導体装置の製造方法 | |
| JPS61168944A (ja) | 半導体装置及びその製造方法 | |
| US20060245230A1 (en) | Memory module and method for operating a memory module | |
| JPS62241358A (ja) | ワンタイムプログラム型半導体装置 | |
| JP2576496B2 (ja) | 半導体記憶装置 | |
| JP3751731B2 (ja) | 半導体装置の製造方法 | |
| JPH03266455A (ja) | 半導体メモリ装置 | |
| JPH0461136A (ja) | 不揮発性半導体装置 | |
| JP2535890B2 (ja) | 半導体装置の製造方法 | |
| JP2785722B2 (ja) | 樹脂封止型半導体装置 | |
| JPS634713B2 (ja) | ||
| JPH01145869A (ja) | 冗長回路付きｕｖｅｐｒｏｍの製造方法 | |
| JPH09298249A (ja) | 半導体装置 | |
| JPS63310142A (ja) | 半導体記憶装置 | |
| JPS6164129A (ja) | 樹脂封止型半導体装置 | |
| JPH05259320A (ja) | 紫外線消去型ｐｒｏｍ装置 | |
| JPH0582679A (ja) | 樹脂封止型半導体装置 | |
| KR19990069280A (ko) | 반도체 장치의 보호막 제조방법 | |
| JPS61251048A (ja) | Ｅｐｒｏｍの製造方法 | |
| JP2783045B2 (ja) | 紫外線消去型不揮発性半導体記憶装置 | |
| JPH04254357A (ja) | 紫外線消去型メモリ集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |