JPS634713B2 - - Google Patents
Info
- Publication number
- JPS634713B2 JPS634713B2 JP56075911A JP7591181A JPS634713B2 JP S634713 B2 JPS634713 B2 JP S634713B2 JP 56075911 A JP56075911 A JP 56075911A JP 7591181 A JP7591181 A JP 7591181A JP S634713 B2 JPS634713 B2 JP S634713B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- bonding pad
- protective film
- photoresist
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 22
- 230000005260 alpha ray Effects 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000009719 polyimide resin Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【発明の詳細な説明】
本発明は半導体集積回路、特にダイナミツクメ
モリ等の半導体集積回路に関するものである。
モリ等の半導体集積回路に関するものである。
半導体素子にα線が照射されると、半導体中で
電子が励起され、その電荷によりソフト・エラー
と呼ばれる誤動作を生じることが知られている。
このような誤動作を防止するため半導体表面に高
純度材料から成るα線遮蔽体を、パツケージに封
止する際に滴下し硬化させることにより形成（以
下ポツテイング法と称す。）したり、フオト・レ
ジストの塗布に一般に用いられているように半導
体素子を形成したシリコンウエハー上に前記α線
遮蔽体を滴下し、前記ウエハーを回転させること
によりα線遮蔽膜を形成し、通常のフオト・レジ
スト工程を用いて電極部分の前記α線遮蔽体を除
去することにより形成（以下パターニング法と称
す）したりする方法が提案されている。
電子が励起され、その電荷によりソフト・エラー
と呼ばれる誤動作を生じることが知られている。
このような誤動作を防止するため半導体表面に高
純度材料から成るα線遮蔽体を、パツケージに封
止する際に滴下し硬化させることにより形成（以
下ポツテイング法と称す。）したり、フオト・レ
ジストの塗布に一般に用いられているように半導
体素子を形成したシリコンウエハー上に前記α線
遮蔽体を滴下し、前記ウエハーを回転させること
によりα線遮蔽膜を形成し、通常のフオト・レジ
スト工程を用いて電極部分の前記α線遮蔽体を除
去することにより形成（以下パターニング法と称
す）したりする方法が提案されている。
しかしながら、ポツテイング法では、特に樹脂
により半導体素子を封止する場合、α線遮蔽体と
シリコン及び封止樹脂との膨張率の差により、ボ
ンデイングワイヤとボンデイングパツド（電極）
との接触が不良になる欠点があつた。また、パタ
ーニング法においてはフオト・レジストによる選
択的エツチングを行う際に硬化時の収縮の応力が
開放される為に、第１図ｂのようなひび割れを生
じ、α線遮蔽膜の一部がはがれることがあり、製
造工程の歩留を著しく低下させたり、半導体素子
の信頼性を低下させたりする欠点があつた。
により半導体素子を封止する場合、α線遮蔽体と
シリコン及び封止樹脂との膨張率の差により、ボ
ンデイングワイヤとボンデイングパツド（電極）
との接触が不良になる欠点があつた。また、パタ
ーニング法においてはフオト・レジストによる選
択的エツチングを行う際に硬化時の収縮の応力が
開放される為に、第１図ｂのようなひび割れを生
じ、α線遮蔽膜の一部がはがれることがあり、製
造工程の歩留を著しく低下させたり、半導体素子
の信頼性を低下させたりする欠点があつた。
そこで前記のひび割れ部分を調査したところ、
すべて内角が180度以上の角の部分で発生してい
ることがわかつた。また、α線遮蔽体を塗布して
硬化させる際に収縮が生じてウエハーが反ること
があり、その応力は４Kg／mm2にもなることがわか
つた。この応力の為に、フオト・レジストを用い
た選択的エツチングの際に応力の集中しやすい形
状になる前記部分で、選択的エツチングが終了し
てウエハー上の応力が各チツプに分散されること
により解放される前に、前記のひび割れが生じて
しまうことがわかつた。また、選択的エツチング
が終了した後では、前記のひび割れが生じたり、
進行したりすることがないことも確認した。
すべて内角が180度以上の角の部分で発生してい
ることがわかつた。また、α線遮蔽体を塗布して
硬化させる際に収縮が生じてウエハーが反ること
があり、その応力は４Kg／mm2にもなることがわか
つた。この応力の為に、フオト・レジストを用い
た選択的エツチングの際に応力の集中しやすい形
状になる前記部分で、選択的エツチングが終了し
てウエハー上の応力が各チツプに分散されること
により解放される前に、前記のひび割れが生じて
しまうことがわかつた。また、選択的エツチング
が終了した後では、前記のひび割れが生じたり、
進行したりすることがないことも確認した。
本発明の目的は前記の欠点を伴うことなくα線
による誤動作を防止した半導体集積回路を提供す
ることである。
による誤動作を防止した半導体集積回路を提供す
ることである。
本発明の特徴は半導体表面にα線対策用保護膜
たとえばポリイミド樹脂膜を有する半導体装置に
おいて、前記半導体表面の活性領域上に設置され
た保誤膜の平面形状は、すべての内角が180度未
満の多角形であるか、もしくは、その内角の一部
または全部を円弧でおきかえた形状であることを
特徴とする半導体集積回路である。
たとえばポリイミド樹脂膜を有する半導体装置に
おいて、前記半導体表面の活性領域上に設置され
た保誤膜の平面形状は、すべての内角が180度未
満の多角形であるか、もしくは、その内角の一部
または全部を円弧でおきかえた形状であることを
特徴とする半導体集積回路である。
すなわち、従来第１図ａの３の平面形状をして
いたα線遮蔽膜を第２図の１０の様に全部の内角
が180度未満であるような多角形に変更したとこ
ろにある。第１図ａ及び第２図において１―ａ〜
ｌ及び８―ａ〜ｌはボンデイング・パツド（電
極）であり、２及び９は半導体チツプであり３及
び１０はα線遮蔽膜である。ボンデイング・パツ
ド周辺には入出力保護回路及び入出力回路がある
が、これらは外部と電気的接続をする為にチツプ
内部に比べて大きな電流や電圧を使用するように
設計されており、α線の照射によつて生成した電
荷の為に誤動作する確率は無視できる。そこで第
２図の１０のような形状にすることが可能であ
り、第２図の１０の様な形状にすることにより、
硬化収縮の際の応力が一点に集中することがなく
なる為、従来技術の第１図ａのＡの部分を拡大し
て示した第１図ｂの４―ａ，４―ｂの様なひび割
れを防止することが可能となり、信頼性及び歩留
の大幅な向上をはかることができる。そして第２
図ａの部分Ｂを拡大して示した第２図ｂの点線の
ように内角の一部もしくは全部を円弧でおきかえ
てもよい。
いたα線遮蔽膜を第２図の１０の様に全部の内角
が180度未満であるような多角形に変更したとこ
ろにある。第１図ａ及び第２図において１―ａ〜
ｌ及び８―ａ〜ｌはボンデイング・パツド（電
極）であり、２及び９は半導体チツプであり３及
び１０はα線遮蔽膜である。ボンデイング・パツ
ド周辺には入出力保護回路及び入出力回路がある
が、これらは外部と電気的接続をする為にチツプ
内部に比べて大きな電流や電圧を使用するように
設計されており、α線の照射によつて生成した電
荷の為に誤動作する確率は無視できる。そこで第
２図の１０のような形状にすることが可能であ
り、第２図の１０の様な形状にすることにより、
硬化収縮の際の応力が一点に集中することがなく
なる為、従来技術の第１図ａのＡの部分を拡大し
て示した第１図ｂの４―ａ，４―ｂの様なひび割
れを防止することが可能となり、信頼性及び歩留
の大幅な向上をはかることができる。そして第２
図ａの部分Ｂを拡大して示した第２図ｂの点線の
ように内角の一部もしくは全部を円弧でおきかえ
てもよい。
α線遮蔽体としてはシリコン樹脂やポリイミド
樹脂等を用いることができる。
樹脂等を用いることができる。
第１図ａは従来の半導体チツプを示す平面図で
あり、第１図ｂは第１図ａの部分Ａを拡大して示
した平面図である。第２図ａは本発明の実施例を
示す平面図であり、第２図ｂは第１図ａの部分Ｂ
を拡大した平面図である。 尚、図において、１―ａ〜ｌはボンデイングパ
ツド、２は半導体チツプ、３はα線遮蔽膜、４―
ａ〜ｂはα線遮蔽膜のひび割れ、８―ａ〜ｌはボ
ンデイングパツド、９は半導体チツプ、１０はα
線遮蔽膜である。
あり、第１図ｂは第１図ａの部分Ａを拡大して示
した平面図である。第２図ａは本発明の実施例を
示す平面図であり、第２図ｂは第１図ａの部分Ｂ
を拡大した平面図である。 尚、図において、１―ａ〜ｌはボンデイングパ
ツド、２は半導体チツプ、３はα線遮蔽膜、４―
ａ〜ｂはα線遮蔽膜のひび割れ、８―ａ〜ｌはボ
ンデイングパツド、９は半導体チツプ、１０はα
線遮蔽膜である。
Claims (1)
- 【特許請求の範囲】 １ 半導体表面にフオトレジストを用いてパター
ニングされ、しかる後硬化されたα線対策用保護
膜を有する半導体装置において、前記半導体表面
のボンデイングパツドによつて取り囲まれる表面
の該ボンデイングパツドを除く部分にボンデイン
グパツドと接触しないようにフオトレジストを用
いてパターニングして形成されたα線対策用保護
膜の平面形状は内側がすべて180度未満でかつ90
度より大であるか、もしくはその内角の一部また
は全部を円弧でおきかえた形状であることを特徴
とする半導体集積回路。 ２ 前記保護膜がポリイミド樹脂であることを特
徴とする特許請求の範囲第１項記載の半導体集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7591181A JPS57190336A (en) | 1981-05-20 | 1981-05-20 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7591181A JPS57190336A (en) | 1981-05-20 | 1981-05-20 | Semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57190336A JPS57190336A (en) | 1982-11-22 |
| JPS634713B2 true JPS634713B2 (ja) | 1988-01-30 |
Family
ID=13589983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7591181A Granted JPS57190336A (en) | 1981-05-20 | 1981-05-20 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57190336A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02115713U (ja) * | 1989-03-06 | 1990-09-17 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0212950A (ja) * | 1988-06-30 | 1990-01-17 | Toshiba Corp | 半導体装置 |
| JP2016171183A (ja) * | 2015-03-12 | 2016-09-23 | 日本電信電話株式会社 | 半導体集積回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5568659A (en) * | 1978-11-20 | 1980-05-23 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| JPS55128845A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Semiconductor device |
| JPS5643614A (en) * | 1979-09-17 | 1981-04-22 | Nippon Telegr & Teleph Corp <Ntt> | Production of plug for optical fiber connector |
-
1981
- 1981-05-20 JP JP7591181A patent/JPS57190336A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5568659A (en) * | 1978-11-20 | 1980-05-23 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| JPS55128845A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Semiconductor device |
| JPS5643614A (en) * | 1979-09-17 | 1981-04-22 | Nippon Telegr & Teleph Corp <Ntt> | Production of plug for optical fiber connector |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02115713U (ja) * | 1989-03-06 | 1990-09-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57190336A (en) | 1982-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07115096A (ja) | バンプ電極 | |
| JPH01260845A (ja) | 半導体装置 | |
| US6500764B1 (en) | Method for thinning a semiconductor substrate | |
| EP0029858B1 (en) | Semiconductor device | |
| JPS5992556A (ja) | 半導体装置 | |
| JP2000228465A (ja) | 半導体装置及びその製造方法 | |
| JPS634713B2 (ja) | ||
| JPS5828860A (ja) | 半導体装置及びその製造方法 | |
| JP4746811B2 (ja) | 医用イメージング・デバイス用の封止式検出器の製造方法及び装着方法 | |
| JP2837488B2 (ja) | 半導体装置 | |
| TW591727B (en) | Method for producing a protection for chip edges and arrangement for the protection of chip edges | |
| JPS58107657A (ja) | 半導体装置 | |
| JPS55128845A (en) | Semiconductor device | |
| JPH0563112A (ja) | 半導体装置 | |
| JPS63216352A (ja) | 半導体装置の製造方法 | |
| JPS6211508B2 (ja) | ||
| JP3967293B2 (ja) | 半導体装置 | |
| JPS5891661A (ja) | 半導体集積回路の製造方法 | |
| JP4230833B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS59132636A (ja) | 半導体装置 | |
| JPS58223352A (ja) | 半導体装置 | |
| JP2664924B2 (ja) | 半導体装置の製造方法 | |
| JP2005045041A (ja) | 半導体パッケージおよびその製造方法 | |
| JPS59172750A (ja) | 半導体装置 | |
| JPH11265939A (ja) | 半導体装置およびその製造方法 |