JPS58107657A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58107657A JPS58107657A JP56206548A JP20654881A JPS58107657A JP S58107657 A JPS58107657 A JP S58107657A JP 56206548 A JP56206548 A JP 56206548A JP 20654881 A JP20654881 A JP 20654881A JP S58107657 A JPS58107657 A JP S58107657A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- resin film
- alpha particles
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置に係シ％特に半導体素子を放射線
から保躾する構造に関する。
から保躾する構造に関する。
近年、樹脂封止製半導体装置及びセラミック封止型半導
体装置において、これらの樹脂及びセラミックの封止材
料が放出するα粒子による半導体装置の誤動作が問題に
なっている。
体装置において、これらの樹脂及びセラミックの封止材
料が放出するα粒子による半導体装置の誤動作が問題に
なっている。
従来１行われている樹脂封止型半導体装置の断面図を第
１図＋りに、セラミック封止型半導体装置の断面図を第
１図（ｂ）にそれぞれ示す、すなわち。
１図＋りに、セラミック封止型半導体装置の断面図を第
１図（ｂ）にそれぞれ示す、すなわち。
樹脂封止型半導体装置第１図（ａ）は、半導体装置１ｔ
−、リードフレーム６に固定し、半導体素子の電極２．
３は、前記リードフレーム６と異なるリードフレーム７
．８に、アルミニウムなどの金属線４．５によって接続
している−０これらを樹脂９によっておおい、全体を固
定している。ま友、セラミック型半導体装置第１図（ｂ
）は、°半導体素子１ｔ−。
−、リードフレーム６に固定し、半導体素子の電極２．
３は、前記リードフレーム６と異なるリードフレーム７
．８に、アルミニウムなどの金属線４．５によって接続
している−０これらを樹脂９によっておおい、全体を固
定している。ま友、セラミック型半導体装置第１図（ｂ
）は、°半導体素子１ｔ−。
セラミック容器の空洞部内の金属薄板１２上に固定し、
半導体素子の電極２，３ｔ−それぞれリード１３．１４
に金属線４，５を用いて接続し、セラミック又は金属製
の蓋板１１で封止している。
半導体素子の電極２，３ｔ−それぞれリード１３．１４
に金属線４，５を用いて接続し、セラミック又は金属製
の蓋板１１で封止している。
こめような従来の封入方式では、樹脂及びセラミックな
どの容器の材料から放出されるα粒子は。
どの容器の材料から放出されるα粒子は。
半導体素子内に入射し、素子内に電荷を発生させる。ラ
ンダムアクセスメモリー（）ＬＡＭ）などの電荷を蓄積
して情報を保持する半導体集積回路素子ではα粒子の入
射によって発生する電荷で情報が破壊されてしまう。
ンダムアクセスメモリー（）ＬＡＭ）などの電荷を蓄積
して情報を保持する半導体集積回路素子ではα粒子の入
射によって発生する電荷で情報が破壊されてしまう。
本発明の目的は、従来の半導体装置にみられる上記の欠
点を除去した樹脂封止型半導体装置及びセラミック封止
型半導体装置を提供することにある。
点を除去した樹脂封止型半導体装置及びセラミック封止
型半導体装置を提供することにある。
上記の目的を達成するために、リング状のポリイミド樹
脂膜で囲まれたシリコーン樹脂膜を、半導体素子のα粒
子感受性の高い部分の表面に形成している。ＭＯ８型Ｒ
ＡＭを用いた場合を図を用いて説明する。ＭＯ８型ＲＡ
Ｍのα粒子感受性の高い部分はメモリセル及びセンスア
ンプかう成る回路群（第２図の１５）である、従りて、
この回路群を充分におおうように、α粒子に対する阻止
能を有するポリイミド及びシリコーンなどの樹脂膜を形
成すればよい（第２図の１６）。このとき。
脂膜で囲まれたシリコーン樹脂膜を、半導体素子のα粒
子感受性の高い部分の表面に形成している。ＭＯ８型Ｒ
ＡＭを用いた場合を図を用いて説明する。ＭＯ８型ＲＡ
Ｍのα粒子感受性の高い部分はメモリセル及びセンスア
ンプかう成る回路群（第２図の１５）である、従りて、
この回路群を充分におおうように、α粒子に対する阻止
能を有するポリイミド及びシリコーンなどの樹脂膜を形
成すればよい（第２図の１６）。このとき。
樹脂膜が半導体素子上の電極２．３に接触すると。
電極２，３とこれに接続される金属線との、電気的１機
械的接触が悪くなるので、樹脂膜は電極２゜３から離れ
ていなければならない。従って、ポリイミド樹脂を用い
る場合は、ＭＯ８型ＲＡＭの素子がウェハー状態のとき
に、ポリイミド樹脂を１１００Ｏｒｐ程度で回転塗布し
、その後に７オトレジス）ｌ用いてエツチングを行えば
、ポリイミド樹脂膜（第２図の１６）を形成することが
できる。しかし、ポリイミド樹脂の膜厚が１０即 以上
になると、ポリイミドが硬化するときの収縮によって素
子がダメージを受け、たとえばホールド時間の劣化など
を招く。一方、ポリイミド樹脂。
械的接触が悪くなるので、樹脂膜は電極２゜３から離れ
ていなければならない。従って、ポリイミド樹脂を用い
る場合は、ＭＯ８型ＲＡＭの素子がウェハー状態のとき
に、ポリイミド樹脂を１１００Ｏｒｐ程度で回転塗布し
、その後に７オトレジス）ｌ用いてエツチングを行えば
、ポリイミド樹脂膜（第２図の１６）を形成することが
できる。しかし、ポリイミド樹脂の膜厚が１０即 以上
になると、ポリイミドが硬化するときの収縮によって素
子がダメージを受け、たとえばホールド時間の劣化など
を招く。一方、ポリイミド樹脂。
シリコーン樹脂などの樹脂は、入射するα粒子の阻止の
ために２５μｍ 以上の膜厚が必要である。
ために２５μｍ 以上の膜厚が必要である。
また、シリコーン樹脂の場合には、第２図の１６のよう
なパターンの形成は行いにくい。このように、ポリイミ
ド樹脂又はシリコーン樹脂だけを用いてパターンを形成
することは、極めて困難である。そこで、数ミクロン、
す々わち１０．ｇａｎ 以下のポリイミド樹脂を、α
粒子感受性の高い領域を充分におおうように、該領域の
外側ｔ−ＩＪング状に形成する（第３図の１７）。この
のち、ポリイミド樹脂で囲まれた内側に、すなわちα粒
子感受性の高“領域ＫＶ＋）ｗ−：ｙ樹脂を滴１すｔＬ
［・８子 ］表面に入射するα粒子を阻止する
に充分な、膜厚が２５μｍ以上のシリコーン樹脂膜が形
成できる。
なパターンの形成は行いにくい。このように、ポリイミ
ド樹脂又はシリコーン樹脂だけを用いてパターンを形成
することは、極めて困難である。そこで、数ミクロン、
す々わち１０．ｇａｎ 以下のポリイミド樹脂を、α
粒子感受性の高い領域を充分におおうように、該領域の
外側ｔ−ＩＪング状に形成する（第３図の１７）。この
のち、ポリイミド樹脂で囲まれた内側に、すなわちα粒
子感受性の高“領域ＫＶ＋）ｗ−：ｙ樹脂を滴１すｔＬ
［・８子 ］表面に入射するα粒子を阻止する
に充分な、膜厚が２５μｍ以上のシリコーン樹脂膜が形
成できる。
この方法によれば、前述の如く、ポリイミド樹脂膜の〜
膜厚は薄いので素子へのダメージは無くなり。
膜厚は薄いので素子へのダメージは無くなり。
しかもシリコーン樹脂膜が２５ｔｒｍ 以上の膜厚で形
成され、さらに、シリコーン樹脂は、リング状のポリイ
ミド樹脂膜によって流出が防止できる。
成され、さらに、シリコーン樹脂は、リング状のポリイ
ミド樹脂膜によって流出が防止できる。
しかる後、モールド樹脂又はセラミック容器に実装すれ
ば、素子へのダメージのない高信頼度のＭＯ８型ＲＡＭ
が実現できる。
ば、素子へのダメージのない高信頼度のＭＯ８型ＲＡＭ
が実現できる。
第１図（１）及び第１図（ｂ）は、それぞれ従来の樹脂
封止部半導体装置及びセラミック封止型半導体装置の断
面図である。８２１ｇはＭＯ８型凡ＡＭの素子平面図、
第３図は本発明の実施例によるポリイミド樹脂膜を形成
した。ＭＯ８１１ＲＡＭの素子平面図、第４図は、第３
図に更にシリコーン樹脂を滴下したＭＯ８型１（、ＡＭ
の素子平面図で、第５図、第６図は第４図の素子を樹脂
封止及びセラミック封止した半導体装置の断面図である
。 尚、図において、ｌ・・・半導体素子 ２．３＄−＃半
導体素子上の電極、４，５・・・金属＠、 ６． ７．
８・・・リードフレーム、９、・・・封止樹脂、１０・
・・セラミック容器、１１・・・・蓋板、１２・・・金
属薄板、１３゜１４・・・リード、１５・・・半導体素
子上のα粒子感受性の高い回路群の領域、１６．１７−
・・ポリイミド樹脂膜、１８ふ・・シリコーン樹脂膜で
ある。 Ｗ−＋ 図 （ａ） （トノ 峯Ｚ瓢 寮３Ｖ を４−レ“ □□□−）を 茅９図 ’４−ｔヤ 、〜・ｊ コ
封止部半導体装置及びセラミック封止型半導体装置の断
面図である。８２１ｇはＭＯ８型凡ＡＭの素子平面図、
第３図は本発明の実施例によるポリイミド樹脂膜を形成
した。ＭＯ８１１ＲＡＭの素子平面図、第４図は、第３
図に更にシリコーン樹脂を滴下したＭＯ８型１（、ＡＭ
の素子平面図で、第５図、第６図は第４図の素子を樹脂
封止及びセラミック封止した半導体装置の断面図である
。 尚、図において、ｌ・・・半導体素子 ２．３＄−＃半
導体素子上の電極、４，５・・・金属＠、 ６． ７．
８・・・リードフレーム、９、・・・封止樹脂、１０・
・・セラミック容器、１１・・・・蓋板、１２・・・金
属薄板、１３゜１４・・・リード、１５・・・半導体素
子上のα粒子感受性の高い回路群の領域、１６．１７−
・・ポリイミド樹脂膜、１８ふ・・シリコーン樹脂膜で
ある。 Ｗ−＋ 図 （ａ） （トノ 峯Ｚ瓢 寮３Ｖ を４−レ“ □□□−）を 茅９図 ’４−ｔヤ 、〜・ｊ コ
Claims (1)
- 半導体素子表面の一部分を、第一の樹脂で囲まれた第二
の樹脂で被覆したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56206548A JPS58107657A (ja) | 1981-12-21 | 1981-12-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56206548A JPS58107657A (ja) | 1981-12-21 | 1981-12-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58107657A true JPS58107657A (ja) | 1983-06-27 |
Family
ID=16525201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56206548A Pending JPS58107657A (ja) | 1981-12-21 | 1981-12-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58107657A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4801998A (en) * | 1984-08-20 | 1989-01-31 | Oki Electric Industry Co., Ltd. | EPROM device |
| JPH0319259A (ja) * | 1989-06-15 | 1991-01-28 | Nec Corp | 半導体装置 |
| US5045918A (en) * | 1986-12-19 | 1991-09-03 | North American Philips Corp. | Semiconductor device with reduced packaging stress |
| US5171716A (en) * | 1986-12-19 | 1992-12-15 | North American Philips Corp. | Method of manufacturing semiconductor device with reduced packaging stress |
| WO2009121675A1 (de) * | 2008-04-03 | 2009-10-08 | Dr. Johannes Heidenhain Gmbh | Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung |
| CN108475645A (zh) * | 2016-01-13 | 2018-08-31 | 德克萨斯仪器股份有限公司 | 用于封装应力敏感mems的结构和方法 |
-
1981
- 1981-12-21 JP JP56206548A patent/JPS58107657A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4801998A (en) * | 1984-08-20 | 1989-01-31 | Oki Electric Industry Co., Ltd. | EPROM device |
| US5045918A (en) * | 1986-12-19 | 1991-09-03 | North American Philips Corp. | Semiconductor device with reduced packaging stress |
| US5171716A (en) * | 1986-12-19 | 1992-12-15 | North American Philips Corp. | Method of manufacturing semiconductor device with reduced packaging stress |
| JPH0319259A (ja) * | 1989-06-15 | 1991-01-28 | Nec Corp | 半導体装置 |
| WO2009121675A1 (de) * | 2008-04-03 | 2009-10-08 | Dr. Johannes Heidenhain Gmbh | Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung |
| US8957489B2 (en) | 2008-04-03 | 2015-02-17 | Dr. Johannes Heidenhain Gmbh | Component arrangement and method for producing a component arrangement |
| CN108475645A (zh) * | 2016-01-13 | 2018-08-31 | 德克萨斯仪器股份有限公司 | 用于封装应力敏感mems的结构和方法 |
| JP2019503277A (ja) * | 2016-01-13 | 2019-02-07 | 日本テキサス・インスツルメンツ株式会社 | 応力による影響を受け易いｍｅｍｓをパッケージングするための構造及び方法 |
| JP2022008991A (ja) * | 2016-01-13 | 2022-01-14 | テキサス インスツルメンツ インコーポレイテッド | 応力による影響を受け易いｍｅｍｓをパッケージングするための構造及び方法 |
| CN108475645B (zh) * | 2016-01-13 | 2023-07-18 | 德克萨斯仪器股份有限公司 | 用于封装应力敏感mems的结构和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3630447B2 (ja) | 固体撮像素子の製造方法 | |
| US4541003A (en) | Semiconductor device including an alpha-particle shield | |
| US4426657A (en) | Semiconductor device and method for producing same | |
| JPH07115096A (ja) | バンプ電極 | |
| JPS58107657A (ja) | 半導体装置 | |
| US4481526A (en) | Semiconductor device | |
| JPH0117257B2 (ja) | ||
| TWI240409B (en) | Image sensor adapted for reduced component chip scale packaging | |
| JPS628032B2 (ja) | ||
| US5264726A (en) | Chip-carrier | |
| JP3141634B2 (ja) | 半導体装置の製造方法及び樹脂封止用金型 | |
| JPS634713B2 (ja) | ||
| JPS55128845A (en) | Semiconductor device | |
| JP2837488B2 (ja) | 半導体装置 | |
| GB2189646A (en) | A semiconductor memory device | |
| JPS6136709B2 (ja) | ||
| JPS5942983B2 (ja) | 半導体装置 | |
| JPS55133557A (en) | Semiconductor device | |
| EP0472866A2 (en) | Ferroelectric device packaging techniques | |
| JPS5893359A (ja) | 半導体装置 | |
| JPS6155254B2 (ja) | ||
| JPS6211508B2 (ja) | ||
| JPS5552251A (en) | Semiconductor integrated circuit device | |
| JPS55128850A (en) | Semiconductor device | |
| JPS6229909B2 (ja) |