JP2016171183A - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP2016171183A
JP2016171183A JP2015049429A JP2015049429A JP2016171183A JP 2016171183 A JP2016171183 A JP 2016171183A JP 2015049429 A JP2015049429 A JP 2015049429A JP 2015049429 A JP2015049429 A JP 2015049429A JP 2016171183 A JP2016171183 A JP 2016171183A
Authority
JP
Japan
Prior art keywords
insulating film
integrated circuit
semiconductor integrated
surface protective
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015049429A
Other languages
English (en)
Inventor
実 井田
Minoru Ida
実 井田
賢二 栗島
Kenji Kurishima
賢二 栗島
典秀 柏尾
Norihide Kayao
典秀 柏尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2015049429A priority Critical patent/JP2016171183A/ja
Publication of JP2016171183A publication Critical patent/JP2016171183A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】一段と耐湿性を向上させた半導体集積回路を提供できるようにする。【解決手段】基板(1)上に素子が集積された半導体集積回路(20)において、前記基板(1)および前記素子の上に形成された有機絶縁膜からなる層間絶縁膜(5)と、前記層間絶縁膜(5)の上に形成された無機絶縁膜からなる表面保護膜(22)とを備え、前記層間絶縁膜(5)の外縁の二辺が出会う部分は、平面視弧状に形成されているようにする。【選択図】 図1

Description

本発明は、半導体集積回路に関し、特に、高い耐湿性が得られるように表面保護膜が形成された半導体集積回路に関する。
従来、半導体集積回路において、酸化シリコンや窒化シリコン等の無機絶縁膜が層間絶縁膜に用いられてきた。これに対して、GaAs等の化合物半導体を用いた素子が集積された高速動作可能な半導体集積回路において、配線遅延を低減する目的で、より低い誘電率を持つポリイミドやベンゾシクロブテン(BCB)といった有機絶縁膜が層間絶縁膜に用いられている(例えば、特許文献1、2を参照。)。
しかしながら、有機絶縁膜は、誘電率が低いという優れた特性を持つ反面、従来から層間絶縁膜に用いられてきた酸化シリコンや窒化シリコン等の無機絶縁膜と比較すると、吸湿性、透水性が高く、耐湿性に劣る。
このため、有機絶縁膜を層間絶縁膜に用いた化合物半導体集積回路では、セラミックパッケージのような高価な気密封止実装が用いられることになり、これが低コスト化の大きな妨げとなっていた。
近年、超高速用途の化合物半導体集積回路においても、低コスト化の要求が高まっており、安価なプラスチックパッケージを採用することが要求されている。プラスチックパッケージを用いる場合には、パッケージで気密性を確保することができないため、半導体集積回路チップ自体で耐湿性を確保することが必須となる。
このような半導体集積回路チップ自体で耐湿性を確保する従来の化合物半導体集積回路においては、化合物半導体の基板の上に、耐湿性に劣る有機絶縁膜を用いた層間絶縁膜や配線、および、ボンディングパッドが形成されている。その層間絶縁膜や配線、および、ボンディングパッドが、殆ど水分を透過することのない窒化シリコン等の無機絶縁膜を用いた表面保護膜により被覆されている。
例えば、図4に示すように、基板1の上に形成された層間絶縁膜や配線は、殆ど水分を透過することのない窒化シリコン等の無機絶縁膜を用いた表面保護膜2によって被覆されている。
表面保護膜2は、層間絶縁膜の上面と側面、および、基板1の表面の一部の上に形成されており、層間絶縁膜や配線を全て被覆している。これにより半導体集積回路10の耐湿性が確保されている(例えば、特許文献2を参照。)。また、表面保護膜2は、平面視矩形状であり、その四隅の外縁の二辺が出会う破線の円で囲まれた11は、その外縁の二辺が90度に交わる頂点を持つ角部となっている。以下、この部分11を角部11と呼ぶ。
なお、ボンディングパッド4は、ワイヤボンディングにより外部回路と接続されるため、このボンディングパッド4のパッド部分の中央部には表面保護膜2により被覆されていない露出部分が残されている。しかしながら、ボンディングパッド4については、金(Au)等の酸化されにくい金属で作製されているので、表面保護膜2により被覆されていない露出部分についてもその耐湿性は確保されている。
特開平10−22384号公報 特開2007−250814号公報
ところで、層間絶縁膜に無機絶縁膜を用いた従来の構造では、表面保護膜2の堆積により生じる残留応力は、表面保護膜2に堆積される層間絶縁膜や表面保護膜2が接触する接触面全体に分散される。
一方、層間絶縁膜に有機絶縁膜を用いた構造では、有機膜自体は無機膜と比較して容易に変形するため、無機絶縁膜の表面保護膜2の堆積により生じる残留応力は、結果的に表面保護膜2と基板1等との接触面に集中することになる。表面保護膜2と基板1とが接触している部分の中でも、特に、図4に示すように、表面保護膜2の角部11には残留応力が集中し易い。
残留応力が集中し易い角部11では、長期間使用された場合の破壊現象の一つとして、表面保護膜2の膜剥がれが生じ易くなり、その表面保護膜2が基板1から剥がれてしまうと、その角部11から水分が浸入し、半導体集積回路10自体の耐湿性が保てなくなるという問題があった。
そこで、本発明は、一段と耐湿性を向上させた半導体集積回路を提供することを目的とする。
上述したような課題を解決するために、本発明では、基板(1)上に素子が集積された半導体集積回路(20)において、前記基板(1)および前記素子の上に形成された有機絶縁膜からなる層間絶縁膜(5)と、前記層間絶縁膜(5)の上に形成された無機絶縁膜からなる表面保護膜(22)とを備え、前記表面保護膜(22)の外縁の二辺が出会う部分は、平面視弧状に形成されていることを特徴とするものである。
本発明によれば、無機絶縁膜からなる表面保護膜(22)の外縁の二辺が出会う部分が平面視弧状に形成されていることにより、表面保護膜(22)の外縁の二辺が出会う部分に残留応力が集中しなくなるので、その部分から表面保護膜(22)が剥がれることを抑制することができる。かくして、耐湿性に優れた無機絶縁膜からなる表面保護膜(22)が剥がれないため、水分の浸入を防ぎ、半導体集積回路(20)の耐湿性を確保することができる。
図1は、本発明の実施の形態における半導体集積回路をウェハ表面側から見た外観図である。 図2は、本発明の実施の形態における半導体集積回路の断面構成を示す図1におけるA−B断面図である。 図3は、本発明の実施の形態における半導体集積回路の断面構成を示す図1におけるC−D断面図である。 図4は、従来の半導体集積回路をウェハ表面側から見た外観図である。
以下、図面を参照して本発明の実施の形態について説明する。
図1乃至図3に示すように、本実施の形態に係る半導体集積回路20は、半導体の基板1の上に、ポリイミドまたはBCB(ベンゾシクロブテン)等を含む有機絶縁膜の層間絶縁膜5、金(Au)等の金属の配線7、および、ボンディングパッド4が形成されている。
基板1は、GaAs(ヒ化ガリウム)やInP(リン化インジウム)等の化合物半導体基板である。ボンディングパッド4は、配線7と接続されている。なお、配線7は、単層、2層、3層、それ以上の多層構造でもよい。
この基板1の上面や、層間絶縁膜5の上面には、平面視矩形状の無機絶縁膜からなる表面保護膜22が形成されている。表面保護膜22は、殆ど水分を透過することのない窒化シリコン等を含んでおり、図2および図3に示すように、層間絶縁膜5の上面と側面、および、基板1の表面の一部の上に形成されている。
表面保護膜22は、層間絶縁膜5、配線7を全て被覆しているが、外部回路とワイヤボンディングにより電気的に接続されるボンディングパッド4の中央部分だけには表面保護膜22が被覆されていない。すなわち、表面保護膜22は、ボンディングパッド4の外縁を被覆しているが(図3)、そのボンディングパッド4の外縁の内側にある中央部分は露出している。ただし、ボンディングパッド4は、その中央部分を含む表面が金(Au)等の酸化されにくい金属で作製されており、その耐湿性が確保されている。
このように、層間絶縁膜5は、外気に曝される部分が存在しないように、表面保護膜22で完全に隙間なく覆われ、かつ、ボンディングパッド4についても耐湿性が確保されているので、半導体集積回路20自体の耐湿性は十分に確保されている。
かかる構成に加えて、表面保護膜22の外縁の二辺が出会う破線の円で囲まれた部分23は、その外縁の二辺の出会う先が緩やかな曲線で繋がる平面視円弧状に形成されている。以下、この部分23を円弧状部23と呼ぶ。この図1では、1つの円弧状部23だけが示されている。この場合の円弧状部23は、その半径が5μm以上であることが望ましい。
これは、表面保護膜22の厚さが500nm程度の場合、円弧状部23の半径が表面保護膜22の同程度の500nm程度の場合、残留応力の分散効果は期待できないが、それよりも一桁程度大きい半径であれば、残留応力の分散効果を十分に期待できると考えられるからである。
このように半導体集積回路20は、表面保護膜22の堆積により生じる残留応力が集中し易いと考えられる表面保護膜22の外縁の二辺が出会う部分23が円弧状部23として形成されているので、表面保護膜22の堆積により生じる残留応力が円弧状部23に集中することを緩和することができる。
したがって、表面保護膜22の円弧状部23に残留応力が集中することが緩和されるため、表面保護膜22の剥がれを抑制することができる。
かくして、表面保護膜22が剥がれないため、半導体集積回路20の耐湿性を確保することができる。このため、層間絶縁膜5に有機絶縁膜を用いた半導体集積回路20において、高価なセラミックパッケージを適用することなく、安価なプラスチックパッケージの適用による低コスト化を実現することができる。
なお、上述した実施の形態においては、表面保護膜22に円弧状部23が形成されるようにした場合について述べたが、本発明はこれに限るものではなく、外縁の二辺が出会う先が緩やかな曲線で繋がる形状であれば弧状部が形成されるようにしてもよい。
さらに、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、層間絶縁膜5が1つの構造としているが、これに限るものではなく、層間絶縁膜が複数の構造としてもよい。
1……基板、2、22……表面保護膜、4……ボンディングパッド、5……層間絶縁膜、11……部分、23……円弧状部。

Claims (3)

  1. 基板上に素子が集積された半導体集積回路において、
    前記基板および前記素子の上に形成された有機絶縁膜からなる層間絶縁膜と、
    前記層間絶縁膜を被覆した状態に形成された無機絶縁膜からなる表面保護膜と
    を備え、
    前記表面保護膜の外縁の二辺が出会う部分は、平面視弧状に形成されている
    ことを特徴とする半導体集積回路。
  2. 請求項1記載の半導体集積回路において、
    前記表面保護膜は、窒化シリコンを含む
    ことを特徴とする半導体集積回路。
  3. 請求項1または2記載の半導体集積回路において、
    前記層間絶縁膜は、ベンゾシクロブテンまたはポリイミドを含む
    ことを特徴とする半導体集積回路。
JP2015049429A 2015-03-12 2015-03-12 半導体集積回路 Pending JP2016171183A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015049429A JP2016171183A (ja) 2015-03-12 2015-03-12 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015049429A JP2016171183A (ja) 2015-03-12 2015-03-12 半導体集積回路

Publications (1)

Publication Number Publication Date
JP2016171183A true JP2016171183A (ja) 2016-09-23

Family

ID=56984068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015049429A Pending JP2016171183A (ja) 2015-03-12 2015-03-12 半導体集積回路

Country Status (1)

Country Link
JP (1) JP2016171183A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018206896A (ja) * 2017-06-01 2018-12-27 日本電信電話株式会社 化合物半導体集積回路及びその作製方法
JP2019083284A (ja) * 2017-10-31 2019-05-30 日本電信電話株式会社 化合物半導体集積回路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57190336A (en) * 1981-05-20 1982-11-22 Nec Corp Semiconductor integrated circuit
JPS61128546A (ja) * 1984-11-27 1986-06-16 Toshiba Corp 半導体装置
JPH02257657A (ja) * 1989-03-30 1990-10-18 Fujitsu Ltd 半導体装置の製造方法
JP2001127024A (ja) * 1999-10-28 2001-05-11 Iwate Toshiba Electronics Kk 半導体装置及びその製造方法
JP2006179542A (ja) * 2004-12-21 2006-07-06 Renesas Technology Corp 半導体装置
JP2006210633A (ja) * 2005-01-28 2006-08-10 Sony Corp ヘテロ接合半導体装置及びその製造方法
JP2010232411A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置、その製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57190336A (en) * 1981-05-20 1982-11-22 Nec Corp Semiconductor integrated circuit
JPS61128546A (ja) * 1984-11-27 1986-06-16 Toshiba Corp 半導体装置
JPH02257657A (ja) * 1989-03-30 1990-10-18 Fujitsu Ltd 半導体装置の製造方法
JP2001127024A (ja) * 1999-10-28 2001-05-11 Iwate Toshiba Electronics Kk 半導体装置及びその製造方法
JP2006179542A (ja) * 2004-12-21 2006-07-06 Renesas Technology Corp 半導体装置
JP2006210633A (ja) * 2005-01-28 2006-08-10 Sony Corp ヘテロ接合半導体装置及びその製造方法
JP2010232411A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置、その製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018206896A (ja) * 2017-06-01 2018-12-27 日本電信電話株式会社 化合物半導体集積回路及びその作製方法
JP2019083284A (ja) * 2017-10-31 2019-05-30 日本電信電話株式会社 化合物半導体集積回路

Similar Documents

Publication Publication Date Title
US9847299B2 (en) Semiconductor package and mounting structure thereof
TWI766918B (zh) 貫通電極基板、半導體裝置及貫通電極基板之製造方法
US20060014364A1 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
CN102347272A (zh) 形成rdl的方法和半导体器件
WO2014162795A1 (ja) Esd保護デバイス
US9379067B2 (en) Semiconductor devices and methods of manufacture thereof having guard ring structure
US10147661B2 (en) Semiconductor device
JP2016171183A (ja) 半導体集積回路
WO2016024387A1 (ja) 半導体装置
TWI653689B (zh) 半導體裝置
KR20200083055A (ko) 3 차원 적층 소자 제조 방법
CN109285767B (zh) 功率器件
US9905536B2 (en) Semiconductor device
TWI710032B (zh) 封裝堆疊結構及其製法暨封裝結構
JP6757293B2 (ja) 化合物半導体集積回路及びその作製方法
JP2008010778A (ja) 半導体装置
WO2022064551A1 (ja) 半導体集積回路
JPS6379348A (ja) 半導体装置
JP2009038140A (ja) 半導体装置およびその製造方法
TWI592063B (zh) 線路結構及其製法
JP2015195245A (ja) 半導体装置
JP3885890B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2024082625A (ja) トランス装置及び半導体装置
KR100187724B1 (ko) 고 방열 구조를 갖는 반도체 칩
JPH11307577A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180522