JP6757293B2 - 化合物半導体集積回路及びその作製方法 - Google Patents

化合物半導体集積回路及びその作製方法 Download PDF

Info

Publication number
JP6757293B2
JP6757293B2 JP2017109423A JP2017109423A JP6757293B2 JP 6757293 B2 JP6757293 B2 JP 6757293B2 JP 2017109423 A JP2017109423 A JP 2017109423A JP 2017109423 A JP2017109423 A JP 2017109423A JP 6757293 B2 JP6757293 B2 JP 6757293B2
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
compound semiconductor
bonding pad
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017109423A
Other languages
English (en)
Other versions
JP2018206896A (ja
Inventor
井田 実
実 井田
栗島 賢二
賢二 栗島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2017109423A priority Critical patent/JP6757293B2/ja
Publication of JP2018206896A publication Critical patent/JP2018206896A/ja
Application granted granted Critical
Publication of JP6757293B2 publication Critical patent/JP6757293B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、化合物半導体を用いた半導体集積回路に関し、特に耐湿性が得られるように無機絶縁性材料による保護膜で内部回路が覆われた構造を有する半導体集積回路に関する。
高速化合物半導体集積回路の層間絶縁膜には、配線遅延を低減する目的で、低誘電率のポリイミドやベンゾシクロブテン(BCB)といった有機絶縁膜がよく用いられる。しかし、従来において層間絶縁膜に用いられてきた酸化シリコンや窒化シリコン等の無機絶縁膜と比べて、有機絶縁膜は吸湿性・透水性が高く、良好な耐湿性が得られにくい。このため、有機絶縁膜を層間絶縁膜に用いた化合物半導体集積回路ではセラミックパッケージのような高価な気密封止実装が用いられることが多く、このことが低コスト化の大きな妨げとなっていた。
しかし、近年、超高速用途の化合物半導体集積回路においても、低コスト化への要求が高まり、安価なプラスチックパッケージの適用が課題となってきている。プラスチックパッケージを用いる場合には、パッケージで気密性を確保することができないため、半導体集積回路チップ自体で耐湿性を確保することが必須となる。
図1のように、半導体基板1上の層間絶縁膜に有機膜を用いた有機層間絶縁膜3を有する化合物半導体集積回路において耐湿性を確保する際には、ほとんど水を透過しない窒化シリコン等の無機絶縁材料による保護膜(無機絶縁性保護膜4)により、ボンディングパッド5部以外の部分を覆うのが一般的である。なお、ボンディングパッド5部は、ワイヤボンディングにより外部回路(図示はしない)と接続する必要あるため金等の酸化されにくい金属で作製することにより耐湿性は確保される。ボンディングパッド5部は、金属配線2を介して、外部回路と接続する。
また、ボンディングパッドと保護膜間の密着性を改善する方法として、Au配線の保護膜を2層構造とし、上層に耐湿性のよい窒化シリコン膜、下層に金との密着性が窒化シリコン膜よりも良い酸化シリコン窒化物を用いる方法がある(特許文献1参照)。
特開平5−166803号
図1のように、ボンディングパッドの表面を金とした場合、金という材料自体は酸化されにくいという耐湿面での利点がある一方で、金は一般に窒化シリコン等の無機絶縁膜と良好な密着性が得られにくいことが知られている。ボンディングパッドと保護膜間で十分な密着性が得られないと、密着性が不十分な部分から水が侵入してしまう。一度、無機絶縁性保護膜の内側に水分が侵入してしまうと、内部の有機層間絶縁膜は透水性が高いため、水分は容易に内部回路側にも到達してしまうため、十分な耐湿性が確保できないという課題が生じる。
また、特許文献1に記載の化合物半導体の上層に耐湿性のよい窒化シリコン膜、下層に金との密着性が窒化シリコン膜よりは良い酸化シリコン窒化物を用いた保護膜を形成したとしても、酸化シリコン窒化物と金の密着性も十分高いとはいえないことに加え、酸化シリコン窒化物の側面からの水分侵入も懸念されるという課題が生じる。
これらの課題を解決するため、本発明の目的は、水分が回路内部へ侵入するのを防ぎ、集積回路チップ自体での耐湿性を確保することができる密着性改善膜を設けた化合物半導体集積回路を提供することとする。
本発明に係る化合物半導体集積回路の一様態は、
半導体基板上に形成され、内部回路が無機絶縁性保護膜で覆われた構造を有する化合物半導体集積回路において、
前記半導体基板上に形成され、かつ、金を含むボンディングパッドと、
前記ボンディングパッド上の周辺領域に接して形成され、かつ、チタンを含む密着性改善膜と、
一部領域が前記ボンディングパッドの周辺領域上に形成された有機層間絶縁膜と、
前記有機層間絶縁膜上及び一部が前記密着性改善膜上に接して形成された前記無機絶縁性保護膜と、
を有することを特徴とする。
前記無機絶縁性保護膜が窒化シリコンを含んでいることを特徴とする。
前記有機層間絶縁膜が感光性材料を含んでいることを特徴とする。
前記ボンディングパッドが、金を含む金属配線を介して前記内部回路と接続していることを特徴とする。
本発明に係る化合物半導体集積回路の作製方法の一様態は、
半導体基板上に形成され、内部回路が無機絶縁性保護膜で覆われた化合物半導体集積回路の作製方法において、
前記半導体基板上に金を含むボンディングパッドを形成するステップと、
前記ボンディングパッド上に接するように、チタンを含む密着性改善膜を形成するステップと、
前記ボンディングパッドの周辺領域上に感光性の有機層間絶縁膜を形成するステップと、
前記有機層間絶縁膜上に、かつ、前記密着性改善膜の一部の上に接するように前記無機絶縁性保護膜を形成するステップと、
前記密着性改善膜及び前記無機絶縁性保護膜をエッチングすることにより、前記ボンディングパッドを露出させるステップと、
を有することを特徴とする。
前記密着性改善膜は、蒸着及びリフトオフ法により形成されることを特徴とする。
前記ボンディングパッドは、金を含む金属配線と同時に形成され、
前記内部回路は前記金を含む金属配線を介して前記ボンディングパッドと接続するように形成されることを特徴とする。
本発明による化合物半導体集積回路では、密着性が悪い無機絶縁膜と金とが直接接することがなく、金とチタン、および無機絶縁膜とチタンは、ともに良好な密着性が得られるため、チタンを含む金属材料による密着性改善膜を間に挟むことにより、良好な密着性が実現される。密着性改善膜の側面からの水の侵入に対しては、露出している側面が水分により直ちに酸化され、非常に安定な物質として知られている酸化チタンとなり水分のそれ以上の侵入を防ぐため、十分な耐湿性が確保される。
この構成により、透水性が高い有機材料を層間絶縁膜に用いた高速化合物半導体集積回路においても、水分が回路内部へ侵入するのを防ぐことが可能となり、集積回路チップ自体での耐湿性を確保することができるため、プラスチックパッケージの適用による低コスト化が可能となる。
従来の化合物半導体集積回路の断面を示す図である。 本発明の化合物半導体集積回路の断面を示す図である。 実施の形態1に係る本発明の化合物半導体集積回路の作製工程を示す図である。 実施の形態1に係る本発明の化合物半導体集積回路の作製工程を示す図である。 実施の形態1に係る本発明の化合物半導体集積回路の作製工程を示す図である。 実施の形態1に係る本発明の化合物半導体集積回路の作製工程を示す図である。 実施の形態1に係る本発明の化合物半導体集積回路の作製工程を示す図である。
以下、本発明の化合物半導体集積回路の形態について、図面を用いて詳細に説明する。但し、本発明は以下に示す実施の形態の記載内容に限定されず、本明細書等において開示する発明の趣旨から逸脱することなく形態および詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施例に係る構成は、適宜組み合わせて実施することが可能である。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
以下、本発明の実施の形態について図を参照して説明する。図2は、本発明の実施の形態における化合物半導体集積回路のボンディングパッド近傍の構成を示す断面図である。
[実施の形態1]
半導体基板1上に例えば金を主成分とした金属配線2が形成されている。金属配線2により、ボンディングパッド5と内部回路(図示はしない)が接続されている。内部回路は、例えば化合物半導体トランジスタ、薄膜抵抗、MIMキャパシタ、金属配線、層間絶縁膜等で構成されている。図2では金属配線2は一層しか記載されていないが、多層配線構造であってもよい。図2において、例えばポリイミド、BCBやWPR(JSR株式会社製)といった有機層間絶縁膜3が金属配線2および半導体基板1の上に形成されている。半導体基板1上に、金属配線2、有機層間絶縁膜3、内部回路を覆う形で例えば窒化シリコンによる無機絶縁性保護膜4が形成されている。ただし、ボンディングパッド5については、ワイヤボンディングにより外部回路と接続するための領域はボンディングパッドの表面がむき出しとなっている。このため、ボンディングパッド自体も耐湿性が求められるが腐食されにくい金で構成すれば問題はない。
図2に示す本発明では、ボンディングパッド5と無機絶縁性保護膜4の間に、チタンにより構成される密着性改善膜6が挿入されている。チタンと窒化シリコン等の無機絶縁性膜、およびチタンと金の間の密着性はともに高いため、本実施の形態では密着性に関する問題を生じることを防ぐことができる。
図1に示すように、ボンディングパッド5上に無機絶縁性保護膜4を直接接して形成してしまうと、ボンディングパッド5と無機絶縁性保護膜4の間で密着性の問題が生じてしまう。密着性が不十分な部分があると、その部分から水分が侵入してしまい、有機層間絶縁膜3内を通過して回路内部まで水分が到達し、回路動作に支障をきたすことになるが、本実施の形態ではこのような問題が生じることを防ぐことができる。
次に、本実施の形態の特徴である、密着性改善膜6を設けた化合物半導体集積回路の製作方法を図3〜7を用いて説明する。
まず、図3に示すように、金属配線2とボンディングパッド5が形成された後に、蒸着及びリフトオフ法を用いてボンディングパッド上全面にチタン薄膜からなる密着性改善膜6を形成する。金属配線2は、内部回路(図示はしない)と接続するように形成する。
次に、図4に示すように、感光性ポリイミド、感光性BCBや感光性WPR等の感光性材料による有機層間絶縁膜3を半導体基板全面にスピンコート法を用いて形成する。
次に、図5に示すように、ステッパを用いたフォトリソグラフィ技術により、ボンディングパッド5上の露出部8a、および個々の集積回路を分離するためのスクライブラインを形成する領域の有機層間絶縁膜を除去し、その後、オーブン等を用いてキュアし有機層間絶縁膜3を固定化する。有機層間絶縁膜3の一部が、ボンディングパッド5の周辺領域上に形成される。
次に、図6に示すように、プラズマCVD装置等を用いて、全面に窒化シリコンによる無機絶縁性保護膜4を堆積する。
次に、図7に示すように、ステッパを用いたフォトリソグラフィにより、ボンディングパッド上の有機層間絶縁膜3が堆積していない領域の内側の領域9、およびスクライブラインを形成する領域10以外をフォトレジスト7で覆った状態として、反応性イオンエッチング等のドライエッチング技術を用いて、露出している無機絶縁性保護膜4と密着性改善膜6を続けてエッチングする。
その後、有機溶剤等を用いてフォトレジストを除去することにより、図2に示すように、ボンディングパッド5にボンディングワイヤを接続する領域8bが形成され、前記密着性改善膜6の一部の上に、接して、無機絶縁性保護膜4が形成される。
こうして、ボンディングパッド5と無機絶縁性保護膜4の間に、チタンにより構成される密着性改善膜6が挿入された本実施の形態に係る化合物半導体集積回路が作製される。
なお、本実施の形態の工程では、図5に示すように、有機層間絶縁膜3のパターニングは、感光性材料を用いたフォトリソグラフィ技術により行っているが、有機層間絶縁膜3のパターニングは、一般的には非感光性の有機絶縁膜を用いて反応性イオンエッチングで行うことが多い。しかし、本発明の構造の有機層間絶縁膜3のパターニングに反応性イオンエッチングを適用すると、有機層間絶縁膜3のエッチング時に下の密着性改善膜6も容易にエッチングされてしまうため、非感光性の有機絶縁膜の適用は困難である。よって、本発明に係る構造を作製するには感光性の有機絶縁膜を用いることが好ましい。
また、耐湿性の改善効果を確認するために、図2に示した本実施の形態に係るボンディングパッド構造のサンプルと、図1の従来のボンディングパッド構造のサンプルの耐湿性試験を行った。試験条件は環境温度85℃、湿度85%での保管試験とした。その結果、従来のボンディングパッド構造では、200時間で、窒化シリコンによる無機絶縁性保護膜のボンディングパッドからの膜の浮き上がりが確認された。一方、本発明に係る構造のサンプルは2000時間においても、膜の浮き上がりは観測されず、本発明の効果が確認された。
本発明は、化合物半導体を用いた半導体集積回路に関し、特に耐湿性が求められる半導体集積回路に適用することができる。
1 半導体基板
2 金属配線
3 有機層間絶縁膜
4 無機絶縁性保護膜
5 ボンディングパッド
6 密着性改善膜
7 フォトレジスト
8a ボンディングパッド上の露出部
8b ボンディングワイヤを接続する領域
9 ボンディングパッド上の有機層間絶縁膜3が堆積していない領域の内側の領域
10 スクライブラインを形成する領域

Claims (7)

  1. 半導体基板上に形成され、内部回路が無機絶縁性保護膜で覆われた化合物半導体集積回路において、
    前記半導体基板上に形成され、かつ、金を含むボンディングパッドと、
    前記ボンディングパッド上の周辺領域に接して形成され、かつ、チタンを含む密着性改善膜と、
    一部の領域が前記ボンディングパッドの周辺領域上に形成された有機層間絶縁膜と、
    前記有機層間絶縁膜上及び一部が前記密着性改善膜上に接して形成された前記無機絶縁性保護膜と、
    を有することを特徴とする化合物半導体集積回路。
  2. 請求項1に記載の化合物半導体集積回路において、
    前記無機絶縁性保護膜が窒化シリコンを含むことを特徴とする化合物半導体集積回路。
  3. 請求項1又は請求項2に記載の化合物半導体集積回路において、
    前記有機層間絶縁膜が感光性材料を含むことを特徴とする化合物半導体集積回路。
  4. 請求項1乃至3いずれか一項に記載の化合物半導体集積回路において、
    前記ボンディングパッドが、金を含む金属配線を介して前記内部回路と接続することを特徴とする化合物半導体集積回路。
  5. 半導体基板上に形成され、内部回路が無機絶縁性保護膜で覆われた化合物半導体集積回路の作製方法において、
    前記半導体基板上に金を含むボンディングパッドを形成するステップと、
    前記ボンディングパッド上に接するように、チタンを含む密着性改善膜を形成するステップと、
    前記ボンディングパッドの周辺領域上に感光性の有機層間絶縁膜を形成するステップと、
    前記有機層間絶縁膜上に、かつ、前記密着性改善膜の一部の上に接するように前記無機絶縁性保護膜を形成するステップと、
    前記密着性改善膜及び前記無機絶縁性保護膜をエッチングすることにより、前記ボンディングパッドを露出させるステップと、
    を有することを特徴とする化合物半導体集積回路の作製方法。
  6. 請求項5に記載の化合物半導体集積回路の作製方法において、
    前記密着性改善膜は、蒸着及びリフトオフ法により形成されることを特徴とする化合物半導体集積回路の作製方法。
  7. 請求項5又は請求項6に記載の化合物半導体集積回路の作製方法において、
    前記ボンディングパッドは、金を含む金属配線と同時に形成され、
    前記内部回路は前記金を含む金属配線を介して前記ボンディングパッドと接続するように形成されることを特徴とする化合物半導体集積回路の作製方法。
JP2017109423A 2017-06-01 2017-06-01 化合物半導体集積回路及びその作製方法 Active JP6757293B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017109423A JP6757293B2 (ja) 2017-06-01 2017-06-01 化合物半導体集積回路及びその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017109423A JP6757293B2 (ja) 2017-06-01 2017-06-01 化合物半導体集積回路及びその作製方法

Publications (2)

Publication Number Publication Date
JP2018206896A JP2018206896A (ja) 2018-12-27
JP6757293B2 true JP6757293B2 (ja) 2020-09-16

Family

ID=64957422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017109423A Active JP6757293B2 (ja) 2017-06-01 2017-06-01 化合物半導体集積回路及びその作製方法

Country Status (1)

Country Link
JP (1) JP6757293B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022064551A1 (ja) * 2020-09-23 2022-03-31 日本電信電話株式会社 半導体集積回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5177551B2 (ja) * 2008-12-26 2013-04-03 住友電工デバイス・イノベーション株式会社 半導体装置
JP5443827B2 (ja) * 2009-05-20 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置
JP2016171183A (ja) * 2015-03-12 2016-09-23 日本電信電話株式会社 半導体集積回路

Also Published As

Publication number Publication date
JP2018206896A (ja) 2018-12-27

Similar Documents

Publication Publication Date Title
US10157811B2 (en) Chip package and method for forming the same
JP4611943B2 (ja) 半導体装置
KR100659625B1 (ko) 반도체 장치 및 그 제조 방법
US9159654B2 (en) Semiconductor device
US20150255499A1 (en) Chip package and method of fabricating the same
TWI766918B (zh) 貫通電極基板、半導體裝置及貫通電極基板之製造方法
US20060091537A1 (en) Semiconductor device and method of fabricating the same
JP6757293B2 (ja) 化合物半導体集積回路及びその作製方法
US7943529B2 (en) Passivation structure and fabricating method thereof
US20210210538A1 (en) Chip package and method for forming the same
WO2019097573A1 (ja) 半導体装置およびその製造方法
JP2008060606A (ja) 半導体装置の製造方法
US5719087A (en) Process for bonding pad protection from damage
JP2016076545A (ja) 半導体装置
JP5004907B2 (ja) 半導体装置の製造方法
US20150349242A1 (en) Conductive pad structure and method of fabricating the same
KR101059625B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JP4722690B2 (ja) 半導体装置およびその製造方法
WO2022064551A1 (ja) 半導体集積回路
JP4654790B2 (ja) 半導体装置及びその製造方法
JP2019083284A (ja) 化合物半導体集積回路
JP2016207707A (ja) 半導体装置およびその製造方法
JPH02125638A (ja) 半導体集積回路装置
KR0134647B1 (ko) 멀티 칩 패키지 및 그 제조방법
WO2019109600A1 (zh) 集成电路模组结构及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200828

R150 Certificate of patent or registration of utility model

Ref document number: 6757293

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150