JP6757293B2 - 化合物半導体集積回路及びその作製方法 - Google Patents
化合物半導体集積回路及びその作製方法 Download PDFInfo
- Publication number
- JP6757293B2 JP6757293B2 JP2017109423A JP2017109423A JP6757293B2 JP 6757293 B2 JP6757293 B2 JP 6757293B2 JP 2017109423 A JP2017109423 A JP 2017109423A JP 2017109423 A JP2017109423 A JP 2017109423A JP 6757293 B2 JP6757293 B2 JP 6757293B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- compound semiconductor
- bonding pad
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Formation Of Insulating Films (AREA)
Description
半導体基板上に形成され、内部回路が無機絶縁性保護膜で覆われた構造を有する化合物半導体集積回路において、
前記半導体基板上に形成され、かつ、金を含むボンディングパッドと、
前記ボンディングパッド上の周辺領域に接して形成され、かつ、チタンを含む密着性改善膜と、
一部領域が前記ボンディングパッドの周辺領域上に形成された有機層間絶縁膜と、
前記有機層間絶縁膜上及び一部が前記密着性改善膜上に接して形成された前記無機絶縁性保護膜と、
を有することを特徴とする。
半導体基板上に形成され、内部回路が無機絶縁性保護膜で覆われた化合物半導体集積回路の作製方法において、
前記半導体基板上に金を含むボンディングパッドを形成するステップと、
前記ボンディングパッド上に接するように、チタンを含む密着性改善膜を形成するステップと、
前記ボンディングパッドの周辺領域上に感光性の有機層間絶縁膜を形成するステップと、
前記有機層間絶縁膜上に、かつ、前記密着性改善膜の一部の上に接するように前記無機絶縁性保護膜を形成するステップと、
前記密着性改善膜及び前記無機絶縁性保護膜をエッチングすることにより、前記ボンディングパッドを露出させるステップと、
を有することを特徴とする。
前記内部回路は前記金を含む金属配線を介して前記ボンディングパッドと接続するように形成されることを特徴とする。
半導体基板1上に例えば金を主成分とした金属配線2が形成されている。金属配線2により、ボンディングパッド5と内部回路(図示はしない)が接続されている。内部回路は、例えば化合物半導体トランジスタ、薄膜抵抗、MIMキャパシタ、金属配線、層間絶縁膜等で構成されている。図2では金属配線2は一層しか記載されていないが、多層配線構造であってもよい。図2において、例えばポリイミド、BCBやWPR(JSR株式会社製)といった有機層間絶縁膜3が金属配線2および半導体基板1の上に形成されている。半導体基板1上に、金属配線2、有機層間絶縁膜3、内部回路を覆う形で例えば窒化シリコンによる無機絶縁性保護膜4が形成されている。ただし、ボンディングパッド5については、ワイヤボンディングにより外部回路と接続するための領域はボンディングパッドの表面がむき出しとなっている。このため、ボンディングパッド自体も耐湿性が求められるが腐食されにくい金で構成すれば問題はない。
2 金属配線
3 有機層間絶縁膜
4 無機絶縁性保護膜
5 ボンディングパッド
6 密着性改善膜
7 フォトレジスト
8a ボンディングパッド上の露出部
8b ボンディングワイヤを接続する領域
9 ボンディングパッド上の有機層間絶縁膜3が堆積していない領域の内側の領域
10 スクライブラインを形成する領域
Claims (7)
- 半導体基板上に形成され、内部回路が無機絶縁性保護膜で覆われた化合物半導体集積回路において、
前記半導体基板上に形成され、かつ、金を含むボンディングパッドと、
前記ボンディングパッド上の周辺領域に接して形成され、かつ、チタンを含む密着性改善膜と、
一部の領域が前記ボンディングパッドの周辺領域上に形成された有機層間絶縁膜と、
前記有機層間絶縁膜上及び一部が前記密着性改善膜上に接して形成された前記無機絶縁性保護膜と、
を有することを特徴とする化合物半導体集積回路。 - 請求項1に記載の化合物半導体集積回路において、
前記無機絶縁性保護膜が窒化シリコンを含むことを特徴とする化合物半導体集積回路。 - 請求項1又は請求項2に記載の化合物半導体集積回路において、
前記有機層間絶縁膜が感光性材料を含むことを特徴とする化合物半導体集積回路。 - 請求項1乃至3いずれか一項に記載の化合物半導体集積回路において、
前記ボンディングパッドが、金を含む金属配線を介して前記内部回路と接続することを特徴とする化合物半導体集積回路。 - 半導体基板上に形成され、内部回路が無機絶縁性保護膜で覆われた化合物半導体集積回路の作製方法において、
前記半導体基板上に金を含むボンディングパッドを形成するステップと、
前記ボンディングパッド上に接するように、チタンを含む密着性改善膜を形成するステップと、
前記ボンディングパッドの周辺領域上に感光性の有機層間絶縁膜を形成するステップと、
前記有機層間絶縁膜上に、かつ、前記密着性改善膜の一部の上に接するように前記無機絶縁性保護膜を形成するステップと、
前記密着性改善膜及び前記無機絶縁性保護膜をエッチングすることにより、前記ボンディングパッドを露出させるステップと、
を有することを特徴とする化合物半導体集積回路の作製方法。 - 請求項5に記載の化合物半導体集積回路の作製方法において、
前記密着性改善膜は、蒸着及びリフトオフ法により形成されることを特徴とする化合物半導体集積回路の作製方法。 - 請求項5又は請求項6に記載の化合物半導体集積回路の作製方法において、
前記ボンディングパッドは、金を含む金属配線と同時に形成され、
前記内部回路は前記金を含む金属配線を介して前記ボンディングパッドと接続するように形成されることを特徴とする化合物半導体集積回路の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017109423A JP6757293B2 (ja) | 2017-06-01 | 2017-06-01 | 化合物半導体集積回路及びその作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017109423A JP6757293B2 (ja) | 2017-06-01 | 2017-06-01 | 化合物半導体集積回路及びその作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018206896A JP2018206896A (ja) | 2018-12-27 |
JP6757293B2 true JP6757293B2 (ja) | 2020-09-16 |
Family
ID=64957422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017109423A Active JP6757293B2 (ja) | 2017-06-01 | 2017-06-01 | 化合物半導体集積回路及びその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6757293B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022064551A1 (ja) * | 2020-09-23 | 2022-03-31 | 日本電信電話株式会社 | 半導体集積回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5177551B2 (ja) * | 2008-12-26 | 2013-04-03 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
JP5443827B2 (ja) * | 2009-05-20 | 2014-03-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2016171183A (ja) * | 2015-03-12 | 2016-09-23 | 日本電信電話株式会社 | 半導体集積回路 |
-
2017
- 2017-06-01 JP JP2017109423A patent/JP6757293B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018206896A (ja) | 2018-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10157811B2 (en) | Chip package and method for forming the same | |
JP4611943B2 (ja) | 半導体装置 | |
KR100659625B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US9159654B2 (en) | Semiconductor device | |
US20150255499A1 (en) | Chip package and method of fabricating the same | |
TWI766918B (zh) | 貫通電極基板、半導體裝置及貫通電極基板之製造方法 | |
US20060091537A1 (en) | Semiconductor device and method of fabricating the same | |
JP6757293B2 (ja) | 化合物半導体集積回路及びその作製方法 | |
US7943529B2 (en) | Passivation structure and fabricating method thereof | |
US20210210538A1 (en) | Chip package and method for forming the same | |
WO2019097573A1 (ja) | 半導体装置およびその製造方法 | |
JP2008060606A (ja) | 半導体装置の製造方法 | |
US5719087A (en) | Process for bonding pad protection from damage | |
JP2016076545A (ja) | 半導体装置 | |
JP5004907B2 (ja) | 半導体装置の製造方法 | |
US20150349242A1 (en) | Conductive pad structure and method of fabricating the same | |
KR101059625B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
JP4722690B2 (ja) | 半導体装置およびその製造方法 | |
WO2022064551A1 (ja) | 半導体集積回路 | |
JP4654790B2 (ja) | 半導体装置及びその製造方法 | |
JP2019083284A (ja) | 化合物半導体集積回路 | |
JP2016207707A (ja) | 半導体装置およびその製造方法 | |
JPH02125638A (ja) | 半導体集積回路装置 | |
KR0134647B1 (ko) | 멀티 칩 패키지 및 그 제조방법 | |
WO2019109600A1 (zh) | 集成电路模组结构及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200828 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6757293 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |