JP2016207707A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2016207707A
JP2016207707A JP2015083863A JP2015083863A JP2016207707A JP 2016207707 A JP2016207707 A JP 2016207707A JP 2015083863 A JP2015083863 A JP 2015083863A JP 2015083863 A JP2015083863 A JP 2015083863A JP 2016207707 A JP2016207707 A JP 2016207707A
Authority
JP
Japan
Prior art keywords
protective film
surface protective
bonding pad
pad portion
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015083863A
Other languages
English (en)
Inventor
実 井田
Minoru Ida
実 井田
賢二 栗島
Kenji Kurishima
賢二 栗島
典秀 柏尾
Norihide Kayao
典秀 柏尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2015083863A priority Critical patent/JP2016207707A/ja
Publication of JP2016207707A publication Critical patent/JP2016207707A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ワイヤボンディングやオンウェハの状態でのプローブ検査などを阻害することなく、集積回路への水分の侵入が抑制できるようにする。【解決手段】素子形成領域102に形成されている集積回路に接続するボンディングパッド部107の上に、第2表面保護膜105の開口部108を充填する上部ボンディングパッド部109を形成し、上部ボンディングパッド部109の上部110は、開口部108より広い面積に形成されて第2表面保護膜105の上に延在し、上部ボンディングパッド部109の上面110aは、第2表面保護膜105の上面より高く形成されている。【選択図】 図1

Description

本発明は、半導体基板の上の素子形成領域より外側にボンディングバッドを備える半導体装置およびその製造方法に関する。
化合物半導体を用いたより高速に動作する集積回路の層間絶縁膜には、配線遅延を低減する目的で、低誘電率のポリイミドやベンゾシクロブテン(BCB)といった有機絶縁材料がよく用いられる(特許文献1、特許文献2参照)。ただし、酸化シリコンや窒化シリコンなどの無機絶縁材料と比べて、有機絶縁材料は吸湿性・透水性が高く、有機絶縁材料を用いた層間絶縁膜では良好な耐湿性が得られにくい。このため、有機絶縁材料を層間絶縁膜に用いた集積回路では、セラミックパッケージのような高価な気密封止実装が用いられることが多く、このことが低コスト化の大きな妨げとなっていた。
しかし、近年、超高速用途の化合物半導体集積回路においても、低コスト化への要求が高まってきており、安価なプラスチックパッケージの適用が課題となってきている。プラスチックパッケージを用いる場合には、パッケージで気密性を確保することができないため、半導体集積回路のチップ自体で耐湿性を確保することが必須となる。層間絶縁膜に有機材料を用いた化合物半導体集積回路において耐湿性を確保する際には、ほとんど水を透過しない窒化シリコンなどの無機絶縁材料による表面保護膜を用いる。
例えば、図4に示すように、集積回路のチップは、半導体基板401の上の集積回路を構成する素子が形成されている素子形成領域402とこの周囲に配置されるボンディングバッド部405とを備え、ボンディングバッド部405は開口した状態で、素子形成領域402を覆うように表面保護膜403を形成している。表面保護膜403の周囲は、スクライブ(断裁)領域404となる。表面保護膜403を窒化シリコンから構成することで、素子形成領域402の集積回路への水分などの侵入を防ぐようにしている(特許文献2参照)。
なお、ボンディングパッド部は、ワイヤボンディングにより外部回路と接続する必要があるため、この領域に表面保護膜を形成することはできないが、ボンディングパッド部を金などの酸化されにくい金属で作製することにより耐湿性は確保される。無機絶縁材料による表面保護膜が、その後の工程で傷つくことを防ぐために、最表面に有機絶縁材料による表面保護膜が設けられることがある。
例えば、図5,図6に示すように、半導体基板501の上の集積回路を構成する素子が形成されている素子形成領域502を覆い、無機絶縁材料による第1表面保護膜504が形成された状態とする。なお、集積回路を構成する低誘電率の有機絶縁材料からなる層間絶縁膜503は、素子形成領域502の周囲にかけて形成されており、周囲においても第1表面保護膜504の下に層間絶縁膜503が存在する。図5は、図6の平面図におけるaa’線の断面を示している。
第1表面保護膜504を貫通する開口部506により、ボンディングパッド部507の表面が露出する。ボンディングパッド部507は、配線508により素子形成領域502に形成されている集積回路より引き出されている。また、ボンディングパッド部507より内側において、第1表面保護膜504の上に、有機絶縁材料による第2表面保護膜505を形成する。なお、第1表面保護膜504の周囲は、スクライブ領域509となる。
特開平10−022384号公報 特開2007−250814号公報
ところで、最表面に設けられる第2表面保護膜505は、ある程度厚く堆積しなければ、第1表面保護膜504がその後の工程で損傷することを防ぐ効果は得られない。一方で、厚い第2表面保護膜505をボンディングパッド部507の直近まで形成してしまうと、後工程における金ワイヤのワイヤボンディングにおいて、ボンディング装置のツール先端部が第2表面保護膜505に接触してしまい、保護膜を損傷させてしまうこととなる。更に、オンウェハの状態で高周波特性を測定する必要がある場合には、厚い第2表面保護膜505が邪魔をして、高周波測定用のプローブを、ボンディングパッド部507に接触させることができなくなるおそれもある。これらの問題が生じないようにするには、図5,6に示すように、第2表面保護膜505は、ボンディングパッド部507からある程度離して形成する必要がある。
この場合においても、素子形成領域502の直上は、第2表面保護膜505で覆うことは可能である。しかしながら、高速用途の化合物半導体集積回路では、配線遅延時間短縮のために、層間絶縁膜503には誘電率の低い有機絶縁材料が使用されるが、有機絶縁材料は透水性が高いため、ボンディングバッド部507周辺の第2表面保護膜505がない領域の第1表面保護膜504に損傷が発生すると、周辺部の層間絶縁膜503を通じて、回路素子がある素子形成領域502まで水分は侵入してしまうことになり、問題となる。
本発明は、以上のような問題点を解消するためになされたものであり、ワイヤボンディングやオンウェハの状態でのプローブ検査などを阻害することなく、集積回路への水分の侵入が抑制できるようにすることを目的とする。
本発明に係る半導体装置は、半導体基板の上の素子形成領域に形成された化合物半導体から構成された素子および有機絶縁材料から構成された層間絶縁膜による集積回路と、無機絶縁材料から構成されて集積回路を覆って形成された第1表面保護膜と、有機絶縁材料から構成されて第1表面保護膜の上に接して第1表面保護膜を覆って形成された第2表面保護膜と、第1表面保護膜および第2表面保護膜に形成されて素子形成領域の外側に配置された集積回路のボンディングパッド部に到達する開口部と、開口部を充填してボンディングパッド部に接続して形成された上部ボンディングパッド部とを備え、上部ボンディングパッド部の上部は、開口部より広い面積に形成されて第2表面保護膜の上に延在し、上部ボンディングパッド部の上面は、第2表面保護膜の上面より高く形成されている。
上記半導体装置において、第1表面保護膜は、窒化シリコンから構成されていればよい。また、層間絶縁膜は、ベンゾシクロブテンもしくはポリイミドから構成されていればよい。
本発明に係る半導体装置の製造方法は、半導体基板の上の素子形成領域に化合物半導体から構成された素子およびベンゾシクロブテンもしくはポリイミドから構成された層間絶縁膜による集積回路を形成し、窒化シリコンから構成された第1表面保護膜を集積回路を覆って形成し、有機絶縁材料から構成された第2表面保護膜を第1表面保護膜の上に接して第1表面保護膜を覆って形成する第1工程と、第1表面保護膜および第2表面保護膜に、素子形成領域の外側に配置された集積回路のボンディングパッド部に到達する開口部を形成する第2工程と、開口部を充填してボンディングパッド部に接続する上部ボンディングパッド部を形成する第3工程とを備え、上部ボンディングパッド部の上部は、開口部より広い面積に形成して第2表面保護膜の上に延在させ、上部ボンディングパッド部の上面は、第2表面保護膜の上面より高く形成する。
以上説明したことにより、本発明によれば、ワイヤボンディングやオンウェハの状態でのプローブ検査などを阻害することなく、集積回路への水分の侵入が抑制できるという優れた効果が得られる。
図1は、本発明の実施の形態における半導体装置の一部構成を示す断面図である。 図2は、本発明の実施の形態における半導体装置の構成を示す平面図である。 図3Aは、本発明の実施の形態における半導体装置の製造方法を説明するための、各工程における構成を示す構成図である。 図3Bは、本発明の実施の形態における半導体装置の製造方法を説明するための、各工程における構成を示す構成図である。 図3Cは、本発明の実施の形態における半導体装置の製造方法を説明するための、各工程における構成を示す構成図である。 図3Dは、本発明の実施の形態における半導体装置の製造方法を説明するための、各工程における構成を示す構成図である。 図3Eは、本発明の実施の形態における半導体装置の製造方法を説明するための、各工程における構成を示す構成図である。 図4は、集積回路チップの構成を示す平面図である。 図5は、集積回路チップの一部構成を示す断面図である。 図6は、集積回路チップの構成を示す平面図である。
以下、本発明の実施の形態について図を参照して説明する。図1は、本発明の実施の形態における半導体装置の一部構成を示す断面図である。また、図2は、本発明の実施の形態における半導体装置の構成を示す平面図である。図1は、図2の平面図におけるaa’線の断面を示している。
まず、半導体基板101の上には、化合物半導体から構成された素子および有機絶縁材料から構成された層間絶縁膜103による集積回路(不図示)が、素子形成領域102に形成されている。また、半導体基板101の上には、集積回路を覆って無機絶縁材料から構成された第1表面保護膜104が形成されている。また、第1表面保護膜104の上には、有機絶縁材料から構成された第2表面保護膜105が、第1表面保護膜104の上に接して第1表面保護膜104を覆って形成されている。なお、第1表面保護膜104,第2表面保護膜105は、半導体基板101の上において、スクライブ領域112より内側に形成されている。
また、第1表面保護膜104,および第2表面保護膜105を貫通し、素子形成領域102の外側に配置された集積回路のボンディングパッド部107に到達する開口部108を備え、ボンディングパッド部107に接続する上部ボンディングパッド部107が開口部108を充填して形成されている。ボンディングパッド部107は、配線111により素子形成領域102に形成されている集積回路より引き出されている。なお、集積回路においては、配線111が形成されている一層に限らず、2層、3層、また、4層以上の多層配線構造とされていてもよい。
また、上部ボンディングパッド部109の上部110は、開口部108より広い面積に形成されて第2表面保護膜105の上に延在している。上部110は、庇のように開口部108の領域より外側にせり出し、上部110の半導体基板101の側の下面は、第2表面保護膜105の上面に密着している。なお、開口部108内部において、上部ボンディングパッド部109の側面は、開口部108内部における第2表面保護膜105の側面に密着している。
また、上部ボンディングパッド部109の上面110aは、第2表面保護膜105の上面より高く形成されている。
例えば、層間絶縁膜103は、ベンゾシクロブテンもしくはポリイミドから構成され、第1表面保護膜104は、窒化シリコンから構成されている。また、第2表面保護膜105は、ポリイミドから構成されている。また、上部ボンディングパッド部109は、Auから構成されている。なお、上部ボンディングパッド部109は、Auに限らず、Cuなどのめっきにより成長できる材料から構成しても良い。また、ボンディングバッド部109の平面視の形状は、矩形としているが、これに限るものではなく、八角形であってもよく、また、円形など他の形状であってもよい。
実施の形態1によれば、まず、ボンディングパッド部107の形成領域より内側の領域は、第1表面保護膜104により覆われている。また、半導体基板101の上のスクライブ領域112より内側の領域は、第2表面保護膜105で覆われ、また、ボンディングパッド部107の領域の開口部108は、上部ボンディングパッド部109により栓がされた状態となっている。この結果、素子形成領域102内への水分の侵入は抑制され、耐湿性が保たれた状態となる。
また、上部ボンディングパッド部109の上面110aは、第2表面保護膜105の上面より高く形成されているので、ワイヤボンディングやオンウェハの状態でのプローブ検査などが阻害されることがない。また、より厚い第2表面保護膜105が形成可能であり、ワイヤボンディングなどにおける第1表面保護膜104の損傷が抑制できる。
次に、実施の形態における半導体装置の製造方法について、図3A〜図3Eを用いて説明する。図3A〜図3Eは、本発明の実施の形態における半導体装置の製造方法を説明するための、各工程における構成を示す構成図である。図3A〜図3Eでは、断面を示している。
まず、図3Aに示すように、半導体基板101の上の素子形成領域102に化合物半導体から構成された素子やこれらを接続する配線による集積回路(不図示)を、よく知られた半導体装置の製造プロセスにより形成する。よく知られているように、集積回路は、例えば多層配線構造とされ、各配線層間の各々に層間絶縁膜が形成されている。これらの複数層の層間絶縁膜の中の最上層を含む一部が、図示している層間絶縁膜103である。このような層間絶縁膜103として、ベンゾシクロブテンもしくはポリイミドを用いる。
例えば、ベンゾシクロブテンをスピンコート法などにより塗布して熱硬化させることで、層間絶縁膜103が形成できる。このようにして形成される複数の層間絶縁膜は、半導体基板101の全域に形成されるが、スクライブ領域112は除去しておく。例えば、各層間絶縁膜には、素子と配線とを接続するためのコンタクトホールや、異なる層の配線間を接続するためのスルーホールなどを、レジストマスクを用いた選択的なドライエッチング処理などにより形成するが、これらの開口部形成時に、同時にスクライブ領域112の層間絶縁膜を除去しても良い。
次に、窒化シリコンから構成された第1表面保護膜104を集積回路を覆って形成する。例えば、スパッタ法やプラズマCVD法により窒化シリコンを堆積することで、第1表面保護膜104が形成できる。次に、第1表面保護膜104に、ボンディングパッド部107に到達する開口部108を形成する。次に、有機絶縁材料から構成された第2表面保護膜105を第1表面保護膜104の上に接して第1表面保護膜104を覆って形成する(第1工程)。例えば、ポリイミドをスピンコート法などにより塗布して熱硬化させることで、第2表面保護膜105が形成できる。
次に、第2表面保護膜105に、素子形成領域102の外側に配置された集積回路のボンディングパッド部107に到達する開口部108を形成する(第2工程)。
例えば、よく知られたフォトリソグラフィー技術により、開口部108の領域に開口部を備えたレジストパターンを形成し、このレジストパターンをマスクとしたドライエッチングにより、層間絶縁膜103をパターニングして開口部を形成する。また、同様にして第1表面保護膜104をパターニングして同じ箇所に開口部を形成する。また、同様にして、第2表面保護膜105をパターニングして同じ箇所に開口部を形成する。これらのことにより、開口部108が形成できる。このとき、スクライブ領域112も同時に開口する。
なお、例えば、層間絶縁膜103や第2表面保護膜105は、感光性を有する有機絶縁材料を用いることで、フォトリソグラフィー技術により開口部108の箇所に開口部を形成しても良い。
次に、以下に示すことにより、開口部108を充填してボンディングパッド部107に接続する上部ボンディングパッド部109を形成する(第3工程)。
まず、図3Bに示すように、全域にWからなる密着層201を形成し、この上にAuからなるシード層202を形成する。例えば、スパッタ法や蒸着法により、Wを堆積して密着層201を形成し、Auを堆積してシード層202を形成すれば良い。
次に、図3Cに示すように、公知のフォトリソグラフィー技術により、開口部108の内側に開口204を備えるレジストパターン203を形成する。次いで、電解めっき法により、開口204の底部に露出するシード層202の上に、Auをめっき成長させて金属パターン205を形成する。
次に、図3Dに示すように、レジストパターン203に、開口204をより広げた開口204aを形成する。開口204aは、開口部108より広い面積とする。次に、開口204aの内側に露出しているシード層202、および金属パターン205の上に、Auをめっき成長させて金属パターン206を形成する。金属パターン206は、この上部が開口部108より広い面積に形成され、第2表面保護膜105の上方に延在した状態に形成される。
ここで、1回目のめっきにより形成した金属パターン205と、第2表面保護膜105の側面に形成されているシード層202との間の溝は、全て2回目のめっきによるAu(金属パターン206)で埋める。これは、1回目のめっきで形成する金属パターン205の領域を適切に設計することにより可能となる。具体的には、上記溝の幅を、2回目のめっき厚の2倍より小さくする。
次に、レジストパターン203を除去した後、金属パターン206をマスクとして密着層201およびシード層202をエッチングし、図3Eに示すように、エッチングされた密着層201およびシード層202と、金属パターン205と、金属パターン206とにより、上部ボンディングパッド部109が形成された状態とする。密着層201およびシード層202のエッチングは、例えば、イオンミリング法などにより実施すれば良い。
以上のことより、上部ボンディングパッド部109の上部110は、開口部108より広い面積に形成して第2表面保護膜105の上に延在した状態となる。また、上部ボンディングパッド部109の上面は、第2表面保護膜105の上面より高く形成されたものとなる。
また、上述では、金属パターン205を形成し、また金属パターン206を形成する2回のメッキにより、上部ボンディングパッド部109を形成している。このようにすることで、直径100μm程度の上部ボンディングパッド部109の上面110aを、中心部を下方にへこませることなく、より平坦な状態に形成することができる。1回のメッキにより形成することも可能であるが、この場合、上面の中心部がへこまない状態に形成できない場合が発生する。これに対し、上述したように2回に分けてメッキすることで、安定した状態でより容易に、上面110aの全域を第2表面保護膜105の上面より高く形成することができる。
以上に説明したように、本発明では、集積回路のボンディングパッド部の上に、第2表面保護膜の開口部を充填する上部ボンディングパッド部を形成し、上部ボンディングパッド部の上部は、開口部より広い面積に形成されて第2表面保護膜の上に延在し、上部ボンディングパッド部の上面は、第2表面保護膜の上面より高く形成されているようにした。この結果、本発明によれば、ワイヤボンディングにおいて、ボンディング装置のツール先端部が表面保護膜に当たることが抑制され、また、オンウェハの状態でのプローブ検査などを阻害することなく、集積回路への水分の侵入が抑制できるようになる。
本発明によれば、例えば、透水性が大きい有機材料を層間絶縁膜に用いた化合物半導体集積回路においても、水分が集積回路内部へ侵入するのを防ぐことが可能となり、集積回路チップでの耐湿性を確保することができるため、プラスチックパッケージの適用による低コスト化が可能となる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
101…半導体基板、102…素子形成領域、103…層間絶縁膜、104…第1表面保護膜、105…第2表面保護膜、107…ボンディングパッド部、108…開口部、109…上部ボンディングパッド部、110…上部、110a…上面、111…配線、112…スクライブ領域。

Claims (4)

  1. 半導体基板の上の素子形成領域に形成された化合物半導体から構成された素子および有機絶縁材料から構成された層間絶縁膜による集積回路と、
    無機絶縁材料から構成されて前記集積回路を覆って形成された第1表面保護膜と、
    有機絶縁材料から構成されて前記第1表面保護膜の上に接して前記第1表面保護膜を覆って形成された第2表面保護膜と、
    前記第1表面保護膜および前記第2表面保護膜に形成されて前記素子形成領域の外側に配置された前記集積回路のボンディングパッド部に到達する開口部と、
    前記開口部を充填して前記ボンディングパッド部に接続して形成された上部ボンディングパッド部と
    を備え、
    前記上部ボンディングパッド部の上部は、前記開口部より広い面積に形成されて前記第2表面保護膜の上に延在し、
    前記上部ボンディングパッド部の上面は、前記第2表面保護膜の上面より高く形成されている
    ことを特徴とする半導体装置。
  2. 請求項1記載の半導体装置において、
    前記第1表面保護膜は、窒化シリコンから構成されていることを特徴とする半導体装置。
  3. 請求項2記載の半導体装置において、
    前記層間絶縁膜は、ベンゾシクロブテンもしくはポリイミドから構成されていることを特徴とする半導体装置。
  4. 半導体基板の上の素子形成領域に化合物半導体から構成された素子およびベンゾシクロブテンもしくはポリイミドから構成された層間絶縁膜による集積回路を形成し、窒化シリコンから構成された第1表面保護膜を前記集積回路を覆って形成し、有機絶縁材料から構成された第2表面保護膜を前記第1表面保護膜の上に接して前記第1表面保護膜を覆って形成する第1工程と、
    前記第1表面保護膜および前記第2表面保護膜に、前記素子形成領域の外側に配置された前記集積回路のボンディングパッド部に到達する開口部を形成する第2工程と、
    前記開口部を充填して前記ボンディングパッド部に接続する上部ボンディングパッド部を形成する第3工程と
    を備え、
    前記上部ボンディングパッド部の上部は、前記開口部より広い面積に形成して前記第2表面保護膜の上に延在させ、
    前記上部ボンディングパッド部の上面は、前記第2表面保護膜の上面より高く形成する
    ことを特徴とする半導体装置の製造方法。
JP2015083863A 2015-04-16 2015-04-16 半導体装置およびその製造方法 Pending JP2016207707A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015083863A JP2016207707A (ja) 2015-04-16 2015-04-16 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015083863A JP2016207707A (ja) 2015-04-16 2015-04-16 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2016207707A true JP2016207707A (ja) 2016-12-08

Family

ID=57487836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015083863A Pending JP2016207707A (ja) 2015-04-16 2015-04-16 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2016207707A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024004876A1 (ja) * 2022-06-30 2024-01-04 ソニーセミコンダクタソリューションズ株式会社 半導体素子および積層構造体

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6151863A (ja) * 1984-08-22 1986-03-14 Hitachi Ltd 半導体装置
JPS62293671A (ja) * 1986-06-12 1987-12-21 Seiko Epson Corp 固体撮像装置のパツシベ−シヨン層
JPH01200635A (ja) * 1988-02-05 1989-08-11 Seiko Epson Corp 配線保護膜
JPH05190533A (ja) * 1992-01-16 1993-07-30 Oki Electric Ind Co Ltd 半導体素子の表面保護膜およびその製造方法
JPH07245304A (ja) * 1994-03-08 1995-09-19 Toshiba Corp 多層配線素子及びその製造方法
JP2004172161A (ja) * 2002-11-15 2004-06-17 Denso Corp 半導体装置
JP2010097999A (ja) * 2008-10-14 2010-04-30 Fuji Electric Systems Co Ltd 半導体装置及び半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6151863A (ja) * 1984-08-22 1986-03-14 Hitachi Ltd 半導体装置
JPS62293671A (ja) * 1986-06-12 1987-12-21 Seiko Epson Corp 固体撮像装置のパツシベ−シヨン層
JPH01200635A (ja) * 1988-02-05 1989-08-11 Seiko Epson Corp 配線保護膜
JPH05190533A (ja) * 1992-01-16 1993-07-30 Oki Electric Ind Co Ltd 半導体素子の表面保護膜およびその製造方法
JPH07245304A (ja) * 1994-03-08 1995-09-19 Toshiba Corp 多層配線素子及びその製造方法
JP2004172161A (ja) * 2002-11-15 2004-06-17 Denso Corp 半導体装置
JP2010097999A (ja) * 2008-10-14 2010-04-30 Fuji Electric Systems Co Ltd 半導体装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024004876A1 (ja) * 2022-06-30 2024-01-04 ソニーセミコンダクタソリューションズ株式会社 半導体素子および積層構造体

Similar Documents

Publication Publication Date Title
US7285867B2 (en) Wiring structure on semiconductor substrate and method of fabricating the same
US10074584B2 (en) Method of forming a semiconductor component comprising a second passivation layer having a first opening exposing a bond pad and a plurality of second openings exposing a top surface of an underlying first passivation layer
JP5330863B2 (ja) 半導体装置の製造方法
US20170256525A1 (en) Localized redistribution layer structure for embedded component package and method
TWI459485B (zh) 晶片封裝體的形成方法
TW201535551A (zh) 晶片封裝體及其製造方法
US8809076B2 (en) Semiconductor device and method of automatically inspecting an appearance of the same
TWI807087B (zh) 半導體裝置結構及其製造方法
TWI581325B (zh) 晶片封裝體及其製造方法
JP4765947B2 (ja) 半導体装置およびその製造方法
US9548280B2 (en) Solder pad for semiconductor device package
TWI582918B (zh) 晶片封裝體及其製造方法
JP5775747B2 (ja) 配線基板及びその製造方法
US9673139B2 (en) Semiconductor device
JP2006339189A (ja) 半導体ウェハおよびそれにより形成した半導体装置
TWI603407B (zh) 晶片封裝體及其製造方法
JP2016207707A (ja) 半導体装置およびその製造方法
JP4506767B2 (ja) 半導体装置の製造方法
KR101059625B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JP6757293B2 (ja) 化合物半導体集積回路及びその作製方法
CN105742254A (zh) 晶片封装体及其制造方法
US9997479B1 (en) Method for manufacturing redistribution layer
US20110084411A1 (en) Semiconductor die
CN219513091U (zh) 用于集成电路的再分布层以及集成电路
US12021046B2 (en) Redistribution layer and integrated circuit including redistribution layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180619

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181218