JP2004172161A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004172161A
JP2004172161A JP2002332705A JP2002332705A JP2004172161A JP 2004172161 A JP2004172161 A JP 2004172161A JP 2002332705 A JP2002332705 A JP 2002332705A JP 2002332705 A JP2002332705 A JP 2002332705A JP 2004172161 A JP2004172161 A JP 2004172161A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring
film
pad
csp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002332705A
Other languages
English (en)
Inventor
Yoshisuke Arashima
荒島  可典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002332705A priority Critical patent/JP2004172161A/ja
Publication of JP2004172161A publication Critical patent/JP2004172161A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体チップがCSP実装される小型化された半導体装置であって、製造工程が増大せず、製造コストが低減された半導体装置を提供する。
【解決手段】半導体素子11と3層の配線21,22,23と保護膜3とが形成された半導体装置200において、前記保護膜3に形成された開口部から前記配線21,22,23の3層目の配線23が露出され、当該露出された3層目の配線23が、CSP(チップサイズパッケージ)のための半田バンプ6用のパッド23bとして利用される。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子と配線層と保護膜とが形成されたCSP(チップサイズパッケージ)の半導体装置に関するものである。
【0002】
【従来の技術】
電子部品の実装方法として、半田バンプによる実装方法が、例えば、特開2001−339151号公報(特許文献1)に開示されている。特に、CSP(チップサイズパッケージ)の半導体装置の場合には、半導体チップを搭載するパッケージ用の配線基板が、半導体チップとほぼ同じ大きさで小さいために、ワイヤボンディングは用いられず、半田バンプによる実装が用いられる。
【0003】
半導体装置には従来からワイヤボンディング用のパッドを有する配線が形成されてきたが、この半導体装置の半導体チップをCSP実装する場合には、配線が形成された半導体チップに、さらにバンプ用の再配線が形成される。
【0004】
図2に、再配線が形成され、半導体チップがCSP実装される半導体装置100の断面模式図を示す。
【0005】
図2に示す半導体装置100においては、半導体チップ1に形成された最上層の配線2tが、ワイヤボンディング用のパッド2wを有しており、パッド2w上で窒化シリコンからなる保護膜3dが開口されている。図2に示す半導体装置100では、この半導体チップ1をCSP実装するために、ポリイミド樹脂からなる層間絶縁膜3uが追加形成され、さらに層間絶縁膜3uが開口されて、パッド2wに接続する再配線4が追加形成されている。再配線4上にはポリイミド樹脂からなる保護膜5が追加形成されており、保護膜5の開口部に露出した再配線4が、半田バンプ形成のためのパッド部となる。また、図2の半導体装置100では、再配線4の前記パッド部に、半田濡れ性の改善もしくは半田食われに対するバリアを目的とする中間金属層7が形成されている。この中間金属層7上に形成された半田バンプ6によって、半導体チップ1が、図示されていないパッケージ用の配線基板にCSP実装される。
【0006】
【特許文献1】特開2001−339151号公報
【0007】
【発明が解決しようとする課題】
図2に示す半導体装置100は、半導体チップ1とほぼ同じ大きさの配線基板にCSP実装されてパッケージされるため、半導体装置100の全体としての小型化が可能である。
【0008】
一方、図2に示す半導体装置100においては、半田バンプ6を形成するために、再配線4、層間絶縁膜3uおよび保護膜5の形成が必要であり、製造工程が増大して製造コストが増大する。
【0009】
そこで本発明の目的は、半導体チップがCSP実装される小型化された半導体装置であって、製造工程が増大せず、製造コストが低減された半導体装置を提供することにある。
【0010】
【課題を解決するための手段】
請求項1に記載の発明は、半導体素子と3層の配線と保護膜とが形成された半導体装置において、前記保護膜に形成された開口部から前記配線の3層目の配線が露出され、当該露出された3層目の配線が、CSP(チップサイズパッケージ)のための半田バンプ用のパッドであることを特徴としている。
【0011】
半導体装置をCSPの小型化された半導体装置とするためには、半田バンプ用のパッドが必要である。半田バンプ用のパッドは、ワイヤボンディング用のパッドに較べて大きな面積が必要であり、半導体チップの表面の所定位置に配置される必要がある。半導体装置においては、配線の層数が多くなる程、最上層の配線における任意の位置に、所定の大きさのパッドを配置し易い。一方、配線の層数が多くなる程、製造工程が多くなり、製造コストが増大する。本発明の半導体装置は配線を3層としており、最上層の配線である3層目の配線において、ほぼ任意の位置に必要な大きさの半田バンプ用のパッドを配置することができる。
【0012】
また、半導体装置の設計において、ワイヤボンディングによる実装と半田バンプによるCSP実装を兼用する配線設計とするのではなく、CSP実装専用の半導体装置として配線が設計される。このように、再配線にかわって、あらかじめ半導体装置の3層目の配線に半田バンプ用パッドを組み込んでおくことで、CSP実装のための再配線工程を省くことができる。これによって得られる半導体装置が、CSPの小型化された半導体装置であって、かつ製造コストが低減された半導体装置とすることができる。
【0013】
請求項2に記載のように、前記3層目の配線の材質は、アルミニウムもしくはアルミニウム合金のいずれかであることが好ましい。
【0014】
半導体チップに形成された半導体素子を電気的に接続する配線として、一般的に、アルミニウムまたはアルミニウム合金が用いられる。半田バンプ用パッドが形成される3層目の配線の材質についても、特別なものでなく、一般的に配線として用いられるアルミニウムまたはアルミニウム合金とすることで、製造コストの増大を抑制することができる。
【0015】
請求項3に記載の発明は、前記パッド上に、半田濡れ性の改善もしくは半田食われに対するバリアのいずれかを目的とする中間金属層が積層形成されることを特徴としている。
【0016】
これにより、半田濡れ性の悪い材質で形成された最上の配線層におけるパッドの半田濡れ性が改善され、もしくは半田食われの発生する材質で形成された最上の配線層におけるパッドの半田食われが防止できる。従って、半田バンプの形成に適したパッドとすることができる。
【0017】
請求項4に記載のように、前記保護膜は、酸化シリコン膜、窒化シリコン膜、ポリイミド樹脂膜のいずれか、もしくはそれらの積層膜であることが好ましい。
【0018】
これらの保護膜は、十分な強度と耐熱性を有しているため、CSP実装される半導体チップの保護膜として適している。
【0019】
【発明の実施の形態】
以下、本発明の実施の形態を、図に基づいて説明する。
【0020】
図1は、本発明の半導体装置200の断面模式図である。尚、図1の半導体装置200において、図2に示す従来の半導体装置100と同様の部分については同一の符号を付け、その説明は省略する。
【0021】
図1の半導体装置200では、アルミニウム(Al)もしくはアルミニウム(Al)合金からなり、半導体チップ10に形成された半導体素子11を電気的に接続する3層の配線21,22,23が形成されている。最上層の配線である3層目の配線23は、半田バンプ6用のパッド23bを有している。半導体チップ10の3層の配線21,22,23上には、酸化シリコン膜、窒化シリコン膜、ポリイミド樹脂膜のいずれか、もしくはそれらの積層膜からなる保護膜3が形成されており、パッド23b上で保護膜3が開口されている。また、保護膜3の開口部を介して、半田濡れ性の改善もしくは半田食われに対するのバリアを目的とする中間金属層7が、パッド23b上に積層形成されている。中間金属層7のとしては、例えば、メッキによる金(Au)膜やニッケル(Ni)が用いられる。この中間金属層7上に半田バンプ6が形成され、これによって半導体チップ10が、ほぼ同じ大きさで図示されていないパッケージ用の配線基板に、CSP実装される。
【0022】
図1に示す半導体装置200は、ワイヤボンディングによる実装とCSP実装を兼用する配線設計とするのではなく、CSP実装専用の半導体装置200として配線が設計され、CSP実装のための半田バンプ6用のパッド23bが、3層目の配線23に形成される。このように、従来の図2に示した半導体装置100の再配線にかわって、あらかじめ半導体装置200の3層目の配線23に半田バンプ6用のパッド23bを組み込んでおくことで、CSP実装のための再配線工程を省くことができる。言い換えれば、従来の図2の半導体装置100にあった半田バンプ6を形成するための再配線4、層間絶縁膜3uおよび保護膜5の形成が不要となる。従って、図1に示す半導体装置200は、半導体チップ10がCSP実装される小型化された半導体装置であって、かつ製造コストが低減された半導体装置となっている。
【0023】
(他の実施形態)
図1の半導体装置200に形成された3層目の配線23の材質は、アルミニウムまたはアルミニウム合金であった。これに限らず、パッド23bを有する3層目の配線23の材質は、導電性の良い材質であれば、任意のものであってよい。例えば、銅(Cu)、銀(Ag)、金(Au)およびそれらの合金を用いることができる。
【0024】
但し、半導体装置に形成される配線層の材質として、一般的には、安価で導電性の良いアルミニウムもしくはアルミニウム合金がよく用いられている。従って、パッド23bを有する3層目の配線23の材質についても、特別なものでなく、一般的に用いられるアルミニウムまたはアルミニウム合金とすることで、製造コストの増大を抑制することができ好ましい。
【0025】
図1の半導体装置200のパッド23b上には、半田濡れ性の改善もしくは半田食われに対するバリアのいずれかを目的とする中間金属層7が積層形成されている。パッド23bが形成される3層目の配線23が、半田濡れ性の良い材質もしくは半田食われの発生しない材質であれば、中間金属層7は形成しなくてもよい。
【0026】
図1の半導体装置200に形成された保護膜3は、酸化シリコン膜、窒化シリコン膜、ポリイミド樹脂膜のいずれか、もしくはそれらの積層膜であった。これに限らず、保護膜は、十分な強度と耐熱性を有するものであれば、任意のものであってよい。
【0027】
但し、半導体装置に形成される保護膜として、一般的には、酸化シリコン膜、窒化シリコン膜、ポリイミド樹脂膜がよく用いられている。従って、CPS実装のための半田バンプが形成される半導体装置の保護膜についても、特別なものでなく、一般的に用いられる上記の各膜もしくはそれらの積層膜とすることで、製造コストの増大を抑制することができ好ましい。
【図面の簡単な説明】
【図1】本発明の半導体装置の断面模式図である。
【図2】従来の半導体装置の断面模式図である。
【符号の説明】
100,200 半導体装置
1,10 半導体チップ
11 半導体素子
2t,21,22,23 配線
23b (半田バンプ用の)パッド
2w (ワイヤボンディング用の)パッド
3 保護膜
3d 保護膜
3u 層間絶縁膜
4 再配線
5 保護膜
6 半田バンプ
7 中間金属層

Claims (4)

  1. 半導体素子と3層の配線と保護膜とが形成された半導体装置において、
    前記保護膜に形成された開口部から前記配線の3層目の配線が露出され、当該露出された3層目の配線が、CSP(チップサイズパッケージ)のための半田バンプ用のパッドであることを特徴とする半導体装置。
  2. 前記3層目の配線の材質が、アルミニウムもしくはアルミニウム合金のいずれかであることを特徴とする請求項1または2に記載の半導体装置。
  3. 前記パッド上に、半田濡れ性の改善もしくは半田食われに対するバリアのいずれかを目的とする中間金属層が積層形成されてなることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記保護膜が、酸化シリコン膜、窒化シリコン膜、ポリイミド樹脂膜のいずれか、もしくはそれらの積層膜であることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
JP2002332705A 2002-11-15 2002-11-15 半導体装置 Pending JP2004172161A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002332705A JP2004172161A (ja) 2002-11-15 2002-11-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002332705A JP2004172161A (ja) 2002-11-15 2002-11-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2004172161A true JP2004172161A (ja) 2004-06-17

Family

ID=32697648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002332705A Pending JP2004172161A (ja) 2002-11-15 2002-11-15 半導体装置

Country Status (1)

Country Link
JP (1) JP2004172161A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207707A (ja) * 2015-04-16 2016-12-08 日本電信電話株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207707A (ja) * 2015-04-16 2016-12-08 日本電信電話株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
CN107919345B (zh) 芯片的叠层封装结构及叠层封装方法
TWI557812B (zh) 半導體裝置及其製造方法
US6790757B1 (en) Wire bonding method for copper interconnects in semiconductor devices
US8283758B2 (en) Microelectronic packages with enhanced heat dissipation and methods of manufacturing
US8227341B2 (en) Semiconductor device and method of manufacturing the same
US6551854B2 (en) Semiconductor device having bump electrodes and method of manufacturing the same
US20130313708A1 (en) Semiconductor integrated circuit device
US20080242003A1 (en) Integrated circuit devices with integral heat sinks
JP2006156492A (ja) 半導体装置
JP2014515187A (ja) ダイレクト表面実装のための露出されたダイパッケージ
US8269347B2 (en) Semiconductor chip, electrode structure therefor and method for forming same
US20050151268A1 (en) Wafer-level assembly method for chip-size devices having flipped chips
JP7234432B2 (ja) 半導体装置
JP2023054250A (ja) 半導体装置
JP2007005368A (ja) 半導体装置の製造方法
JP3767585B2 (ja) 半導体装置
JP2010528472A (ja) 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ
US20090115036A1 (en) Semiconductor chip package having metal bump and method of fabricating same
US7030492B2 (en) Under bump metallurgic layer
CN106856178A (zh) 半导体装置及其制造方法
US7109587B1 (en) Apparatus and method for enhanced thermal conductivity packages for high powered semiconductor devices
JP2003068738A (ja) 半導体装置及びその製造方法及び半導体チップ及びその実装方法
US6692629B1 (en) Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer
KR20090011713A (ko) 반도체 장치 및 그 제조 방법
JP6548187B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060828

A131 Notification of reasons for refusal

Effective date: 20060905

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20070109

Free format text: JAPANESE INTERMEDIATE CODE: A02