JPH05190533A - 半導体素子の表面保護膜およびその製造方法 - Google Patents
半導体素子の表面保護膜およびその製造方法Info
- Publication number
- JPH05190533A JPH05190533A JP565192A JP565192A JPH05190533A JP H05190533 A JPH05190533 A JP H05190533A JP 565192 A JP565192 A JP 565192A JP 565192 A JP565192 A JP 565192A JP H05190533 A JPH05190533 A JP H05190533A
- Authority
- JP
- Japan
- Prior art keywords
- film
- protective film
- surface protective
- polyimide
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置の表面保護膜に関する
もので、その表面保護膜によって生じるメタル配線の断
線などの問題点を除去することを目的とするものであ
る。 【構成】 前記目的のために本発明は、表面保護膜の最
下層を従来のＰＳＧ膜に換えて有機系物質（実施例では
ポリイミド）膜３にしたものである。かつ、その製造方
法において、その保護膜３，４をパターニングするため
にレジストを使わずに、上層の保護膜５をパターニング
してそれをマスクにするようにして、製造工程をも短縮
するようにしたものである。
もので、その表面保護膜によって生じるメタル配線の断
線などの問題点を除去することを目的とするものであ
る。 【構成】 前記目的のために本発明は、表面保護膜の最
下層を従来のＰＳＧ膜に換えて有機系物質（実施例では
ポリイミド）膜３にしたものである。かつ、その製造方
法において、その保護膜３，４をパターニングするため
にレジストを使わずに、上層の保護膜５をパターニング
してそれをマスクにするようにして、製造工程をも短縮
するようにしたものである。
Description
【０００１】
【産業上の利用分野】この発明は、半導体素子における
表面保護膜の構造およびその形成方法に関するものであ
る。
表面保護膜の構造およびその形成方法に関するものであ
る。
【０００２】
【従来の技術】従来、半導体素子の表面保護膜の断面構
造は、図２に示すようなものであった。ここで１は、ト
ランジスタ、ダイオード等が作り込まれた半導体基板で
あり、通常、この最上層には、アルミニウム等のメタル
配線パタン２が形成されている。そしてこの上に形成さ
れている３層構造の膜３１＋４＋５が表面保護膜であ
り、周知のようにこの保護膜は総て絶縁膜である。そし
て従来構造では下層に厚さ５００〜２０００Å程度の常
圧ＣＶＤ−ＰＳＧ（化学的気相成長法によるリンシリケ
ートガラス）膜３１、その上に５０００〜１０，０００
Å程度のプラズマＣＶＤ−ＳｉＮ膜（シリコン窒化膜）
４、最上層に厚さ３〜１０μｍ程度のウェハコートポリ
イミド膜５が形成されていた。なお６は、ボンディング
パッド用開口部、７はスクライブライン部である。ここ
で、各々の膜の役割を説明する。
造は、図２に示すようなものであった。ここで１は、ト
ランジスタ、ダイオード等が作り込まれた半導体基板で
あり、通常、この最上層には、アルミニウム等のメタル
配線パタン２が形成されている。そしてこの上に形成さ
れている３層構造の膜３１＋４＋５が表面保護膜であ
り、周知のようにこの保護膜は総て絶縁膜である。そし
て従来構造では下層に厚さ５００〜２０００Å程度の常
圧ＣＶＤ−ＰＳＧ（化学的気相成長法によるリンシリケ
ートガラス）膜３１、その上に５０００〜１０，０００
Å程度のプラズマＣＶＤ−ＳｉＮ膜（シリコン窒化膜）
４、最上層に厚さ３〜１０μｍ程度のウェハコートポリ
イミド膜５が形成されていた。なお６は、ボンディング
パッド用開口部、７はスクライブライン部である。ここ
で、各々の膜の役割を説明する。
【０００３】プラズマＣＶＤ−ＳｉＮ膜４は、半導体基
板１に外部から水分及びアルカリイオンが侵入するのを
防ぐのが主な目的である。このプラズマＣＶＤ−ＳｉＮ
膜４は、膜内に大きな圧縮応力を持っているため、半導
体基板１上に直接プラズマＣＶＤ−ＳｉＮ膜４を形成す
ると、この圧縮応力のためにメタル配線パタン２が強い
引張り応力を受け、断線するという不良が多発する。そ
のようなことを防ぐため、膜内に引張り応力を持つ常圧
ＣＶＤ−ＰＳＧ膜３１を下層に挿入して、メタル配線パ
タン２に加わる応力を軽減している。なお、この２層膜
〔３１＋４〕を通常、パッシベーション膜と呼んでい
る。また、最上層のウェハコートポリイミド膜５は、外
部からの機械的衝撃やストレス（主にモールド樹脂から
のストレス）から半導体素子を守ることが目的である。
板１に外部から水分及びアルカリイオンが侵入するのを
防ぐのが主な目的である。このプラズマＣＶＤ−ＳｉＮ
膜４は、膜内に大きな圧縮応力を持っているため、半導
体基板１上に直接プラズマＣＶＤ−ＳｉＮ膜４を形成す
ると、この圧縮応力のためにメタル配線パタン２が強い
引張り応力を受け、断線するという不良が多発する。そ
のようなことを防ぐため、膜内に引張り応力を持つ常圧
ＣＶＤ−ＰＳＧ膜３１を下層に挿入して、メタル配線パ
タン２に加わる応力を軽減している。なお、この２層膜
〔３１＋４〕を通常、パッシベーション膜と呼んでい
る。また、最上層のウェハコートポリイミド膜５は、外
部からの機械的衝撃やストレス（主にモールド樹脂から
のストレス）から半導体素子を守ることが目的である。
【０００４】このような構造の製造工程を図３ないし４
に示し、以下に説明する。まず、図３（ａ）のように上
層にアルミニウム等のメタル配線パタン２を形成した半
導体基板１に、図３（ｂ）のように常圧ＣＶＤ−ＰＳＧ
（以下単にＰＳＧと略す）膜３１を５００〜２０００Å
程度の厚さにコーティングする。
に示し、以下に説明する。まず、図３（ａ）のように上
層にアルミニウム等のメタル配線パタン２を形成した半
導体基板１に、図３（ｂ）のように常圧ＣＶＤ−ＰＳＧ
（以下単にＰＳＧと略す）膜３１を５００〜２０００Å
程度の厚さにコーティングする。
【０００５】次に、図３（ｃ）のように、プラズマＣＶ
Ｄ−ＳｉＮ膜４を５０００〜１００００Å程度の厚さに
コーティングする。
Ｄ−ＳｉＮ膜４を５０００〜１００００Å程度の厚さに
コーティングする。
【０００６】次に図３（ｄ）のように、フォトレジスト
膜８をコーティングして、通常のホトリソグラフィー技
術によりボンディングパッド部６やスクライブライン部
７等の開口部を形成するためのパターニングをする。
膜８をコーティングして、通常のホトリソグラフィー技
術によりボンディングパッド部６やスクライブライン部
７等の開口部を形成するためのパターニングをする。
【０００７】次に図４（ｅ）のようにフォトレジスト膜
８をマスクにして、プラズマＣＶＤ−ＳｉＮ膜４、ＰＳ
Ｇ膜３１をエッチングし開口部６や７等を形成する。
８をマスクにして、プラズマＣＶＤ−ＳｉＮ膜４、ＰＳ
Ｇ膜３１をエッチングし開口部６や７等を形成する。
【０００８】次に図４（ｆ）のように、フォトレジスト
膜８を除去する。
膜８を除去する。
【０００９】そして図４（ｇ）のように、ウェハコート
ポリイミド膜５をコーティングする。
ポリイミド膜５をコーティングする。
【００１０】次に図４（ｈ）のように、ウェハコートポ
リイミド膜５をパターニングし、開口部６や７等を形成
する。
リイミド膜５をパターニングし、開口部６や７等を形成
する。
【００１１】
【発明が解決しようとする課題】しかし、前述した構成
の表面保護膜では、以下に述べるような問題点があるこ
とが近年わかってきた。
の表面保護膜では、以下に述べるような問題点があるこ
とが近年わかってきた。
【００１２】すなわち、常圧ＣＶＤ−ＰＳＧ膜３１とプ
ラズマＣＶＤ−ＳｉＮ膜４の２層膜のトータルストレス
としての圧縮応力は３００℃以下の温度では、確かにプ
ラズマＣＶＤ−ＳｉＮ単層膜に比較して非常に軽減され
ているが、３００℃以上の高温では、前記２層膜３１＋
４の圧縮応力が急激に増加するのである。
ラズマＣＶＤ−ＳｉＮ膜４の２層膜のトータルストレス
としての圧縮応力は３００℃以下の温度では、確かにプ
ラズマＣＶＤ−ＳｉＮ単層膜に比較して非常に軽減され
ているが、３００℃以上の高温では、前記２層膜３１＋
４の圧縮応力が急激に増加するのである。
【００１３】プラズマＣＶＤ−ＳｉＮ単層膜ではそのよ
うなことはない。
うなことはない。
【００１４】即ち、ファイナルアニール（ウェハプロセ
スの最終工程で行なう熱処理、通常３００〜４００℃の
温度で行なう。）等の高温の熱処理において発生するメ
タル配線２の断線は、プラズマＣＶＤ−ＳｉＮ単層膜よ
り、プラズマＣＶＤ−ＳｉＮ／常圧ＣＶＤ−ＰＳＧ２層
膜３１＋４の保護膜構造の場合の方が、かえって増加す
ることが近年わかってきた。
スの最終工程で行なう熱処理、通常３００〜４００℃の
温度で行なう。）等の高温の熱処理において発生するメ
タル配線２の断線は、プラズマＣＶＤ−ＳｉＮ単層膜よ
り、プラズマＣＶＤ−ＳｉＮ／常圧ＣＶＤ−ＰＳＧ２層
膜３１＋４の保護膜構造の場合の方が、かえって増加す
ることが近年わかってきた。
【００１５】本発明は、以上説明したメタル配線の断線
を促がす影響を除去し、さらに製造工程の短縮も図れる
方法と構造を提供することを目的とするものである。
を促がす影響を除去し、さらに製造工程の短縮も図れる
方法と構造を提供することを目的とするものである。
【００１６】
【課題を解決するための手段】本発明は前述した目的実
現のために、従来の表面保護膜の下層のＰＳＧ膜を有機
系物質であるポリイミド膜にし、かつ、パターニング工
程でレジストを使わないようにしたものである。
現のために、従来の表面保護膜の下層のＰＳＧ膜を有機
系物質であるポリイミド膜にし、かつ、パターニング工
程でレジストを使わないようにしたものである。
【００１７】
【作用】本発明は、前述したように表面保護膜の下層を
ポリイミド膜にし、パターニング工程にレジストを使わ
ないようにしたので、高温処理でもメタル配線の断線と
いった悪影響をおよぼさず、かつ工程も短縮できる。
ポリイミド膜にし、パターニング工程にレジストを使わ
ないようにしたので、高温処理でもメタル配線の断線と
いった悪影響をおよぼさず、かつ工程も短縮できる。
【００１８】
【実施例】本発明の実施例の構造を図１に示す。
【００１９】構造としては、従来例の図２における表面
保護膜の最下層膜である常圧ＣＶＤ−ＰＳＧ膜３１を、
有機系物質であるポリイミド膜３にしたものであり、そ
れ以上の説明は要しないであろう。このような構造にす
ると、メタル配線２に対しては、劇的な効果があり、製
造工程の初期的にも高温処理においてもその断線は殆ど
発生しなくなる。これは無機系物質（ＰＳＧ）と有機系
物質（ポリイミド）の性質の違いにより、先に述べた高
温での圧縮応力が増加しないからと考えられる。
保護膜の最下層膜である常圧ＣＶＤ−ＰＳＧ膜３１を、
有機系物質であるポリイミド膜３にしたものであり、そ
れ以上の説明は要しないであろう。このような構造にす
ると、メタル配線２に対しては、劇的な効果があり、製
造工程の初期的にも高温処理においてもその断線は殆ど
発生しなくなる。これは無機系物質（ＰＳＧ）と有機系
物質（ポリイミド）の性質の違いにより、先に述べた高
温での圧縮応力が増加しないからと考えられる。
【００２０】以上述べた構造の表面保護膜の製造を従来
の製造工程図３ないし図４に従って、ＰＳＧ膜３１を単
にポリイミド膜に置き換える製造方法で行うと以下に述
べる問題点が生じる。
の製造工程図３ないし図４に従って、ＰＳＧ膜３１を単
にポリイミド膜に置き換える製造方法で行うと以下に述
べる問題点が生じる。
【００２１】即ち、図４（ｅ）〜（ｆ）のフォトレジス
ト８除去工程である。つまり、フォトレジスト膜８と置
き換えたポリイミド膜（図４で３１で示す部分）は共に
有機系物質であり、その化学的挙動は似かよっている。
そのために、フォトレジスト膜８をエッチングして除去
するための薬剤（硝酸や硫酸等の酸化性溶液あるいは酸
素プラズマ等の酸化性ガス等）は、多かれ少なかれ開口
部側壁のポリイミド膜もエッチングしてダメージを与
え、その部分での膜はがれを生じることがある。そこ
で、以上のような問題点に対しては、次のような解決策
が考えられる。それを第１の実施例として図５に示し、
図３，４と対比して以下説明する。
ト８除去工程である。つまり、フォトレジスト膜８と置
き換えたポリイミド膜（図４で３１で示す部分）は共に
有機系物質であり、その化学的挙動は似かよっている。
そのために、フォトレジスト膜８をエッチングして除去
するための薬剤（硝酸や硫酸等の酸化性溶液あるいは酸
素プラズマ等の酸化性ガス等）は、多かれ少なかれ開口
部側壁のポリイミド膜もエッチングしてダメージを与
え、その部分での膜はがれを生じることがある。そこ
で、以上のような問題点に対しては、次のような解決策
が考えられる。それを第１の実施例として図５に示し、
図３，４と対比して以下説明する。
【００２２】図５（ａ）〜（ｃ）は従来の工程図３
（ａ）〜（ｃ）と同一であるので説明を割愛する。
（ａ）〜（ｃ）と同一であるので説明を割愛する。
【００２３】図３（ｃ）と同じ図５（ｃ）の工程の後、
フォトレジスト（図３（ｄ）の８）のコーティング→ホ
トリソグラフィー（図３（ｄ））→パッシベーション膜
エッチング（図４（ｅ））という工程を経ずに、直ちに
図５（ｄ）のようにウェハコートポリイミド膜５をコー
ティングし、パターニングした後、そのウェハコートポ
リイミド膜５をエッチングマスクとして、図５（ｅ）の
ようにパッシベーション膜３，４をエッチングするとい
う方法である。このようにすれば、フォトレジスト除去
工程が不要となるので、上述したような問題点は無くな
るし、工程も削減できる。
フォトレジスト（図３（ｄ）の８）のコーティング→ホ
トリソグラフィー（図３（ｄ））→パッシベーション膜
エッチング（図４（ｅ））という工程を経ずに、直ちに
図５（ｄ）のようにウェハコートポリイミド膜５をコー
ティングし、パターニングした後、そのウェハコートポ
リイミド膜５をエッチングマスクとして、図５（ｅ）の
ようにパッシベーション膜３，４をエッチングするとい
う方法である。このようにすれば、フォトレジスト除去
工程が不要となるので、上述したような問題点は無くな
るし、工程も削減できる。
【００２４】しかし、上記のような方法においても、さ
らに以下のような問題点のあることがわかった。
らに以下のような問題点のあることがわかった。
【００２５】つまり、ポリイミド膜を形成するには、ポ
リイミド前駆体溶液を半導体基板上にスピンコーティン
グし、その後最大３００〜４００℃の温度まで、段階的
に熱処理を加えて、前駆体を加熱縮合させて、最終的な
被膜を得るのであるが、ポリイミド前駆体溶液中または
パッシベーション膜４上に、図６のようにパーティクル
９が存在した場合、図６（ａ）のように、パーティクル
９を中心として、コーティング膜５が大きくはじくこと
がよくある。これは、ポリイミド前駆体溶液のぬれ性が
一般にあまり良くないためである。このような状態でウ
ェハコートポリイミド膜５をパターニングし、そのウェ
ハコートポリイミド膜５をエッチングマスクとしてパッ
シベーション膜３，４をエッチングすると、図６（ｂ）
のように、本来の開口部６，７ではない所にも開口部１
０が形成されてしまう。メタル配線が微細なパタンとな
っている所で、上記開口部１０が形成されると、この部
分からの水分やイオンの侵入によってメタル配線２が腐
食して、不良品となってしまう。
リイミド前駆体溶液を半導体基板上にスピンコーティン
グし、その後最大３００〜４００℃の温度まで、段階的
に熱処理を加えて、前駆体を加熱縮合させて、最終的な
被膜を得るのであるが、ポリイミド前駆体溶液中または
パッシベーション膜４上に、図６のようにパーティクル
９が存在した場合、図６（ａ）のように、パーティクル
９を中心として、コーティング膜５が大きくはじくこと
がよくある。これは、ポリイミド前駆体溶液のぬれ性が
一般にあまり良くないためである。このような状態でウ
ェハコートポリイミド膜５をパターニングし、そのウェ
ハコートポリイミド膜５をエッチングマスクとしてパッ
シベーション膜３，４をエッチングすると、図６（ｂ）
のように、本来の開口部６，７ではない所にも開口部１
０が形成されてしまう。メタル配線が微細なパタンとな
っている所で、上記開口部１０が形成されると、この部
分からの水分やイオンの侵入によってメタル配線２が腐
食して、不良品となってしまう。
【００２６】以上のような問題点を解決するには、次の
ような製造工程を用いる事が有効である。それを第２の
実施例として図７，８に示し、以下に説明する。
ような製造工程を用いる事が有効である。それを第２の
実施例として図７，８に示し、以下に説明する。
【００２７】まず、図７（ａ）のように上層にメタル配
線パタン２が形成されている半導体基板１上に、図７
（ｂ）のようにポリイミド膜３を５００〜２０００Å程
度の厚さにコーティングする。
線パタン２が形成されている半導体基板１上に、図７
（ｂ）のようにポリイミド膜３を５００〜２０００Å程
度の厚さにコーティングする。
【００２８】次に、図７（ｃ）に示すように、ポリイミ
ド膜３にボンディングパッド部６やスクライブライン部
７等の開口部を形成する。
ド膜３にボンディングパッド部６やスクライブライン部
７等の開口部を形成する。
【００２９】次に、図７（ｄ）のように、プラズマＣＶ
Ｄ−ＳｉＮ膜４を５０００〜１００００Å程度の厚さで
全面にコーティングする。
Ｄ−ＳｉＮ膜４を５０００〜１００００Å程度の厚さで
全面にコーティングする。
【００３０】次に図８（ｅ）のように、ウェハコートポ
リイミド膜５を３〜１０μｍ程度の厚さに全面にコーテ
ィングする。９はパーティクルであり、このパーティク
ルを中心にウェハコートポリイミド膜５が、はじいてい
る様子を示している。
リイミド膜５を３〜１０μｍ程度の厚さに全面にコーテ
ィングする。９はパーティクルであり、このパーティク
ルを中心にウェハコートポリイミド膜５が、はじいてい
る様子を示している。
【００３１】次に図８（ｆ）のように、ウェハコートポ
リイミド膜５にボンディングパッド部６、スクライブラ
イン部７等の開口部のためのパターンを形成する。そし
て、図８（ｇ）のように、ウェハコートポリイミド膜５
をエッチングマスクとしてプラズマＣＶＤ−ＳｉＮ膜４
をエッチングする。この場合、エッチング条件として、
プラズマＣＶＤ−ＳｉＮ膜４は速やかにエッチングする
が、ポリイミド膜３及び５はほとんどエッチングしない
ような条件を選んでエッチングするので、ポリイミド膜
５のはじきによって形成されていた開口部１０は、ポリ
イミド膜３には転写されない。このため、この部分から
水分やイオンが侵入してメタル配線パタン２が腐食され
ることはない。
リイミド膜５にボンディングパッド部６、スクライブラ
イン部７等の開口部のためのパターンを形成する。そし
て、図８（ｇ）のように、ウェハコートポリイミド膜５
をエッチングマスクとしてプラズマＣＶＤ−ＳｉＮ膜４
をエッチングする。この場合、エッチング条件として、
プラズマＣＶＤ−ＳｉＮ膜４は速やかにエッチングする
が、ポリイミド膜３及び５はほとんどエッチングしない
ような条件を選んでエッチングするので、ポリイミド膜
５のはじきによって形成されていた開口部１０は、ポリ
イミド膜３には転写されない。このため、この部分から
水分やイオンが侵入してメタル配線パタン２が腐食され
ることはない。
【００３２】
【発明の効果】以上説明したように、本発明によれば半
導体装置の表面保護膜として、その最下層膜を有機系物
質（実施例ではポリイミド）としたために、メタル配線
の断線などの悪影響を除去でき、信頼性に優れた半導体
素子を提供できるとともに、製造においてもレジストを
パターニングマスクに使わないようにしたため、工程削
減が実現でき、生産性よく信頼性の高い半導体素子を得
られる。
導体装置の表面保護膜として、その最下層膜を有機系物
質（実施例ではポリイミド）としたために、メタル配線
の断線などの悪影響を除去でき、信頼性に優れた半導体
素子を提供できるとともに、製造においてもレジストを
パターニングマスクに使わないようにしたため、工程削
減が実現でき、生産性よく信頼性の高い半導体素子を得
られる。
【図１】本発明の実施例の構造
【図２】従来例の構造
【図３】従来例の製造工程（その１）
【図４】従来例の製造工程（その２）
【図５】本発明の製造工程の第１実施例
【図６】本発明の製造工程の第１実施例の問題点説明図
【図７】本発明の製造工程の第２実施例（その１）
【図８】本発明の製造工程の第２実施例（その２）
１ 基板 ２ メタル配線 ３ ポリイミド膜 ４ ＳｉＮ膜 ５ ウェハコートポリイミド膜 ６，７ 開口部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/31
Claims (5)
- 【請求項１】 半導体装置の表面保護膜として、少なく
ともその最下層膜を有機系物質とすることを特徴とする
半導体素子の表面保護膜。 - 【請求項２】 前記最下層膜をポリイミド膜とすること
を特徴とする請求項１記載の半導体素子の表面保護膜。 - 【請求項３】 （ａ）半導体基板上に、表面保護膜とし
てまず最下層に有機系物質を形成し、その上にその最下
層膜とは異なる絶縁膜を保護膜として形成する工程、 （ｂ）前記絶縁膜の上に上層の保護膜として絶縁膜を形
成する工程、 （ｃ）前記上層の絶縁膜をパターニングする工程、 （ｄ）前記上層の絶縁膜のパターンをマスクにして、前
記で形成された下層の保護膜をパターニングする工程、 以上の工程を含むことを特徴とする半導体素子の表面保
護膜の製造方法。 - 【請求項４】 前記最下層膜を、その後の工程で必要な
所定箇所部分を、予めパターニングしておくことを特徴
とする請求項３記載の半導体素子の表面保護膜の製造方
法。 - 【請求項５】 前記最下層の有機系物質をポリイミド膜
とすることを特徴とする請求項３および４記載の半導体
素子の表面保護膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP565192A JPH05190533A (ja) | 1992-01-16 | 1992-01-16 | 半導体素子の表面保護膜およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP565192A JPH05190533A (ja) | 1992-01-16 | 1992-01-16 | 半導体素子の表面保護膜およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05190533A true JPH05190533A (ja) | 1993-07-30 |
Family
ID=11617035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP565192A Pending JPH05190533A (ja) | 1992-01-16 | 1992-01-16 | 半導体素子の表面保護膜およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05190533A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008535222A (ja) * | 2005-03-25 | 2008-08-28 | ヴィシャイ ジェネラル セミコンダクター エルエルシー | １つのマスクをもちいてプレーナダイオードを形成するための工程 |
| JP2016207707A (ja) * | 2015-04-16 | 2016-12-08 | 日本電信電話株式会社 | 半導体装置およびその製造方法 |
| CN108364857A (zh) * | 2018-02-28 | 2018-08-03 | 中国电子科技集团公司第十三研究所 | 半导体芯片保护层的制备方法和半导体芯片 |
-
1992
- 1992-01-16 JP JP565192A patent/JPH05190533A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008535222A (ja) * | 2005-03-25 | 2008-08-28 | ヴィシャイ ジェネラル セミコンダクター エルエルシー | １つのマスクをもちいてプレーナダイオードを形成するための工程 |
| JP2016207707A (ja) * | 2015-04-16 | 2016-12-08 | 日本電信電話株式会社 | 半導体装置およびその製造方法 |
| CN108364857A (zh) * | 2018-02-28 | 2018-08-03 | 中国电子科技集团公司第十三研究所 | 半导体芯片保护层的制备方法和半导体芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4321284A (en) | Manufacturing method for semiconductor device | |
| JPH05190533A (ja) | 半導体素子の表面保護膜およびその製造方法 | |
| US6589712B1 (en) | Method for forming a passivation layer using polyimide layer as a mask | |
| JPS63142A (ja) | 半導体装置の製造方法 | |
| JPS59195844A (ja) | 半導体装置の製造方法 | |
| JP3997554B2 (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| JPS63182839A (ja) | 半導体装置 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JP3168629B2 (ja) | 半導体装置の製造方法 | |
| JPH0212807A (ja) | 半導体装置 | |
| JPS62261153A (ja) | 半導体装置の製造方法 | |
| KR100718803B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH1174165A (ja) | 半導体装置の製造方法 | |
| KR100850082B1 (ko) | 반도체 소자 제조시 본딩 패드 형성 방법 | |
| JPS615550A (ja) | 半導体装置およびその製造方法 | |
| JPH0383341A (ja) | 半導体装置の製造方法 | |
| JP3624823B2 (ja) | 半導体装置及びその製造方法 | |
| JP2942063B2 (ja) | 半導体装置の製造方法 | |
| JPH0645316A (ja) | 半導体装置およびその製造方法 | |
| JPH0342493B2 (ja) | ||
| JPS61114557A (ja) | 半導体装置の製造方法 | |
| JPH0438827A (ja) | 半導体装置の製造方法 | |
| JPS63221630A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001107 |