JPS61114557A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61114557A JPS61114557A JP23620184A JP23620184A JPS61114557A JP S61114557 A JPS61114557 A JP S61114557A JP 23620184 A JP23620184 A JP 23620184A JP 23620184 A JP23620184 A JP 23620184A JP S61114557 A JPS61114557 A JP S61114557A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating film
- metal wiring
- film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(1)発明の属する技術分野
本発明は、多層配線構造を有する半導体装置の層間絶縁
膜の形成方法を改良した半導体装置の製造方法に関する
。
膜の形成方法を改良した半導体装置の製造方法に関する
。
(2)従来技術の説明
従来行なわれてきた、多層配線構造を有する半導体装置
の層間絶縁膜を滑らかにする方法を第1図(a)〜(C
)を用いて説明する。
の層間絶縁膜を滑らかにする方法を第1図(a)〜(C
)を用いて説明する。
まず、第1図(a)において、素子保護用の絶縁膜2を
シリコン基板1上に形成する。次に第1の金属配線層4
をその上に形成し、ひきつづきCVD法によりPSG層
間絶縁膜3を成長する。
シリコン基板1上に形成する。次に第1の金属配線層4
をその上に形成し、ひきつづきCVD法によりPSG層
間絶縁膜3を成長する。
次に、シリカフィルム液(ケイ素化合物をアルコールに
溶解したもの)をスピンコーターで塗布し、第1の金属
配線層4があるため450℃以下でアニールを行なう。
溶解したもの)をスピンコーターで塗布し、第1の金属
配線層4があるため450℃以下でアニールを行なう。
次に、PSG層間絶縁膜3上に、ホトレジスト6をマス
クにして第1スルーホールを開孔する。この時、PSG
層間絶縁膜3とホトレジスト6との密着不良等の理由に
より第1図(b)のA部よりエツチング液が浸入する。
クにして第1スルーホールを開孔する。この時、PSG
層間絶縁膜3とホトレジスト6との密着不良等の理由に
より第1図(b)のA部よりエツチング液が浸入する。
よってシリカフィルム膜5は、PSG層間絶縁膜3より
、同じエツチング液に対して、エツチング速度がかなり
早いため、大部分をエツチング除去されてしまう(第1
図(b))。
、同じエツチング液に対して、エツチング速度がかなり
早いため、大部分をエツチング除去されてしまう(第1
図(b))。
次に、第2の金属配線層7をホトエッチングエ程により
形成すると、PSG層間絶縁膜3のオーバーハング箇所
(第1図(C)のB部)において、金属配線の段切れや
アルミ残りによる金属配線間のシェードなどの問題が従
来の製造方法に発生した。
形成すると、PSG層間絶縁膜3のオーバーハング箇所
(第1図(C)のB部)において、金属配線の段切れや
アルミ残りによる金属配線間のシェードなどの問題が従
来の製造方法に発生した。
(3)発明の目的
本発明の目的は、層間絶縁膜を滑らかにし、層間絶縁膜
上の金属配線の段切れ及びアルミ残りによる金属配線間
のシ冒−トを防ぐ点にある。
上の金属配線の段切れ及びアルミ残りによる金属配線間
のシ冒−トを防ぐ点にある。
(4)発明の構成
この目的のため本発明では、多層配線構造を有する半導
体装置の素子が形成され、素子保護用の絶縁膜成長後第
1の配線層を設け、その上にシリカフィルム液をスピン
コーター、その後熱処理を行なう。ひきつづきたとえば
CVD法により、PSG膜等のガラス膜を成長し、これ
を層間絶縁膜とし次いで第2の配線層を形成するもので
ある。
体装置の素子が形成され、素子保護用の絶縁膜成長後第
1の配線層を設け、その上にシリカフィルム液をスピン
コーター、その後熱処理を行なう。ひきつづきたとえば
CVD法により、PSG膜等のガラス膜を成長し、これ
を層間絶縁膜とし次いで第2の配線層を形成するもので
ある。
(5)実施例
次に本発明の実施例について第2図(a)〜(C)を用
いて説明する。
いて説明する。
まず、従来法(81図(a))と同様、第1の金属配線
層4を形成する。矢にシリカフィルム液をスピンコータ
ーで塗布し、450℃以下でアニールをし、シリカフィ
ルム膜5を形成する。
層4を形成する。矢にシリカフィルム液をスピンコータ
ーで塗布し、450℃以下でアニールをし、シリカフィ
ルム膜5を形成する。
次に、CVD法によりPEG層間絶縁膜3を成長させる
(第2図ta> >。
(第2図ta> >。
次に、PSG層間絶縁膜3上に、ホトレジスト6をマス
クにして第1スルーホールを開孔する(第2図(b))
。
クにして第1スルーホールを開孔する(第2図(b))
。
次に第2の金属配線層7をホトエツチング工程によりパ
ターンニングする(第2図−C))。
ターンニングする(第2図−C))。
この実施例に示すように、層間絶縁膜上の第1スルーホ
ール開孔工程において(第2図(b))ホトレジスト6
とPSG層間絶縁膜3との密着不良等の理由により、エ
ツチング液の浸入があってもシリカフィルム膜5は、I
jSGM間絶縁膜3によりカバーされているため、オー
バーエッチは起らず、第1図(C)のBの部分のような
オーバーハング箇所が発生しない。よってPSG層間絶
縁膜3上の第2の金属配線層7の段切れ及びアルミ残り
によるシ3−トを防ぐことが出来る。
ール開孔工程において(第2図(b))ホトレジスト6
とPSG層間絶縁膜3との密着不良等の理由により、エ
ツチング液の浸入があってもシリカフィルム膜5は、I
jSGM間絶縁膜3によりカバーされているため、オー
バーエッチは起らず、第1図(C)のBの部分のような
オーバーハング箇所が発生しない。よってPSG層間絶
縁膜3上の第2の金属配線層7の段切れ及びアルミ残り
によるシ3−トを防ぐことが出来る。
(6)発明の効果
本発明は以上説明したように層間絶縁膜を滑らかにする
ことにより、金属配線の段切れ及びシ嘗−トを無くし歩
留向上の効果がある。
ことにより、金属配線の段切れ及びシ嘗−トを無くし歩
留向上の効果がある。
第1図(a)〜(C)は、従来技術の一実施例における
半導体装置の製造工程を示す断面図であり、同図におい
て、1はシリコン基板、2は絶縁膜、3はPSG層間絶
縁膜、4は第1の金属配線層、5はシリカフィルム膜、
6はフォトレジスト、7は第2の金属配線層である。 第2図18)〜(C)は、本発明の一実施例における半
導体装置の製造工程を示す断面図であり、1はシリコン
基板、2は絶縁膜、3はPEG層間絶縁膜、4は@iの
金属配線層、5はシリカフィルム膜、6はフォトレジス
ト、7は第2の金属配線層である。 代理人 弁理士 内 原 音 (0L) (C) 御1図 、−1 (久) 第2図
半導体装置の製造工程を示す断面図であり、同図におい
て、1はシリコン基板、2は絶縁膜、3はPSG層間絶
縁膜、4は第1の金属配線層、5はシリカフィルム膜、
6はフォトレジスト、7は第2の金属配線層である。 第2図18)〜(C)は、本発明の一実施例における半
導体装置の製造工程を示す断面図であり、1はシリコン
基板、2は絶縁膜、3はPEG層間絶縁膜、4は@iの
金属配線層、5はシリカフィルム膜、6はフォトレジス
ト、7は第2の金属配線層である。 代理人 弁理士 内 原 音 (0L) (C) 御1図 、−1 (久) 第2図
Claims (1)
- 多層配線構造を有する半導体装置の製造方法において
、半導体素子が形成され絶縁膜で、おおわれた半導体基
板上に第1の配線層を設け、その上にシリカフィルム液
をスピンコートし、その後熱処理を行ない、次にガラス
膜を形成し、該ガラス膜上に第2の配線層を形成するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23620184A JPS61114557A (ja) | 1984-11-09 | 1984-11-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23620184A JPS61114557A (ja) | 1984-11-09 | 1984-11-09 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61114557A true JPS61114557A (ja) | 1986-06-02 |
Family
ID=16997277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23620184A Pending JPS61114557A (ja) | 1984-11-09 | 1984-11-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61114557A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6324643A (ja) * | 1986-07-17 | 1988-02-02 | Nec Kyushu Ltd | 半導体装置の製造方法 |
-
1984
- 1984-11-09 JP JP23620184A patent/JPS61114557A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6324643A (ja) * | 1986-07-17 | 1988-02-02 | Nec Kyushu Ltd | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5210054A (en) | Method for forming a contact plug | |
JPS61114557A (ja) | 半導体装置の製造方法 | |
JPS59195844A (ja) | 半導体装置の製造方法 | |
JPS6242522A (ja) | 半導体装置の製造方法 | |
JPS62166522A (ja) | 半導体装置の製造方法 | |
JP2702010B2 (ja) | 半導体装置の製造方法 | |
JPH0330986B2 (ja) | ||
JPS63182839A (ja) | 半導体装置 | |
JP2950059B2 (ja) | 半導体装置の製造方法 | |
JPS6362352A (ja) | 半導体装置の製造方法 | |
JPH0427703B2 (ja) | ||
JPS59232443A (ja) | 半導体装置の製造方法 | |
JPS5815253A (ja) | 半導体装置の電極製造方法 | |
JPS59184532A (ja) | 半導体装置の製造方法 | |
KR100265990B1 (ko) | 반도체장치의 금속배선 형성방법 | |
KR0137813B1 (ko) | 모스 트랜지스터(mosfet)의 금속 배선 형성 방법 | |
JPH02151052A (ja) | 半導体装置の製造方法 | |
JPS6015948A (ja) | 半導体装置の製造法 | |
JPH03297134A (ja) | パターン形成方法 | |
JPS58115834A (ja) | 半導体装置の製造方法 | |
JPS61256743A (ja) | 半導体装置の製造方法 | |
JPS61141157A (ja) | 半導体素子の製造方法 | |
JPH0291968A (ja) | メモリ装置の製造方法 | |
JPS6358927A (ja) | 半導体装置の製造方法 | |
JPS6054468A (ja) | 半導体集積回路装置の製造方法 |