JPS58115834A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58115834A JPS58115834A JP56210182A JP21018281A JPS58115834A JP S58115834 A JPS58115834 A JP S58115834A JP 56210182 A JP56210182 A JP 56210182A JP 21018281 A JP21018281 A JP 21018281A JP S58115834 A JPS58115834 A JP S58115834A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- thickness
- insulating film
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかか〕、特に配線の断
線を防止するのに有効な半導体装置の製造方法に関する
。
線を防止するのに有効な半導体装置の製造方法に関する
。
半導体装置は、拡散、ＩＩ化、気相成長、フォトリソグ
ラフィ、エツチングなどの工程のくりかえしで作製され
るが、その九めに一般に、活性領域の上にはこれらの絶
縁膜や導電膜が多層に重なシあって１段差が非常に大き
くなってしまう欠点がある。このため、配線としてＡＪ
を用いて配線を行うと、Ｒ差の大きな部分でＡｊ断１ｔ
−起こすという欠陥が発生しやすく、製造歩留上及び信
頼性上の両面からＡＪ段切れに対する有効な対策が望ま
れている。
ラフィ、エツチングなどの工程のくりかえしで作製され
るが、その九めに一般に、活性領域の上にはこれらの絶
縁膜や導電膜が多層に重なシあって１段差が非常に大き
くなってしまう欠点がある。このため、配線としてＡＪ
を用いて配線を行うと、Ｒ差の大きな部分でＡｊ断１ｔ
−起こすという欠陥が発生しやすく、製造歩留上及び信
頼性上の両面からＡＪ段切れに対する有効な対策が望ま
れている。
従来の対策としては１重量モル濃度が１２〜１５モル％
の高濃度Ｐ８Ｇ（リン珪酸ガラス）を気相成長した後に
、９５０℃〜１０００℃の熱処理を加えて該Ｐ８Ｇｔ−
だらすことによって、Ａ１段切れの少ない平たんな面を
得ていた。しかし、Ｐ２Ｏのリン濃度が高いため、プラ
スチック・パッケージに封入する半導体装置等では、水
の浸入により容易にＡＩが腐食されてしまうという重大
な欠点があった。
の高濃度Ｐ８Ｇ（リン珪酸ガラス）を気相成長した後に
、９５０℃〜１０００℃の熱処理を加えて該Ｐ８Ｇｔ−
だらすことによって、Ａ１段切れの少ない平たんな面を
得ていた。しかし、Ｐ２Ｏのリン濃度が高いため、プラ
スチック・パッケージに封入する半導体装置等では、水
の浸入により容易にＡＩが腐食されてしまうという重大
な欠点があった。
他方、該Ｐ８Ｇｌｌ中のリン濃度を下げてゆくと。
耐湿性は向上するものの、ＰＥＧを成長した後の熱処理
で該Ｐ８Ｇｌ［が十分にだれてくれず、ＡＩ断線に対す
る表面の平たん化に対しては有効でないという欠点があ
った。
で該Ｐ８Ｇｌ［が十分にだれてくれず、ＡＩ断線に対す
る表面の平たん化に対しては有効でないという欠点があ
った。
そこで、リン濃度が少なくても１表面を平九ん化するこ
とのできる有力な方法として、液状のガラス性物質を塗
布し加熱硬化する方法が近年注目されている。液状ガラ
ス性物質としてシリカフィルム（米国Ｅｍｕ １ ｓ目
ｏｎｅ社製品の商品名）を用いた場合には、塗布で塗る
ため１表面の凸部には少なく、凹部には多くシリカフィ
ルムが残シ、我面の平九ん化には非常に有効な方法であ
ることが認められている。しかしながら、シリカフィル
ムのみを厚く塗布した場合には、シリカフィルム中の溶
剤を乾燥してゆく過程で体積の収縮がある丸め、シリカ
フィルム自体にクラックが発生しやす１
いという欠点があシ、あｔｂ厚く塗ることができないと
いう欠点がある。そこで、シリカフィルムを用いるには
通常の気相成長法等で形成した絶縁膜とシリカフィルム
を共用することがよい方法と考えられている。
とのできる有力な方法として、液状のガラス性物質を塗
布し加熱硬化する方法が近年注目されている。液状ガラ
ス性物質としてシリカフィルム（米国Ｅｍｕ １ ｓ目
ｏｎｅ社製品の商品名）を用いた場合には、塗布で塗る
ため１表面の凸部には少なく、凹部には多くシリカフィ
ルムが残シ、我面の平九ん化には非常に有効な方法であ
ることが認められている。しかしながら、シリカフィル
ムのみを厚く塗布した場合には、シリカフィルム中の溶
剤を乾燥してゆく過程で体積の収縮がある丸め、シリカ
フィルム自体にクラックが発生しやす１
いという欠点があシ、あｔｂ厚く塗ることができないと
いう欠点がある。そこで、シリカフィルムを用いるには
通常の気相成長法等で形成した絶縁膜とシリカフィルム
を共用することがよい方法と考えられている。
例えば、＠１図に示すように、ソース・ドレイン領域１
７．１８の形成された半導体基板１０上に設けられた厚
さ約５０ＯＡのゲート酸化膜１１上に１例えばゲートと
してリンをドープしたポリシリコン多結晶シリコン１２
がバターニングされている場合に、咳ポリシリコンの段
部におけるＭ配線の断線を防止するために、予め厚さ約
１０００Ａのシリコン窒化膜１３．平たん部の厚さ約９
０ＯＡのシリカフィルム層１４及び厚さ約１μｍのシリ
コン窒化膜１５を形成した上に、Ａノ配線１６ｔ１．２
μｍ程度の厚さで形成していた。
７．１８の形成された半導体基板１０上に設けられた厚
さ約５０ＯＡのゲート酸化膜１１上に１例えばゲートと
してリンをドープしたポリシリコン多結晶シリコン１２
がバターニングされている場合に、咳ポリシリコンの段
部におけるＭ配線の断線を防止するために、予め厚さ約
１０００Ａのシリコン窒化膜１３．平たん部の厚さ約９
０ＯＡのシリカフィルム層１４及び厚さ約１μｍのシリ
コン窒化膜１５を形成した上に、Ａノ配線１６ｔ１．２
μｍ程度の厚さで形成していた。
しかしながら、このようにして作製された半導体素子の
ポリシリコン上のＡｊｉｉｌ！線の膜厚囚とポリシリコ
ン段部におけるＡＩ配線の膜厚β）との比ＣＢ／Ａ）
は約０．３であった。すなわち、ポリシリコン段部に
おいてＡｊ配線の厚さがかな９薄くなりており、製造工
程のばらつきによってはＡ７配線の断線が起こり、製造
歩留夛が低下する。また、製造時には断線の起らないも
のでも、使用中にいわゆるエレクトロマイグレーシーン
によって前記段部でＡｊ配線の断線が起こりやすく、半
導体装置の信頼性を低下させる大きな原因になる。
ポリシリコン上のＡｊｉｉｌ！線の膜厚囚とポリシリコ
ン段部におけるＡＩ配線の膜厚β）との比ＣＢ／Ａ）
は約０．３であった。すなわち、ポリシリコン段部に
おいてＡｊ配線の厚さがかな９薄くなりており、製造工
程のばらつきによってはＡ７配線の断線が起こり、製造
歩留夛が低下する。また、製造時には断線の起らないも
のでも、使用中にいわゆるエレクトロマイグレーシーン
によって前記段部でＡｊ配線の断線が起こりやすく、半
導体装置の信頼性を低下させる大きな原因になる。
本発明は、シリカフィルムのような液状ガラス性物質を
用いて表面平九ん化を行うに轟りて、当該ガラス性物質
を上下で挾んでいる絶縁膜の厚さの比を適宜選択するこ
とにより、前記従来技術の欠点を解消し、製造歩留シ及
び信頼性の優れた半導体装置の製造方法を提供するもの
である。
用いて表面平九ん化を行うに轟りて、当該ガラス性物質
を上下で挾んでいる絶縁膜の厚さの比を適宜選択するこ
とにより、前記従来技術の欠点を解消し、製造歩留シ及
び信頼性の優れた半導体装置の製造方法を提供するもの
である。
本発明の半導体装置製造方法は、半導体基板上に形成さ
れた段部を含む所定領域上に第１の絶縁膜を形成する工
程と、＃記＠１の絶縁膜上に液状のガラス性物質を塗布
し加熱硬化して膜を形成することによシ前記段部を平た
ん化する工程と、前記ガラス性物質膜上に前記Ｉｌｌの
絶縁膜より４薄い第２の絶縁膜を形成する工程と、前記
第２の絶縁膜の所定領域上に配線を形成する工１を含む
ことを特徴とするものである。
れた段部を含む所定領域上に第１の絶縁膜を形成する工
程と、＃記＠１の絶縁膜上に液状のガラス性物質を塗布
し加熱硬化して膜を形成することによシ前記段部を平た
ん化する工程と、前記ガラス性物質膜上に前記Ｉｌｌの
絶縁膜より４薄い第２の絶縁膜を形成する工程と、前記
第２の絶縁膜の所定領域上に配線を形成する工１を含む
ことを特徴とするものである。
本発明は前記ガラス性物質膜上に前記第１の絶縁膜より
も薄い第２の絶縁膜を形成したのち、その上に配線を形
成すると、段部における配線の厚さが薄くならないとい
う知見に基づくものである。
も薄い第２の絶縁膜を形成したのち、その上に配線を形
成すると、段部における配線の厚さが薄くならないとい
う知見に基づくものである。
以下１本発明の製造方法ｔＭＯ８のゲート部における配
線形成に実施した場合の一実施例に基づき１本発明の詳
細な説明する。
線形成に実施した場合の一実施例に基づき１本発明の詳
細な説明する。
まず、第２図に示すように、半導体基板２０上に厚さ５
００人のゲート酸化膜２１を形成し１例えばゲートとし
てリンをドープしたポリシリコン２２をバターニングし
て形成する０次Ｊ／ＣＨ１えばイオン注入法によりＡｓ
ｔドープ後、熱処理を行ってソース・ドレイン領域２７
．２８ｔ−形成する。
００人のゲート酸化膜２１を形成し１例えばゲートとし
てリンをドープしたポリシリコン２２をバターニングし
て形成する０次Ｊ／ＣＨ１えばイオン注入法によりＡｓ
ｔドープ後、熱処理を行ってソース・ドレイン領域２７
．２８ｔ−形成する。
次いで、プラズマ法によシ厚さ１．０μｍのシリコン窒
化膜２３を形成する０次に、液状ガラス性物質として粘
［２Ｃｐａ のシリカフィルムｔ４０００甲で１０式塗
布したのち、３００℃、１時間及び９００℃、３０分間
のステップ熱処理を行って前記シリカフィルムを硬化収
縮させ、シリカフィルム層２４を形成する０次いでプラ
ズマ法によｐ厚さ１００ＯＡのシリコン窒化１［２５ｔ
−成長させたのち、厚さ１．２μｍＣ）Ａｊ配置１２６
を形成する。
化膜２３を形成する０次に、液状ガラス性物質として粘
［２Ｃｐａ のシリカフィルムｔ４０００甲で１０式塗
布したのち、３００℃、１時間及び９００℃、３０分間
のステップ熱処理を行って前記シリカフィルムを硬化収
縮させ、シリカフィルム層２４を形成する０次いでプラ
ズマ法によｐ厚さ１００ＯＡのシリコン窒化１［２５ｔ
−成長させたのち、厚さ１．２μｍＣ）Ａｊ配置１２６
を形成する。
このようにシリカフィルム層２４上に薄いシリコン窒化
１［２５を形成したのち、Ａｌ配線２６を形成し九場合
１段部でのＡ！配線の形状が大幅に改曽され、ポリシリ
コンの平たん部上のＡｊ膜厚（”Ａ／１＄） は約０
．７５になる。第３図に示したのは、＠１層目の絶縁膜
厚（ｔｌ）と＠２層目の絶縁膜厚（ｔ２）との比（１１
７１１）１パラメーターとしたときのポリシリコン上で
のＡＪｌ［厚（５）とポリシリコン段部でのＡ！膜厚（
Ｂｌとの比（Ｂ／Ａ ）をプロットしたものである。従
来はｔｚ／ｌ、が１より大きなところで用いられていた
ためＢ／Ａの比は０．５以下であったが、”２／ｌｓ
が１より大きな領域を用いればＢ／Ａの比が０．５以
上となシ、段部に於けるＡＪ配線形状の秀れた半導体素
子を得ることができる。
１［２５を形成したのち、Ａｌ配線２６を形成し九場合
１段部でのＡ！配線の形状が大幅に改曽され、ポリシリ
コンの平たん部上のＡｊ膜厚（”Ａ／１＄） は約０
．７５になる。第３図に示したのは、＠１層目の絶縁膜
厚（ｔｌ）と＠２層目の絶縁膜厚（ｔ２）との比（１１
７１１）１パラメーターとしたときのポリシリコン上で
のＡＪｌ［厚（５）とポリシリコン段部でのＡ！膜厚（
Ｂｌとの比（Ｂ／Ａ ）をプロットしたものである。従
来はｔｚ／ｌ、が１より大きなところで用いられていた
ためＢ／Ａの比は０．５以下であったが、”２／ｌｓ
が１より大きな領域を用いればＢ／Ａの比が０．５以
上となシ、段部に於けるＡＪ配線形状の秀れた半導体素
子を得ることができる。
１ なお１本発明の実施列では、第１層目、
＠２層目の絶縁膜としてプラズマ法で形成したシリコン
窒化膜を用いて説明したが、Ｃの絶縁膜は、気相成長法
によるシリコン酸化ＩＩ、気相成長法によるＰ８Ｇｌ［
など他の絶縁膜で龜よいことは言うまで本ない。
＠２層目の絶縁膜としてプラズマ法で形成したシリコン
窒化膜を用いて説明したが、Ｃの絶縁膜は、気相成長法
によるシリコン酸化ＩＩ、気相成長法によるＰ８Ｇｌ［
など他の絶縁膜で龜よいことは言うまで本ない。
また、シリカフィルム中のリン濃度については述べなか
ったが、これは自由に選択することができる。
ったが、これは自由に選択することができる。
更に１本発明の製造方法は上記実施例に限らず広く半導
体装置の段部における配線形成に用いて有効であること
はもちろんである。
体装置の段部における配線形成に用いて有効であること
はもちろんである。
第１図は従来の製造方法を説明するための半導体素子の
断面図、＠２図は本発明の実施例を示す断面図％第３図
は本発明の効果を示すためのグラフである。 １１．２１・・・・・・ゲート酸化膜、１２，２２・・
・・・・ポリシリコン、１３．２３・・・・・・＠１層
目の絶縁膜。 １４．２４・・・・・・シリカフィルム、、１５．２り
・・・・・・第２層目の絶縁ＩＩ％１６．２６・・・・
・・Ａｊ配線、１７．１８，２７．２８・・・・・・ソ
ース・ドレイン領域、Ａ・・・・・・平たん部の上のＡ
Ｊ！ｆｉｌｌ厚、Ｂ・・・・・・ポリ第 ／閉
比 ％ 第 ２ 図 ０、／ ／ ／θ覇杷緑
用廻厚比 （ｔｚ／ｌｔ） 第 ３ 図
断面図、＠２図は本発明の実施例を示す断面図％第３図
は本発明の効果を示すためのグラフである。 １１．２１・・・・・・ゲート酸化膜、１２，２２・・
・・・・ポリシリコン、１３．２３・・・・・・＠１層
目の絶縁膜。 １４．２４・・・・・・シリカフィルム、、１５．２り
・・・・・・第２層目の絶縁ＩＩ％１６．２６・・・・
・・Ａｊ配線、１７．１８，２７．２８・・・・・・ソ
ース・ドレイン領域、Ａ・・・・・・平たん部の上のＡ
Ｊ！ｆｉｌｌ厚、Ｂ・・・・・・ポリ第 ／閉
比 ％ 第 ２ 図 ０、／ ／ ／θ覇杷緑
用廻厚比 （ｔｚ／ｌｔ） 第 ３ 図
Claims (1)
- 【特許請求の範囲】 半導体基板上に形成された段部を含む所定領域上に第１
の絶縁膜を形成する工程と、前記第１の絶縁膜上に液状
のガラス性物質を塗布し加熱硬化して膜を形成すること
によ＃）前記段部を平たん化する工程と、＃記ガラス性
物質膜上に前記第１の絶縁膜よりも薄い第２の絶縁膜を
形成する工程と。 前記＠２の絶縁膜上の所定領域上に配Ｉｍを形成する工
程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56210182A JPS58115834A (ja) | 1981-12-29 | 1981-12-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56210182A JPS58115834A (ja) | 1981-12-29 | 1981-12-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58115834A true JPS58115834A (ja) | 1983-07-09 |
| JPS6248380B2 JPS6248380B2 (ja) | 1987-10-13 |
Family
ID=16585134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56210182A Granted JPS58115834A (ja) | 1981-12-29 | 1981-12-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58115834A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61196555A (ja) * | 1985-02-26 | 1986-08-30 | Nec Corp | 多層配線の形成方法 |
| JPS6324643A (ja) * | 1986-07-17 | 1988-02-02 | Nec Kyushu Ltd | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5425178A (en) * | 1977-07-27 | 1979-02-24 | Fujitsu Ltd | Manufacture for semiconductor device |
| JPS54103674A (en) * | 1978-02-01 | 1979-08-15 | Nec Corp | Production of semiconductor device |
-
1981
- 1981-12-29 JP JP56210182A patent/JPS58115834A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5425178A (en) * | 1977-07-27 | 1979-02-24 | Fujitsu Ltd | Manufacture for semiconductor device |
| JPS54103674A (en) * | 1978-02-01 | 1979-08-15 | Nec Corp | Production of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61196555A (ja) * | 1985-02-26 | 1986-08-30 | Nec Corp | 多層配線の形成方法 |
| JPS6324643A (ja) * | 1986-07-17 | 1988-02-02 | Nec Kyushu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6248380B2 (ja) | 1987-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58115834A (ja) | 半導体装置の製造方法 | |
| JPH03179778A (ja) | 薄膜半導体形成用絶縁基板 | |
| KR950005459B1 (ko) | 반도체 장치 제조 방법 | |
| JPH0523056B2 (ja) | ||
| JPH0346977B2 (ja) | ||
| JPS59148350A (ja) | 半導体装置の製造方法 | |
| JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| JPH035656B2 (ja) | ||
| JPH0376033B2 (ja) | ||
| KR960006339B1 (ko) | 반도체장치의 제조방법 | |
| JPH01200672A (ja) | コプレーナ型トランジスタ及びその製造方法 | |
| JPS6343886B2 (ja) | ||
| JPH0427703B2 (ja) | ||
| JPH05206303A (ja) | 半導体装置の製造方法 | |
| JPH0334322A (ja) | 半導体装置の製造方法 | |
| JPH0613605A (ja) | 半導体装置及びその製造方法 | |
| JPS6297331A (ja) | 半導体装置の製造方法 | |
| JPS63293948A (ja) | 層間絶縁膜の形成方法 | |
| JPS6018144B2 (ja) | 半導体装置の製造方法 | |
| JPS61131482A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH05226479A (ja) | 半導体装置の製造方法 | |
| JPH04186778A (ja) | 半導体装置の製造方法 | |
| JPH0320086A (ja) | 半導体記憶装置の製造方法 | |
| JPS5867046A (ja) | 半導体装置の製造方法 |