JPS6343886B2 - - Google Patents
Info
- Publication number
- JPS6343886B2 JPS6343886B2 JP57023203A JP2320382A JPS6343886B2 JP S6343886 B2 JPS6343886 B2 JP S6343886B2 JP 57023203 A JP57023203 A JP 57023203A JP 2320382 A JP2320382 A JP 2320382A JP S6343886 B2 JPS6343886 B2 JP S6343886B2
- Authority
- JP
- Japan
- Prior art keywords
- phosphorus
- polycrystalline silicon
- glass film
- silicon layer
- phosphorus glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 65
- 229910052698 phosphorus Inorganic materials 0.000 claims description 56
- 239000011574 phosphorus Substances 0.000 claims description 56
- 239000011521 glass Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 20
- 238000000576 coating method Methods 0.000 claims description 16
- 238000001947 vapour-phase growth Methods 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 40
- 239000002184 metal Substances 0.000 description 28
- 239000012212 insulator Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000007797 corrosion Effects 0.000 description 7
- 238000005260 corrosion Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910001111 Fine metal Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 150000003016 phosphoric acids Chemical class 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法にかかり、と
くに段差を有する半導体装置の段部を滑らかに
し、容易に微細な金属配線を可能にする製造方法
に関する。
くに段差を有する半導体装置の段部を滑らかに
し、容易に微細な金属配線を可能にする製造方法
に関する。
近年、半導体装置は、高密度化、高速化を実現
する為に、微細パターン化が進むとともに、多結
晶シリコン層を積極的に用いる技術が利用されて
いる。例えば、シリコンゲート型MOS半導体装
置では、多結晶シリコン層をゲート電極及び配線
層として用いており、絶縁物を介して前記多結晶
シリコン層を横切つて金属配線層が形成されてい
る。これら多結晶シリコン層を用いる半導体装置
では、多結晶シリコン層を横切る金属配線が多結
晶シリコン層の段部で断線しないように、多結晶
シリコン層の段部を滑らかにしている。本発明
は、多結晶シリコン層段部に於ける金属配線の断
線を防止するとともに、樹脂封入に耐え得る信頼
性を有する半導体装置の製造方法に関するもので
ある。
する為に、微細パターン化が進むとともに、多結
晶シリコン層を積極的に用いる技術が利用されて
いる。例えば、シリコンゲート型MOS半導体装
置では、多結晶シリコン層をゲート電極及び配線
層として用いており、絶縁物を介して前記多結晶
シリコン層を横切つて金属配線層が形成されてい
る。これら多結晶シリコン層を用いる半導体装置
では、多結晶シリコン層を横切る金属配線が多結
晶シリコン層の段部で断線しないように、多結晶
シリコン層の段部を滑らかにしている。本発明
は、多結晶シリコン層段部に於ける金属配線の断
線を防止するとともに、樹脂封入に耐え得る信頼
性を有する半導体装置の製造方法に関するもので
ある。
従来の多結晶シリコン層を用いている半導体装
置の製法について、シリコンゲート型MOS ICを
例に第１図を用いて説明する。
置の製法について、シリコンゲート型MOS ICを
例に第１図を用いて説明する。
シリコン基板１上に通常の選択酸化法を用い
て、フイールド酸化膜２を形成した後、熱酸化に
より、ゲート酸化膜３を形成する。次に多結晶シ
リコン層４を全面に形成し通常のフオトエツチン
グ工程を用いて、ゲート電極５及び配線用の多結
晶シリコン層のパターン６を形成する。この場合
パターニングされた多結晶シリコン層の断面形状
は、非常に急峻であるので、絶縁物を介して前記
多結晶シリコン層を横切つて形成された金属配線
は、前記多結晶シリコン層の段部で切断される。
この金属配線の断線を防止する為従来の技術で
は、多結晶シリコン層パターンを形成した後、高
濃度のリンを含んだリンガラス膜７を気相成長法
により形成し、高温熱処理を行うことによつて、
リンガラス膜の流動性を利用して多結晶シリコン
層の段部の形状を滑らかにし、多結晶シリコン層
を横断する配線金属８の形成を可能にしていた。
て、フイールド酸化膜２を形成した後、熱酸化に
より、ゲート酸化膜３を形成する。次に多結晶シ
リコン層４を全面に形成し通常のフオトエツチン
グ工程を用いて、ゲート電極５及び配線用の多結
晶シリコン層のパターン６を形成する。この場合
パターニングされた多結晶シリコン層の断面形状
は、非常に急峻であるので、絶縁物を介して前記
多結晶シリコン層を横切つて形成された金属配線
は、前記多結晶シリコン層の段部で切断される。
この金属配線の断線を防止する為従来の技術で
は、多結晶シリコン層パターンを形成した後、高
濃度のリンを含んだリンガラス膜７を気相成長法
により形成し、高温熱処理を行うことによつて、
リンガラス膜の流動性を利用して多結晶シリコン
層の段部の形状を滑らかにし、多結晶シリコン層
を横断する配線金属８の形成を可能にしていた。
しかしながら従来方法では、多結晶シリコン層
段部を滑らかにし、配線金属の断線を防止するこ
とはできたが、多結晶シリコン層の段部を滑らか
にする為に形成していた高濃度のリンを含んだリ
ンガラス膜と配線金属が反応を起し、配線金属が
腐食されるという欠点があつた。つまり、従来方
法で製造した半導体装置を樹脂封入し、高湿中で
動作させた場合、樹脂中を浸入してきた水分とリ
ンガラス中のリンにより、リン酸ができ、このリ
ン酸が配線金属を溶解させ、半導体装置の動作を
不能にするという重大な欠点があつた。
段部を滑らかにし、配線金属の断線を防止するこ
とはできたが、多結晶シリコン層の段部を滑らか
にする為に形成していた高濃度のリンを含んだリ
ンガラス膜と配線金属が反応を起し、配線金属が
腐食されるという欠点があつた。つまり、従来方
法で製造した半導体装置を樹脂封入し、高湿中で
動作させた場合、樹脂中を浸入してきた水分とリ
ンガラス中のリンにより、リン酸ができ、このリ
ン酸が配線金属を溶解させ、半導体装置の動作を
不能にするという重大な欠点があつた。
この問題を解決する為に、リンガラス膜中のリ
ン濃度を８モル％以下に下げれば配線金属の腐食
は防止できたが、リン濃度を下げたことによりリ
ンガラス膜の充分な流動性が得られず、多結晶シ
リコン層の段差部で配線金属が断線する。また配
線金属の断線を防止する為に、多結晶シリコン層
のパターンエツチング工程で、多結晶シリコン層
のエツチング後の形状にテーパーをつけようとす
ると、加工寸法精度が悪くなる等の問題があり容
易にこの問題の解決をみる方法がなかつた。
ン濃度を８モル％以下に下げれば配線金属の腐食
は防止できたが、リン濃度を下げたことによりリ
ンガラス膜の充分な流動性が得られず、多結晶シ
リコン層の段差部で配線金属が断線する。また配
線金属の断線を防止する為に、多結晶シリコン層
のパターンエツチング工程で、多結晶シリコン層
のエツチング後の形状にテーパーをつけようとす
ると、加工寸法精度が悪くなる等の問題があり容
易にこの問題の解決をみる方法がなかつた。
本発明は、前述した欠点を解決しながら、多結
晶シリコン層の段部を滑らかにし、金属配線の断
線をなくすとともに、配線金属の腐食をなくし、
かつ、微細パターン化に適した新規な製造方法に
関するものである。つまり、本発明の目的とする
ところは、段差を有する半導体装置の表面を滑ら
かにし、絶縁物を介して前記段差部を横断する金
属配線の断線を防止するとともに、配線金属の腐
食をも防止する新規な製造方法を提供することに
ある。
晶シリコン層の段部を滑らかにし、金属配線の断
線をなくすとともに、配線金属の腐食をなくし、
かつ、微細パターン化に適した新規な製造方法に
関するものである。つまり、本発明の目的とする
ところは、段差を有する半導体装置の表面を滑ら
かにし、絶縁物を介して前記段差部を横断する金
属配線の断線を防止するとともに、配線金属の腐
食をも防止する新規な製造方法を提供することに
ある。
すなわち本発明の特徴は、段差を有する半導体
基板の表面に、気相成長による第１の絶縁物を形
成する工程と、塗布法による第２の絶縁物を形成
する工程と、気相成長による第３の絶縁物を形成
する工程を含み、熱処理を行うことによつて、半
導体基板の前記段部を滑らかにする半導体装置の
製造方法にある。この場合気相成長による第１及
び第３の絶縁物が、４〜８モル％のリンガラス膜
であることが好ましい。又は、塗布法による第２
の絶縁物が８モル％以下のリンガラス膜であるこ
とが好ましい。又は、気相成長による第１及び第
３の絶縁物が、同一のリン濃度を有するリンガラ
ス膜であることが好ましい。又は、気相成長によ
る第１及び第３の絶縁物を形成した後の工程でそ
れぞれ高温熱処理を行い絶縁物の高温における流
動性を利用して段差部上の絶縁物形状を滑らかに
することが好ましい。
基板の表面に、気相成長による第１の絶縁物を形
成する工程と、塗布法による第２の絶縁物を形成
する工程と、気相成長による第３の絶縁物を形成
する工程を含み、熱処理を行うことによつて、半
導体基板の前記段部を滑らかにする半導体装置の
製造方法にある。この場合気相成長による第１及
び第３の絶縁物が、４〜８モル％のリンガラス膜
であることが好ましい。又は、塗布法による第２
の絶縁物が８モル％以下のリンガラス膜であるこ
とが好ましい。又は、気相成長による第１及び第
３の絶縁物が、同一のリン濃度を有するリンガラ
ス膜であることが好ましい。又は、気相成長によ
る第１及び第３の絶縁物を形成した後の工程でそ
れぞれ高温熱処理を行い絶縁物の高温における流
動性を利用して段差部上の絶縁物形状を滑らかに
することが好ましい。
以下、本発明をシリコンゲート型MOS ICに適
用した実施例について第２図を用いて説明する。
用した実施例について第２図を用いて説明する。
(1) シリコン基板上１に、フイールド酸化膜２を
通常の選択熱酸化によつて0.8〜1.0μ程度形成
する。この場合フイールド部分のシリコン基板
表面濃度は、フイールド部分の電界による反較
層の形成を防ぐ為、他の部分よりも１桁程度濃
くしておく。
通常の選択熱酸化によつて0.8〜1.0μ程度形成
する。この場合フイールド部分のシリコン基板
表面濃度は、フイールド部分の電界による反較
層の形成を防ぐ為、他の部分よりも１桁程度濃
くしておく。
(2) 通常の熱酸化によつてゲート酸化膜３を1000
Å程度形成する。
Å程度形成する。
(3) SiH4ガスの熱分解を利用した減圧気相成長
法により、多結晶シリコン層４を全面に0.3〜
0.7μ程度形成する。
法により、多結晶シリコン層４を全面に0.3〜
0.7μ程度形成する。
(4) 通常のフオトエツチング工程を用いて、ゲー
ト電極５及び配線６となる多結晶シリコン層の
パターンを形成する微細パターンでかつ精密な
加工寸法を必要とする場合、エツチング工程で
は、平行平板型のドライエツチング装置を用い
ているので、断面形状は、非常に急峻となる。
ト電極５及び配線６となる多結晶シリコン層の
パターンを形成する微細パターンでかつ精密な
加工寸法を必要とする場合、エツチング工程で
は、平行平板型のドライエツチング装置を用い
ているので、断面形状は、非常に急峻となる。
(5) ソース、ドレイン領域及び多結晶シリコン層
５，６へ熱拡散法もしくはイオン注入法等によ
り、不純物をドープし、ソース、ドレイン領域
の拡散層９，１０を形成する。
５，６へ熱拡散法もしくはイオン注入法等によ
り、不純物をドープし、ソース、ドレイン領域
の拡散層９，１０を形成する。
(6) SiH4，PH3ガスを用いて酸素雰囲気中で気
相成長法により、８モル％以下のリンを含んだ
第１のリンガラス膜１１を0.2〜0.7μ程度形成
する。
相成長法により、８モル％以下のリンを含んだ
第１のリンガラス膜１１を0.2〜0.7μ程度形成
する。
(7) 900℃〜1100℃の温度で熱処理を行い、リン
ガラス膜の流動性を利用して、多結晶シリコン
層段部を若干滑らかにする。
ガラス膜の流動性を利用して、多結晶シリコン
層段部を若干滑らかにする。
(8) 塗布法によつてリンを含んだリンガラス膜１
２を500Å〜3000Å程度形成する。塗布法によ
るリンガラス膜は、段部に厚く、平担部に薄く
形成されるので第２図Ｃに示すように段部を埋
めるような形状に形成できる。
２を500Å〜3000Å程度形成する。塗布法によ
るリンガラス膜は、段部に厚く、平担部に薄く
形成されるので第２図Ｃに示すように段部を埋
めるような形状に形成できる。
(9) SiH4，PH3ガスを用いて、酸素雰囲気中で
気相成長法により８モル％以下のリンを含んだ
第３のリンガラス膜１３を0.5〜1.0μ程度形成
する。塗布法によるリンガラス膜が多結晶シリ
コン層段部を埋めるように形成されているの
で、多結晶シリコン層段部では、かなり滑らか
なリンガラス膜を形成することができる。
気相成長法により８モル％以下のリンを含んだ
第３のリンガラス膜１３を0.5〜1.0μ程度形成
する。塗布法によるリンガラス膜が多結晶シリ
コン層段部を埋めるように形成されているの
で、多結晶シリコン層段部では、かなり滑らか
なリンガラス膜を形成することができる。
(10) 900℃〜1100℃の温度で熱処理を行い、リン
ガラス膜の流動性を利用して多結晶シリコン層
の段部を更に滑らかにする。
ガラス膜の流動性を利用して多結晶シリコン層
の段部を更に滑らかにする。
(11) 通常のフオトエツチング工程を用いて拡散層
９及び多結晶シリコン層６からの電極引き出し
用のコンタクトホールを形成する。
９及び多結晶シリコン層６からの電極引き出し
用のコンタクトホールを形成する。
(12) 配線金属を全面に被着し、通常のフオトエツ
チング工程を用いて、金属配線８のパターンを
形成を行う。
チング工程を用いて、金属配線８のパターンを
形成を行う。
(13) 400℃〜500℃のフオーミングガス中でシン
ターを行い、配線金属８と拡散層９及び多結晶
シリコン層６とのオーミツクコンタクトを形成
する。
ターを行い、配線金属８と拡散層９及び多結晶
シリコン層６とのオーミツクコンタクトを形成
する。
(14) パツシベーシヨン用のリンガラス膜を気相
成長法により全面に成形し、通常のフオトエツ
チング工程を用いて電極引き出し用パツト部を
開孔して半導体装置の完成となる。
成長法により全面に成形し、通常のフオトエツ
チング工程を用いて電極引き出し用パツト部を
開孔して半導体装置の完成となる。
上記実施例に示したように、本発明によれば、
多結晶シリコン層段部を気相成長によるリンガラ
ス膜を形成した後、高温熱処理によつて段部を若
干滑らかにし塗布法によるリンガラス膜を形成す
ることにより段部を埋め、再び気相成長によるリ
ンガラス膜を形成し熱処理によるリンガラスの流
動性を利用してさらに多結晶シリコン層段部を滑
らかにすることによつて容易に微細な金属配線パ
ターンの形成を可能にできる。
多結晶シリコン層段部を気相成長によるリンガラ
ス膜を形成した後、高温熱処理によつて段部を若
干滑らかにし塗布法によるリンガラス膜を形成す
ることにより段部を埋め、再び気相成長によるリ
ンガラス膜を形成し熱処理によるリンガラスの流
動性を利用してさらに多結晶シリコン層段部を滑
らかにすることによつて容易に微細な金属配線パ
ターンの形成を可能にできる。
本実施例において塗布法によるリンガラス膜で
多結晶シリコン層段部を滑らかにした後、直に金
属配線を形成した場合は、段部の滑らかさは不充
分であり、配線金属の断線を引き起し、また、塗
布法によるリンガラス膜は非常に軟らかく、後工
程の配線金属のパターン形成の際エツチングされ
てしまうという欠点がある。
多結晶シリコン層段部を滑らかにした後、直に金
属配線を形成した場合は、段部の滑らかさは不充
分であり、配線金属の断線を引き起し、また、塗
布法によるリンガラス膜は非常に軟らかく、後工
程の配線金属のパターン形成の際エツチングされ
てしまうという欠点がある。
また、塗布法によつてリンを含んだ酸化膜を形
成し、多結晶シリコン層段部を滑らかにした後、
熱処理によるリンガラス膜の流動性を利用してさ
らに段部を滑らかにしようとする場合、塗布法に
よつて形成したリンを含んだ酸化膜を高温で熱処
理を行うと酸化膜に亀裂が生じ、この方法にも不
具合がある。
成し、多結晶シリコン層段部を滑らかにした後、
熱処理によるリンガラス膜の流動性を利用してさ
らに段部を滑らかにしようとする場合、塗布法に
よつて形成したリンを含んだ酸化膜を高温で熱処
理を行うと酸化膜に亀裂が生じ、この方法にも不
具合がある。
従つて本発明で示したように、気相成長による
リンガラス膜を形成して、高温熱処理によつて段
部を若干滑らかにし、塗布法によるリンガラス膜
で多結晶シリコン層段部をかなり滑らかにした
後、気相成長によるリンガラス膜を形成し熱処理
を行い、さらに段部を滑らかにする方法が、酸化
膜亀裂を発生されることもなく、しかも多結晶シ
リコン層段部を滑らかにし配線金属の断線を防止
できる。
リンガラス膜を形成して、高温熱処理によつて段
部を若干滑らかにし、塗布法によるリンガラス膜
で多結晶シリコン層段部をかなり滑らかにした
後、気相成長によるリンガラス膜を形成し熱処理
を行い、さらに段部を滑らかにする方法が、酸化
膜亀裂を発生されることもなく、しかも多結晶シ
リコン層段部を滑らかにし配線金属の断線を防止
できる。
次に、樹脂封止を行つた前記製法を用いて作製
した半導体装置において、リンガラス膜中のリン
濃度とAlの腐食の関係を調べてみると、リンガ
ラス膜中のリン濃度を８モル％以下にすれば配線
金属の腐食が起り難くなる。しかし、リンガラス
膜の熱処理による流動性を調べた結果、４モル％
以下では、リンガラス膜の熱処理による流動性を
観察することはできなかつた。従つて本発明に示
すように４モル％〜８モル％のリンガラス膜を用
いれば、リンガラス膜の流動性を利用して、段部
の形状をさらに滑らかにするとともに、リンガラ
ス膜による配線金属の腐食を防止することができ
る。
した半導体装置において、リンガラス膜中のリン
濃度とAlの腐食の関係を調べてみると、リンガ
ラス膜中のリン濃度を８モル％以下にすれば配線
金属の腐食が起り難くなる。しかし、リンガラス
膜の熱処理による流動性を調べた結果、４モル％
以下では、リンガラス膜の熱処理による流動性を
観察することはできなかつた。従つて本発明に示
すように４モル％〜８モル％のリンガラス膜を用
いれば、リンガラス膜の流動性を利用して、段部
の形状をさらに滑らかにするとともに、リンガラ
ス膜による配線金属の腐食を防止することができ
る。
また本実施例において、気相成長によつて形成
する第１のリンガラス膜のリン濃度と第３のリン
ガラス層のリン濃度を同一にすれば、作業ミスを
防止でき製造管理上有利であり、また同一装置を
用いて、第１のリンガラス層、第２のリンガラス
層を成長することができるので量産上非常に好都
合である。
する第１のリンガラス膜のリン濃度と第３のリン
ガラス層のリン濃度を同一にすれば、作業ミスを
防止でき製造管理上有利であり、また同一装置を
用いて、第１のリンガラス層、第２のリンガラス
層を成長することができるので量産上非常に好都
合である。
さらに、気相成長によつて形成した第１，第２
のリンガラス層と塗布法によつて形成した酸化膜
中のリン濃も同一にすれば、同一の膨張係数，同
一の流動性を有するので、高温の熱処理工程を行
つても熱履歴によるひずみ（クラツク等）の発生
を心配する必要がない。
のリンガラス層と塗布法によつて形成した酸化膜
中のリン濃も同一にすれば、同一の膨張係数，同
一の流動性を有するので、高温の熱処理工程を行
つても熱履歴によるひずみ（クラツク等）の発生
を心配する必要がない。
本実施例では、多結晶シリコン層による段差に
ついて述べたが、高融点金属による段差について
も同様である。また塗布法による酸化膜で段部を
埋めたが、他の塗布法によつて形成できる高温熱
処理に耐え得る絶縁物でも可能である。
ついて述べたが、高融点金属による段差について
も同様である。また塗布法による酸化膜で段部を
埋めたが、他の塗布法によつて形成できる高温熱
処理に耐え得る絶縁物でも可能である。
本実施例では、シリコンゲート型MOS ICにつ
いて述べたが、他の半導体基板上に段差を有する
すべての半導体装置について有効である。
いて述べたが、他の半導体基板上に段差を有する
すべての半導体装置について有効である。
第１図は、従来法によるシリコンゲート型
MOS ICの製造方法の例について示す図である。
第２図は、本発明による実施例のシリコンゲート
型MOS ICの製造方法について示す図である。 図において、１……シリコン基板、２……フイ
ールド酸化膜、３……ゲート酸化膜、４……多結
晶シリコン、５……ゲート電極、６……配線多結
晶シリコン、７……高濃度リンガラス膜、８……
配線用金属、９，１０……拡散層、１１，１３…
…リンガラス膜、１２……塗布法によつて形成し
たリンガラス膜である。
MOS ICの製造方法の例について示す図である。
第２図は、本発明による実施例のシリコンゲート
型MOS ICの製造方法について示す図である。 図において、１……シリコン基板、２……フイ
ールド酸化膜、３……ゲート酸化膜、４……多結
晶シリコン、５……ゲート電極、６……配線多結
晶シリコン、７……高濃度リンガラス膜、８……
配線用金属、９，１０……拡散層、１１，１３…
…リンガラス膜、１２……塗布法によつて形成し
たリンガラス膜である。
Claims (1)
- １ 段部を有する半導体基板の表面に気相成長法
により４〜８モル％のリンを含有する第１のリン
ガラス膜を形成する工程と、前記第１のリンガラ
ス膜を900℃〜1100℃で熱処理して前記段部の表
面滑らかにする工程と、滑らかになつた前記第１
のリンガラス膜表面に塗布法により絶縁膜を形成
する工程と、前記絶縁膜表面に気相成長法により
４〜８モル％のリンを含有する第２のリンガラス
膜を形成する工程と、前記第２のリンガラス膜を
900℃〜1100℃で熱処理して前記段部の表面を更
に滑らかにする工程とを含むことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2320382A JPS58140130A (ja) | 1982-02-16 | 1982-02-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2320382A JPS58140130A (ja) | 1982-02-16 | 1982-02-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58140130A JPS58140130A (ja) | 1983-08-19 |
| JPS6343886B2 true JPS6343886B2 (ja) | 1988-09-01 |
Family
ID=12104105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2320382A Granted JPS58140130A (ja) | 1982-02-16 | 1982-02-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58140130A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669039B2 (ja) * | 1985-04-12 | 1994-08-31 | 株式会社リコー | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5133575A (ja) * | 1974-09-17 | 1976-03-22 | Nippon Telegraph & Telephone | Tasohaisenkozo |
| JPS53105385A (en) * | 1977-02-25 | 1978-09-13 | Fujitsu Ltd | Manufacture for semiconductor |
-
1982
- 1982-02-16 JP JP2320382A patent/JPS58140130A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5133575A (ja) * | 1974-09-17 | 1976-03-22 | Nippon Telegraph & Telephone | Tasohaisenkozo |
| JPS53105385A (en) * | 1977-02-25 | 1978-09-13 | Fujitsu Ltd | Manufacture for semiconductor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58140130A (ja) | 1983-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4305974A (en) | Method of manufacturing a semiconductor device | |
| US4191603A (en) | Making semiconductor structure with improved phosphosilicate glass isolation | |
| JPS6343886B2 (ja) | ||
| JPS62213141A (ja) | 半導体装置の製造方法 | |
| JPH01152650A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0629554A (ja) | 半導体装置の製造方法 | |
| JPS58115834A (ja) | 半導体装置の製造方法 | |
| JPH035656B2 (ja) | ||
| JPS6320383B2 (ja) | ||
| JPH0427703B2 (ja) | ||
| KR100260524B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPS6120154B2 (ja) | ||
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPS6214941B2 (ja) | ||
| JPS61198635A (ja) | 半導体装置の製造方法 | |
| JPH05226479A (ja) | 半導体装置の製造方法 | |
| JPS6297331A (ja) | 半導体装置の製造方法 | |
| JPH0320086A (ja) | 半導体記憶装置の製造方法 | |
| JPS60134445A (ja) | 半導体装置の製造方法 | |
| JPS60167379A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPS60115265A (ja) | 半導体装置及びその製造方法 | |
| JPS61131482A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPS58125834A (ja) | 半導体装置の製造方法 | |
| JPS58212166A (ja) | 半導体装置の製造方法 | |
| JPS61121439A (ja) | 半導体装置の製造方法 |