JPH0669039B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0669039B2 JPH0669039B2 JP60078897A JP7889785A JPH0669039B2 JP H0669039 B2 JPH0669039 B2 JP H0669039B2 JP 60078897 A JP60078897 A JP 60078897A JP 7889785 A JP7889785 A JP 7889785A JP H0669039 B2 JPH0669039 B2 JP H0669039B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- insulating film
- bpsg
- sog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 （技術分野） 本発明は、ＬＳＩなどの半導体装置を製造する方法に関
し、特に、配線層を形成する前に形成する絶縁膜の形成
方法に関するものである。
し、特に、配線層を形成する前に形成する絶縁膜の形成
方法に関するものである。
（従来技術） ＬＳＩなどの半導体装置において、配線が段差部で断線
するのを防止するために、絶縁膜は平坦化されることが
要求される。
するのを防止するために、絶縁膜は平坦化されることが
要求される。
絶縁膜としてＰＳＧ（リン・シリコンガラス）膜が使用
されている。しかし、プロセスの低温化が進んでいる現
状にあって、ＰＳＧ膜は１０００℃前後で熱処理しない
と十分に平坦化せず、低温リフロー（９５０℃以下）で
はステップ・カバレージの点で問題が出てくる。例え
ば、多層配線技術が用いられる半導体装置のように急峻
な段差が存在する場合、ＰＳＧ膜によってはその急峻な
段差を十分に緩和することはできない。なお、熱処理に
より平坦化することをリフローと呼ぶ。
されている。しかし、プロセスの低温化が進んでいる現
状にあって、ＰＳＧ膜は１０００℃前後で熱処理しない
と十分に平坦化せず、低温リフロー（９５０℃以下）で
はステップ・カバレージの点で問題が出てくる。例え
ば、多層配線技術が用いられる半導体装置のように急峻
な段差が存在する場合、ＰＳＧ膜によってはその急峻な
段差を十分に緩和することはできない。なお、熱処理に
より平坦化することをリフローと呼ぶ。
そこで、ＰＳＧにＢ（ボロン）を入れることにより低温
リフローが可能なＢＰＳＧ膜を絶縁膜として使用するこ
とが検討されている。ＢＰＳＧ膜は８５０〜９００℃程
度の温度でリフローできるため、低温リフローでもステ
ップ・カバレージに対する問題はなくなる。
リフローが可能なＢＰＳＧ膜を絶縁膜として使用するこ
とが検討されている。ＢＰＳＧ膜は８５０〜９００℃程
度の温度でリフローできるため、低温リフローでもステ
ップ・カバレージに対する問題はなくなる。
しかしながら、ＢＰＳＧ膜では、ＢとＰ（リン）の組成
により、その後に行なわれるリン拡散などの熱処理によ
り再結晶化が起り結晶が析出することがある、というこ
とがわかった。この結晶は直径が２０〜３０μｍの大き
さにも成長する。これに対し、ＢＰＳＧ膜に開けられる
コンタクトホールの径は例えば２μｍ程度であるので、
このＢＰＳＧ膜の結晶がコンタクトホール開孔後に発生
するとコンタクトホールが埋まってしまい、歩留りが低
下する。
により、その後に行なわれるリン拡散などの熱処理によ
り再結晶化が起り結晶が析出することがある、というこ
とがわかった。この結晶は直径が２０〜３０μｍの大き
さにも成長する。これに対し、ＢＰＳＧ膜に開けられる
コンタクトホールの径は例えば２μｍ程度であるので、
このＢＰＳＧ膜の結晶がコンタクトホール開孔後に発生
するとコンタクトホールが埋まってしまい、歩留りが低
下する。
また、段差のある表面にスピン塗布法によりＳＯＧ（ス
ピン・オン・ガラス）膜を形成して凹みを埋めることに
より、表面を平坦化する方法も行なわれている。しか
し、ＳＯＧ膜を塗布しただけでは、例えば、多層配線技
術が用いられる半導体装置のように急峻な段差が存在す
る場合、その急峻な段差を十分に緩和することはできな
い。
ピン・オン・ガラス）膜を形成して凹みを埋めることに
より、表面を平坦化する方法も行なわれている。しか
し、ＳＯＧ膜を塗布しただけでは、例えば、多層配線技
術が用いられる半導体装置のように急峻な段差が存在す
る場合、その急峻な段差を十分に緩和することはできな
い。
（目的） 本発明は、配線層が形成される前に形成される絶縁膜に
より表面の急峻な段差を緩和して平坦な状態にする方法
を提供することを目的とするものである。
より表面の急峻な段差を緩和して平坦な状態にする方法
を提供することを目的とするものである。
（構成） 本発明に係る製造方法は、配線層形成前に、絶縁膜を形
成しこの絶縁膜に熱処理を施して平坦にする工程を含む
半導体装置の製造方法において、熱処理を施す前の前記
絶縁膜は下層が平坦化前の段差の大きい部分でボロン濃
度が大きくなっているＣＶＤ法によるＢＰＳＧ膜であ
り、その上にＳＯＧ膜を形成した積層構造の絶縁膜であ
る。
成しこの絶縁膜に熱処理を施して平坦にする工程を含む
半導体装置の製造方法において、熱処理を施す前の前記
絶縁膜は下層が平坦化前の段差の大きい部分でボロン濃
度が大きくなっているＣＶＤ法によるＢＰＳＧ膜であ
り、その上にＳＯＧ膜を形成した積層構造の絶縁膜であ
る。
以下、実施例について本発明を具体的に説明する。
参考例 第１図（Ａ）ないし（Ｄ）に示される一連の工程は、参
考例を示すものである。
考例を示すものである。
（Ａ）シリコン基板２に、チャンネルストップ層４とＬ
ＯＣＯＳ法によるフィールド酸化膜６を形成した後、ゲ
ート酸化膜８を形成する。その後、ポリシリコン膜を形
成し、通常のフォトリソグラフィー工程によりパターン
化してゲート電極１０と配線１２とを形成する。
ＯＣＯＳ法によるフィールド酸化膜６を形成した後、ゲ
ート酸化膜８を形成する。その後、ポリシリコン膜を形
成し、通常のフォトリソグラフィー工程によりパターン
化してゲート電極１０と配線１２とを形成する。
（Ｂ）次に、ソース・ドレイン領域１４を形成した後、
絶縁膜として、Ｂを４モル％、Ｐを６モル％含有するＰ
ＳＧ膜１８を常圧ＣＶＤ法により約４０００Åの厚さに
形成する。
絶縁膜として、Ｂを４モル％、Ｐを６モル％含有するＰ
ＳＧ膜１８を常圧ＣＶＤ法により約４０００Åの厚さに
形成する。
（Ｃ）次に、ＢＰＳＧ膜１８の上にスピン塗布法（回転
数４０００r.p.m.）によりＳＯＧ膜２０を塗布し、４０
０℃でベーキングを行なう。
数４０００r.p.m.）によりＳＯＧ膜２０を塗布し、４０
０℃でベーキングを行なう。
（Ｄ）その後、９００℃でリフローを行ない、ＢＰＳＧ
膜１８及びＳＯＧ膜２０を平坦化させる。
膜１８及びＳＯＧ膜２０を平坦化させる。
以後は従来の方法に従ってコンタクトホールを開孔し、
リン拡散を行ない、メタル配線層を形成する。
リン拡散を行ない、メタル配線層を形成する。
この参考例において、工程（Ｄ）以後のリン拡散のため
の高温熱処理を行なってもＢＰＳＧ膜１８には再結晶化
は起こらなかった。
の高温熱処理を行なってもＢＰＳＧ膜１８には再結晶化
は起こらなかった。
また、この製造方法により得られたＭＯＳを２気圧、１
２０℃のＨ２Ｏ雰囲気中で２００時間の信頼性試験を行
なった結果、問題は全く発生しなかった。
２０℃のＨ２Ｏ雰囲気中で２００時間の信頼性試験を行
なった結果、問題は全く発生しなかった。
実施例 第２図（Ａ）ないし（Ｃ）に示される一連の工程は、Ｂ
ＰＳＧ膜のボロン濃度が不均一な場合の実施例を表わす
ものである。なお、第１図と同一部分には同一記号を付
す。
ＰＳＧ膜のボロン濃度が不均一な場合の実施例を表わす
ものである。なお、第１図と同一部分には同一記号を付
す。
（Ａ）シリコン基板２に、チャンネルストップ層４、フ
ィールド酸化膜６、ゲート酸化膜８を形成し、ポリシリ
コン膜のゲート電極１０と配線１２とを形成し、ソース
・ドレイン領域１４を形成する。その後、本実施例で
は、絶縁膜としてＰを６モル％含有するＰＳＧ膜２２を
常圧ＣＶＤ法により約４０００Åの厚さに形成する。
ィールド酸化膜６、ゲート酸化膜８を形成し、ポリシリ
コン膜のゲート電極１０と配線１２とを形成し、ソース
・ドレイン領域１４を形成する。その後、本実施例で
は、絶縁膜としてＰを６モル％含有するＰＳＧ膜２２を
常圧ＣＶＤ法により約４０００Åの厚さに形成する。
次に、イオン注入法によりボロンイオンを注入してＰＳ
Ｇ膜２２をＢＰＳＧ膜とするが、このとき製造中の半導
体装置のパターンから、段差の大きい部分（記号２４で
示される部分）のドーズ量が多くなるようにイオン注入
機をプログラムしておく。
Ｇ膜２２をＢＰＳＧ膜とするが、このとき製造中の半導
体装置のパターンから、段差の大きい部分（記号２４で
示される部分）のドーズ量が多くなるようにイオン注入
機をプログラムしておく。
（Ｂ）次に、イオン注入によりＢが入れられたＢＰＳＧ
膜２６の上にスピン塗布法（回転数400r.p.m.）により
ＳＯＧ膜２０を塗布し、４００℃でベーキングを行な
う。
膜２６の上にスピン塗布法（回転数400r.p.m.）により
ＳＯＧ膜２０を塗布し、４００℃でベーキングを行な
う。
（Ｃ）その後、９００℃でリフローを行ない、ＢＰＳＧ
膜２６及びＳＯＧ膜２０を平坦化させる。この場合、Ｂ
ＰＳＧ膜２６のうち平坦化前に段差の大きかった部分に
は多量のボロンイオンが注入されているので、段差の平
坦化が一層促進される。
膜２６及びＳＯＧ膜２０を平坦化させる。この場合、Ｂ
ＰＳＧ膜２６のうち平坦化前に段差の大きかった部分に
は多量のボロンイオンが注入されているので、段差の平
坦化が一層促進される。
本実施例において、工程（Ａ）で段差の大きい部分に多
量のイオン注入を行なうためにマスクを使用するように
してもよい。
量のイオン注入を行なうためにマスクを使用するように
してもよい。
本実施例の場合も後の熱処理によってＢＰＳＧ膜２６に
再結晶化は起こらず、また、信頼性試験の結果にも問題
はなかった。
再結晶化は起こらず、また、信頼性試験の結果にも問題
はなかった。
本発明はＭＯＳトランジスタやバイポーラトランジスタ
に限らず、絶縁膜の平坦化を要する全ての集積回路に適
用することができる。
に限らず、絶縁膜の平坦化を要する全ての集積回路に適
用することができる。
（効果） 本発明では、絶縁膜にＢＰＳＧ膜を使用して低温リフロ
ーによるステップカバレージを達成するとともに、ＢＰ
ＳＧ膜のリフローだけでは抑えきれない溝部分の凹みな
どをＳＯＧ膜で被覆することにより、一層優れたステッ
プカバレージを達成することができる。その結果、微細
化に伴なうメタル配線の断線やマイグレーションなどを
一層低減させることができる。また、多層メタル配線も
行ないやすくなる。
ーによるステップカバレージを達成するとともに、ＢＰ
ＳＧ膜のリフローだけでは抑えきれない溝部分の凹みな
どをＳＯＧ膜で被覆することにより、一層優れたステッ
プカバレージを達成することができる。その結果、微細
化に伴なうメタル配線の断線やマイグレーションなどを
一層低減させることができる。また、多層メタル配線も
行ないやすくなる。
また、ＢＰＳＧ膜上にＳＯＧ膜を形成することにより、
その後にリン拡散などの高温熱処理を行なってもＢＰＳ
Ｇ膜の問題点である再結晶化が起こらないようにするこ
ともできる。
その後にリン拡散などの高温熱処理を行なってもＢＰＳ
Ｇ膜の問題点である再結晶化が起こらないようにするこ
ともできる。
第１図（Ａ）ないし同図（Ｄ）は参考例を工程順に示す
半導体装置の断面図、第２図（Ａ）ないし同図（Ｃ）は
実施例を工程順に示す半導体装置の断面図であり、いず
れもハッチングは一部省略してある。 １８，２６……ＢＰＳＧ膜、２０……ＳＯＧ膜、２２…
…ＰＳＧ膜、２４……多量のボロンが注入される部分。
半導体装置の断面図、第２図（Ａ）ないし同図（Ｃ）は
実施例を工程順に示す半導体装置の断面図であり、いず
れもハッチングは一部省略してある。 １８，２６……ＢＰＳＧ膜、２０……ＳＯＧ膜、２２…
…ＰＳＧ膜、２４……多量のボロンが注入される部分。
Claims (1)
- 【請求項１】配線層形成前に、絶縁膜を形成しこの絶縁
膜に熱処理を施して平坦にする工程を含む半導体装置の
製造方法において、 熱処理前の前記絶縁膜は、下層が平坦化前の段差の大き
い部分でボロン濃度が大きくなっているＣＶＤ法による
ＢＰＳＧ膜であり、その上にＳＯＧ膜を形成した積層構
造の絶縁膜であることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60078897A JPH0669039B2 (ja) | 1985-04-12 | 1985-04-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60078897A JPH0669039B2 (ja) | 1985-04-12 | 1985-04-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61237449A JPS61237449A (ja) | 1986-10-22 |
| JPH0669039B2 true JPH0669039B2 (ja) | 1994-08-31 |
Family
ID=13674606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60078897A Expired - Lifetime JPH0669039B2 (ja) | 1985-04-12 | 1985-04-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669039B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01233739A (ja) * | 1988-03-14 | 1989-09-19 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2538722B2 (ja) * | 1991-06-20 | 1996-10-02 | 株式会社半導体プロセス研究所 | 半導体装置の製造方法 |
| JP2980052B2 (ja) * | 1997-03-31 | 1999-11-22 | 日本電気株式会社 | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58140130A (ja) * | 1982-02-16 | 1983-08-19 | Nec Corp | 半導体装置の製造方法 |
-
1985
- 1985-04-12 JP JP60078897A patent/JPH0669039B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61237449A (ja) | 1986-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5946107B2 (ja) | Ｍｉｓ型半導体装置の製造法 | |
| JPH10275805A (ja) | 半導体装置の製造方法 | |
| JPS6144470A (ja) | 集積回路チップにおける金属充填方法 | |
| JPH0669039B2 (ja) | 半導体装置の製造方法 | |
| JP2002299613A (ja) | 縦型電界効果トランジスタ及び半導体装置の製造方法 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JPS61237448A (ja) | 半導体装置の製造方法 | |
| JPH02125449A (ja) | 半導体装置の製造方法 | |
| JPH07273326A (ja) | 半導体装置とその製造方法 | |
| JPH0740587B2 (ja) | 半導体装置の製造方法 | |
| JPH0586653B2 (ja) | ||
| JPS60196936A (ja) | 半導体装置の製造方法 | |
| JP2822463B2 (ja) | 多層配線の形成方法 | |
| JPS61247073A (ja) | 半導体装置の製造方法 | |
| JPS62235752A (ja) | 半導体装置の製造方法 | |
| JPH0810681B2 (ja) | 半導体装置の製造方法 | |
| JPS61220355A (ja) | 半導体装置の製造方法 | |
| JPS62183142A (ja) | 半導体装置の製造方法 | |
| JPH06232280A (ja) | 半導体装置の製造方法 | |
| JPH02304918A (ja) | 半導体装置の製造方法 | |
| JPH0472630A (ja) | 半導体装置の製造方法 | |
| JPS60226128A (ja) | 半導体装置の製造方法 | |
| JPH11307632A (ja) | 半導体装置およびその製造方法 | |
| JPS628526A (ja) | 半導体集積回路の製造方法 | |
| JPH10256391A (ja) | 半導体装置の製造方法 |