JPH07273326A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH07273326A
JPH07273326A JP6185794A JP6185794A JPH07273326A JP H07273326 A JPH07273326 A JP H07273326A JP 6185794 A JP6185794 A JP 6185794A JP 6185794 A JP6185794 A JP 6185794A JP H07273326 A JPH07273326 A JP H07273326A
Authority
JP
Japan
Prior art keywords
film
semiconductor substrate
forming
insulating film
impurities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6185794A
Other languages
English (en)
Inventor
Shigeki Sugimoto
茂樹 杉本
Hiroyuki Kamijo
浩幸 上条
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6185794A priority Critical patent/JPH07273326A/ja
Publication of JPH07273326A publication Critical patent/JPH07273326A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【構成】本発明の第一においては、ゲ−ト電極を構成す
るW32やTiNの形成を、不純物拡散のための熱処理
を行った後に行う。本発明の第二においては、不純物の
イオン注入を行う前に、エッチングによって膜厚にばら
つきが生じた半導体基板12表面に形成されている絶縁
膜14表面上に新たに絶縁膜22を形成し直し、その後
イオン注入を行う。 【効果】本発明の第一によれば、熱処理によるWやTi
Nの膜応力の変化によるゲ−ト電極の劣化とWやTiN
の膜表面の異常酸化を防ぐことができる。また本発明の
第二によれば、ゲ−トエッジ部における絶縁破壊を防ぐ
ことができ、またしきい値電圧VTHのばらつきとジャン
クションリ−ク電流の増加を防ぐことができる。以上に
よりトランジスタに対する信頼性が向上する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置とその製造方
法、特にMOSトランジスタのゲ−ト電極とその製造方
法に関する。
【0002】
【従来の技術】従来の技術として、金属層と多結晶シリ
コン膜の積層構造を有するMOSトランジスタのゲ−ト
電極の製造方法を、図3を用いて説明する。まず図3
(a)のように半導体基板101を熱酸化して、この表
面に膜厚100オングストロームのシリコン酸化膜10
2を形成し、さらにLPCVD法を用いてリン(以下
P)を含む膜厚1500オングストロームの多結晶シリ
コン膜103と、DCマグネトロンスパッタ法を用い
て、膜厚500オングストロームの窒化チタン(以下T
iN)膜104と膜厚1000オングストロームのタン
グステン(以下W)膜105を半導体基板101上に成
膜する。この様に高融点金属であるTiNをWと多結晶
シリコンの間に介在させることにより、後の高温工程に
おいてWと多結晶シリコン膜が化合することを防いでい
る。この後、フォトリソグラフィ法により所定のMOS
トランジスタ電極パタ−ン106をフォトレジストで形
成し、この電極パターン106をマスクとしてRIE(R
eactive Ion Etching)法によるエッチングで、W膜10
5、TiN膜104、多結晶シリコン膜103を順にエ
ッチングし、ゲート電極を形成する。
【0003】続いて図3(b)に示すように、フォトレ
ジストの電極パターン106を酸素プラズマを用いて灰
化除去し、イオン注入法を用いて半導体基板101中に
ひ素(以下As)をW膜105、TiN膜104、多結
晶シリコン膜103をマスクとして、加速エネルギー3
5keV、ドーズ量5×1013atoms・cm-2で注
入し、不純物領域112を形成する。さらにLPCVD
(Low Pressure Chemical Vapour Deposition) 法を用い
てシリコン窒化膜をゲート電極が形成されている半導体
基板101上に堆積し、これをRIE法によりエッチン
グして電極側面にサイドウオ−ルスペ−サ111を形成
する。このサイドウオ−ルスペ−サ111はLDD(Lig
htly Doped Drain) 構造を形成するために形成するもの
である。
【0004】続いて図3(c)に示すように、イオン注
入法により半導体基板中にAsをサイドウオールスペー
サ111をマスクとして、加速エネルギー40keV、
ドーズ量1×1015atoms・cm-2で注入し、不純
物領域121を形成する。次にプラズマCVD法を用い
て膜厚6000オングストロームのシリコン酸化膜12
2を、ゲート電極が形成された半導体基板101上に堆
積した後、注入された不純物の活性化のため、ランプ加
熱により950℃、3分間のアニ−ルを行う。次に化学
的機械研磨(以下CMP)法にてシリコン酸化膜122
表面を研磨し平坦化する。
【0005】続いて図3(d)に示すように、フォトリ
ソグラフィ法により、スル−ホ−ルパタ−ンをフォトレ
ジストにより形成し、これをマスクにRIE法でシリコ
ン酸化膜122をエッチングし、スル−ホ−ル131を
形成する。次にフォトレジストを酸素プラズマで灰化除
去し、その後DCマグネトロンスパッタ法により、シリ
コンと銅を含有するAl膜132を堆積し、フォトリソ
グラフィ法とRIE法によるエッチングでAl膜132
を所定のパタ−ンに形成し、電解効果型トランジスタが
形成される。
【0006】
【発明が解決しようとする課題】上記の製造方法を用い
た場合では、電極を構成する多結晶シリコン膜とWを接
して積層に形成した場合に、不純物の拡散等を目的とす
る高温工程においてWと多結晶シリコン膜が化合すると
いう問題点がある。これを防ぐために多結晶シリコン膜
との化合が起こりにくいTiNを、Wと多結晶シリコン
膜の間に介在させる必要がある。
【0007】また、ゲート電極を構成するTiNとWを
堆積した後に、不純物の拡散等を目的とする高温熱処理
を行うとTiN、Wの膜応力の変化によるゲ−ト絶縁膜
の劣化が起きるという問題点がある。これはゲ−ト電極
を構成する多結晶シリコン膜と、TiNやWの温度に対
する体積の変化の割合が大きく異なるために発生する。
またTiN、Wの異常酸化が発生しやすいという問題点
がある。これは高温による熱処理によってTiN、Wの
表面に不必要な酸化膜が形成されてしまうというもので
ある。
【0008】また、ゲ−ト電極のパタ−ニングの際のエ
ッチングによって、ゲ−ト電極と基板表面の境界である
ゲ−トエッジ部が特に大きくダメージを受け、ゲ−トエ
ッジ部でシリコン酸化膜の破壊が発生しやすくなり、耐
圧が低下するという問題点がある。さらにサイドウオ−
ルスペ−サを形成するためのエッチングによって、半導
体基板表面のシリコン酸化膜に膜厚のばらつきが発生す
る。このように半導体基板上のシリコン酸化膜にダメー
ジを受けた状態で、ソ−ス及びドレインとなる領域へ不
純物をイオン注入するため、シリコン酸化膜の膜厚のば
らつきによる不純物濃度のばらつきが生じる。この結
果、しきい値電圧VTHのばらつきや、結晶欠陥の発生に
よるジャンクションリ−ク電流の増加が発生するという
問題点がある。
【0009】以上のように従来のゲ−ト電極の製造方法
においては、ゲ−ト電極を構成するWと多結晶シリコン
膜の化合、WやTiNの膜応力の変化によるゲ−ト電極
の劣化、WやTiNの異常酸化が発生する等の問題点が
ある。また、ゲ−ト電極形成のエッチングの際に、ゲ−
トエッジ部が大きくダメ−ジを受け絶縁膜の破壊が発生
しやすくなるという問題点がある。さらにゲ−ト電極形
成のエッチングと、サイドウオ−ルスペ−サの形成のエ
ッチングの際に、半導体基板表面のシリコン酸化膜の膜
厚にのばらつきが発生し、この状態で不純物領域へイオ
ン注入を行うために、不純物領域内において不純物濃度
のばらつきが起こる。この結果、しきい値電圧のばらつ
きや、ジャンクションリ−ク電流が増加するという問題
点がある。 以上により、ゲ−ト電極の劣化を防ぐとと
もに、絶縁膜の破壊による耐圧の低下、及び不純物濃度
のばらつきによるしきい値電圧VTHのばらつきと、ジャ
ンクションリ−ク電流の増加を防ぎ、トランジスタの信
頼性を向上させることを目的とする。
【0010】
【課題を解決するための手段】上記目的を達成するため
に本願第一発明においては、ゲ−ト電極を構成する金属
層の形成を、不純物拡散のための熱処理を行った後に行
う。形成方法としては、半導体基板の絶縁膜表面上に導
電性の膜を形成し、エッチングによりゲート電極形状を
得る。この後、この導電性の膜をマスクとしてソース及
びドレインを形成する領域に不純物をイオン注入し、続
いて熱処理により注入された不純物の拡散を行う。この
後、ゲ−ト電極として導電性の膜上に金属膜を堆積す
る。
【0011】また本願第二発明においては、ゲートエッ
ジ部における絶縁膜のダメージによる耐圧の低下と、不
純物領域における不純物濃度のばらつきを防ぐために、
不純物のイオン注入を行う前に、エッチングによって膜
厚にばらつきが生じた半導体基板表面に形成されている
絶縁膜表面上に新たに絶縁膜を形成し直し、その後イオ
ン注入を行う。
【0012】
【作用】本願第一発明によれば、ゲ−ト電極を構成する
金属膜の形成を、不純物の拡散のための熱処理工程が終
了した後に行うことにより、熱処理による金属膜の膜応
力の変化によるゲ−ト電極の劣化と金属膜の膜表面の異
常酸化を防ぐことができる。また、ゲート電極の金属膜
としてWを用いる場合、導電性の膜である多結晶シリコ
ン膜とWとの間にTiNを介在する必要がなくなるた
め、ゲート電極を多結晶シリコン膜とWのみで形成する
こともできるため、工程数を減少させることができる。
【0013】本願第二発明によれば、絶縁膜を不純物の
注入前に新たに形成し直すことにより、ゲ−トエッジ部
における絶縁膜のダメージによる耐圧の低下を防ぎ、ま
た絶縁膜の膜厚が均一の下で不純物の注入が行われるた
め、不純物領域での不純物濃度が均一化され、しきい値
電圧VTHのばらつきとジャンクションリ−ク電流の増加
を防ぐことができ、トランジスタの信頼性を向上させる
ことができる。
【0014】
【実施例】本発明の第一の実施例について図1を参照し
て説明する。まず図1(a)に示すように半導体基板1
1を熱酸化して、表面に膜厚100オングストロームの
酸化膜12を形成しさらにLPCVD法で、Pを含む膜
厚3000オングストロームの多結晶シリコン膜13を
酸化膜12表面上に堆積し、フォトリソグラフィ法とR
IE法を用いて多結晶シリコン膜13を、所定のゲ−ト
電極パタ−ンにエッチングし、その後レジストを除去す
る。このエッチングの影響により酸化膜12の膜厚にば
らつきが生じる。次に、拡散炉を用いて850℃の酸素
雰囲気で、エッチングによって膜厚にばらつきが生じた
酸化膜12と、多結晶シリコン膜13の表面に、膜厚1
20オングストロームの酸化膜14を形成する。これに
より、ゲ−ト電極のパタ−ニングの際に、エッチングに
よりダメ−ジを受けた基板表面の酸化膜12の膜厚のば
らつきを修復することができる。次にイオン注入法で多
結晶シリコン膜13をマスクとして、Asを加速エネル
ギー35keV、ドーズ量5×1013atoms・cm
-2で注入し、不純物領域15を形成する。
【0015】続いて図1(b)に示すように、LPCV
D法で膜厚100オングストロームのシリコン窒化膜を
酸化膜14表面上に堆積し、RIE法によりゲ−ト電極
側面にのみシリコン窒化膜が残るようにエッチングし、
サイドウオ−ルスペ−サ21を形成する。またこのサイ
ドウオ−ルスペ−サ21は、LDD構造を形成するため
のものである。このサイドウオールスペーサ21のエッ
チングの影響により、酸化膜12及び14の膜厚にばら
つきが生じる。よってこの酸化膜12及び14の膜厚の
ばらつきを補修するために、希フッ酸溶液で半導体基板
11表面の酸化膜12及び14を除去した後、850℃
の熱酸化により膜厚150オングストロームの酸化膜2
2を改めて形成する。これにより、サイドウオ−ルスペ
−サ21を形成した際に、エッチングによりダメ−ジを
受けた酸化膜12及び14の膜厚のばらつきを修復する
ことができる。次にイオン注入法を用いて、多結晶シリ
コン膜13及びサイドウオールスペーサ21をマスクと
して、Asを加速エネルギー35keV、ドーズ量1×
1015atoms・cm-2でイオン注入し、不純物領域
23を形成する。続いて図1(c)に示すように、LP
CVD法で膜厚500オングストロームの酸化膜31を
形成する。その後、拡散炉で850℃、30分のアニ−
ルを行い、半導体基板11内に導入されている不純物の
拡散を行う。次にCMP法で酸化膜31に覆われている
多結晶シリコン膜13の表面が露出するまで、酸化膜3
1を研磨する。次にプラズマエッチング法により、露出
した多結晶シリコン13を基板方向へ1500オングス
トロームエッチングした後、CVDによる選択成長を用
いて露出した多結晶シリコン膜13表面上に、膜厚15
00オングストロームのW32を堆積する。従来のゲ−
ト電極はW、TiN、多結晶シリコン膜の3層により構
成する必要があった。しかし、本実施例においては、不
純物の拡散工程における高温熱処理を行った後にゲート
電極としてWを形成するため、多結晶シリコン膜との化
合が問題とならない。このため従来必要であった多結晶
シリコン膜とWとの化合を防ぐ目的で用いていたTiN
を、多結晶シリコン膜とWの間に介在させる必要がな
い。
【0016】続いて図1(d)に示すように、プラズマ
CVD法を用いて膜厚5000オングストロームの酸化
膜41を半導体基板表面上に堆積し、CMP法を用いて
平坦化する。次にフォトリソグラフィ法とRIE法を用
いて酸化膜41をエッチングし、各不純物領域の電極を
形成するため、スル−ホ−ル42を開口する。次にDC
マグネトロンスパッタ法で膜厚5000オングストロー
ムのAl膜43を、スルーホールの開口された酸化膜4
1表面に堆積し、フォトリソグラフィ法とRIE法を用
いてAl膜を所定のパタ−ンにエッチングする。以上の
工程により、本発明の第一の実施例によるMOSトラン
ジスタが形成される。
【0017】本発明の第二の実施例について図2を参照
して説明する。まず図2(a)に示すように、半導体基
板51を熱酸化して、膜厚100オングストロームの酸
化膜52を形成する。次に酸化膜52の表面にLPCV
D法で、Pを含む膜厚1500オングストロームの多結
晶シリコン膜53を、多結晶シリコン膜53の表面に膜
厚1500オングストロームのシリコン窒化膜54を堆
積し、フォトリソグラフィ法とRIE法でシリコン窒化
膜54と多結晶シリコン膜53を、所定の電極パタ−ン
にエッチングする。ここでシリコン窒化膜54を多結晶
シリコン膜53表面上に形成するのは、後の工程でサイ
ドウオ−ルスペ−サを形成する際に、サイドウオールス
ペーサを形成するための側壁として用いるためである。
次に850℃の熱酸化により、半導体基板51の表面及
び多結晶シリコン膜53の側面に、膜厚120オングス
トロームの酸化膜55を堆積する。酸化膜55を堆積す
ることにより、多結晶シリコン膜53とシリコン窒化膜
54を所定の電極パターンにエッチングした際に、ダメ
−ジを受けた酸化膜52の膜厚のばらつきを修復するこ
とができる。次にイオン注入法で多結晶シリコン膜53
及びシリコン窒化膜54をマスクとして、Asを加速エ
ネルギー35keV、ドーズ量3×1013atoms・
cm-2で注入し、不純物領域56を形成する。
【0018】続いて図2(b)に示すように、LPCV
D法により膜厚1000オングストロームのシリコン酸
化膜を半導体基板51表面上に堆積し、RIE法による
エッチングでサイドウオ−ルスペ−サ61を形成する。
次に850℃の熱酸化により、エッチングにより露出し
た酸化膜55の表面上に膜厚150オングストロームの
酸化膜62を形成する。これにより、サイドウオ−ルス
ペ−サ61の形成の際にダメ−ジを受けた酸化膜55の
膜厚のばらつきを修復することができる。次にイオン注
入法で多結晶シリコン膜53、シリコン窒化膜54及び
サイドウオールスペーサ61をマスクとして、Asを加
速エネルギー35keV、ドーズ量1×1015atom
s・cm-2で注入し、不純物領域63を形成する。
【0019】続いて図2(c)に示すように、LPCV
D法で膜厚6000オングストロームのシリコン酸化膜
71を半導体基板51の表面上に堆積し、CMP法でシ
リコン窒化膜54が露出するまで酸化膜71を研磨す
る。次にプラズマエッチング法によりシリコン窒化膜5
4を完全に除去し、多結晶シリコン膜53を露出させた
後、多結晶シリコン膜53の表面及びサイドウオールス
ペーサ61の側面に膜厚500オングストロームのTi
N72をスパッタ法により堆積し、さらにCVD法でT
iN表面に膜厚1000オングストロームのW73を堆
積する。次にCMP法とRIE法によりゲ−ト電極とな
る所定の領域以外のW膜73及びTiN膜72を除去す
る。
【0020】続いて図2(d)に示すように、プラズマ
CVD法で平坦化された酸化膜71の表面上に膜厚20
00オングストロームの酸化膜81を堆積する。次に各
不純物領域の電極を形成するため、フォトリソグラフィ
法とRIE法を用いて、酸化膜71及び81をエッチン
グし、スル−ホ−ル82を開口する。次にDCマグネト
ロンスパッタ法で膜厚5000オングストロームのAl
膜83を、スルーホールの開口された酸化膜81表面に
で堆積し、フォトリソグラフィ法とRIE法を用いてA
l膜を所定のパタ−ンにエッチングする。以上の工程に
より、本発明の第二の実施例によるMOSトランジスタ
が形成される。
【0021】本実施例ではゲ−ト電極のメタルとしてW
を用いたがAl、Cu等低抵抗材料であればいずれの材
料を用いても実施が可能である。また本発明はMOSト
ランジスタのゲ−ト電極の形成方法に関するものであ
り、トランジスタはN型、P型いづれのタイプについて
も実施が可能である。
【0022】以上のように本発明の第一及び第二の実施
例の製造方法によれば、ゲート電極を構成する金属膜の
形成は、不純物の拡散のための熱処理工程が終了した後
に行う。これにより、熱処理による金属膜の膜応力の変
化によるゲ−ト電極の劣化と金属膜表面の異常酸化を防
ぐことができる。またWをゲート電極として用いる場
合、Wの形成は熱処理工程の後に行われるため、多結晶
シリコン膜との化合が起きず、従来用いていたTiN等
の高融点金属を、多結晶シリコン膜とWとの間に介在さ
せる必要がなくなる。
【0023】また、不純物を半導体基板に注入する前に
半導体基板上に新たに酸化膜を形成し直すことにより、
ゲ−トエッジ部における絶縁膜のダメージによる耐圧の
低下を防ぎ、また絶縁膜の膜厚が均一の下で不純物の注
入が行われるため、不純物領域での不純物濃度が均一化
され、しきい値電圧VTHのばらつきとジャンクションリ
−ク電流の増加を防ぐことができる。
【0024】
【発明の効果】上記のように本発明によれば、ゲ−ト電
極を構成するWやTiNの形成を、不純物の拡散のため
の熱処理工程が終了した後に行うことにより、熱処理に
よるWやTiNの膜応力の変化によるゲ−ト電極の劣化
とWやTiNの膜表面の異常酸化を防ぐことができる。
また絶縁膜を不純物の注入前に形成し直すことにより、
ゲ−トエッジ部における絶縁破壊を防ぐことができ、ま
た不純物領域での不純物濃度が均一化されるため、しき
い値電圧VTHのばらつきとジャンクションリ−ク電流の
増加を防ぐことができる。このためトランジスタに対す
る信頼性が向上する。
【図面の簡単な説明】
【図1】本発明における第一の実施例の製造工程の断面
図。
【図2】本発明における第一の実施例の製造工程の断面
図。
【図3】従来の製造工程の断面図。
【符号の説明】
11、101 半導体基板 12、14、22、31、41、52、 55、 62、71、81、102、122 酸化膜 13、103 多結晶シリコン膜 15、23、63、112、121 不純物領域 21、61、111 サイドウオ−ルスペ−サ 32、73、105 W 42、82、131 スル−ホ−ル 43、83、132 Al 54 シリコン窒化膜 72、104 TiN 106 フォトレジスト

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板表面上に絶縁膜を形成する工
    程と、前記絶縁膜表面上に導電性の膜を形成する工程
    と、前記導電性の膜表面上に積層に金属膜を形成する工
    程と、前記導電性の膜と前記金属膜を所定の形状にエッ
    チングし電極を形成する工程と、前記半導体基板中に不
    純物を注入する工程と、前記半導体基板中に注入された
    前記不純物を熱処理により拡散する工程とを具備する半
    導体装置の製造方法において、 前記金属膜を形成する工程は、前記半導体基板中に注入
    された前記不純物を熱処理により拡散する工程の後に行
    われることを特徴とする半導体装置の製造方法。
  2. 【請求項2】 半導体基板表面上に第一の絶縁膜を形成
    する工程と、前記第一の絶縁膜表面上に導電性の膜を形
    成する工程と、前記導電性の膜表面上に積層に金属膜を
    形成する工程と、前記導電性の膜と前記金属膜を所定の
    形状にエッチングし電極を形成する工程と、前記半導体
    基板中に不純物を注入する工程と、前記半導体基板中に
    注入された前記不純物を熱処理により拡散する工程とを
    具備する半導体装置の製造方法において、 前記導電性の膜と前記金属膜を所定の形状にエッチング
    する工程と、前記半導体基板表面上の前記不純物を注入
    する領域に第二の絶縁膜を形成する工程との間に前記半
    導体基板表面上の前記不純物を注入する領域に第二の絶
    縁膜を形成する工程をさらに有することを特徴とする半
    導体装置の製造方法。
  3. 【請求項3】 請求項2記載の半導体装置の製造方法に
    おいて、 前記第二の絶縁膜は、前記不純物を注入する領域の前記
    半導体基板表面上の前記第一の絶縁膜表面上に形成され
    ることを特徴とする半導体装置の製造方法。
  4. 【請求項4】 請求項2記載の半導体装置の製造方法に
    おいて、 前記第二の絶縁膜は、前記不純物を注入する領域の前記
    半導体基板表面上の前記第一の絶縁膜を除去した後、前
    記不純物を注入する領域の前記半導体基板表面上に形成
    されることを特徴とする半導体装置の製造方法。
  5. 【請求項5】 半導体基板表面上に第一の絶縁膜を形成
    する工程と、 前記第一の絶縁膜表面上に導電性の膜を
    形成する工程と、 前記導電性の膜を所定の形状にエッチングする工程と、 前記エッチングにより露出した前記第一の絶縁膜表面上
    に第二の絶縁膜を形成する工程と、 前記所定の形状にエッチングされた導電性の膜をマスク
    として前記半導体基板内に第一の不純物を注入する工程
    と、 前記第二の絶縁膜表面上の前記所定の形状にエッチング
    された導電性の膜の側面に第三の絶縁膜によるサイドウ
    オールスペーサを形成する工程と、 前記サイドウオールスペーサに隣接する前記第二の絶縁
    膜表面上に第四の絶縁膜を形成する工程と、 前記所定の形状にエッチングされた導電性の膜と前記サ
    イドウオールスペーサをマスクとして前記半導体基板内
    に第二の不純物を注入する工程と、 前記半導体基板内に注入された第一及び第二の不純物を
    熱処理により拡散する工程と、 前記所定の形状にエッチングされた導電性の膜の上部表
    面に電極としての金属膜を形成する工程とを具備するこ
    とを特徴とする半導体装置の製造方法。
  6. 【請求項6】 半導体基板表面上に形成された絶縁膜
    と、この絶縁膜の所定の領域に積層に形成された多結晶
    シリコン膜と金属膜よりなる電極と、前記半導体基板中
    に導入された不純物領域とを有する半導体装置におい
    て、 前記金属膜は前記多結晶シリコン膜の表面に接して形成
    されたタングステンであることを特徴とする半導体装
    置。
JP6185794A 1994-03-31 1994-03-31 半導体装置とその製造方法 Pending JPH07273326A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6185794A JPH07273326A (ja) 1994-03-31 1994-03-31 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6185794A JPH07273326A (ja) 1994-03-31 1994-03-31 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH07273326A true JPH07273326A (ja) 1995-10-20

Family

ID=13183199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6185794A Pending JPH07273326A (ja) 1994-03-31 1994-03-31 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH07273326A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531749B1 (en) 1998-12-02 2003-03-11 Nec Corporation Field effect transistor having a two layered gate electrode
JP2006352158A (ja) * 1996-07-12 2006-12-28 Toshiba Corp 半導体装置の製造方法
JP2007274008A (ja) * 2007-06-22 2007-10-18 Toshiba Corp 半導体装置の製造方法
JP2007324620A (ja) * 2007-08-06 2007-12-13 Toshiba Corp 半導体装置の製造方法
CN102456572A (zh) * 2010-10-18 2012-05-16 中芯国际集成电路制造(上海)有限公司 用于制作包含应力层的半导体器件结构的方法
WO2012172965A1 (ja) * 2011-06-15 2012-12-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352158A (ja) * 1996-07-12 2006-12-28 Toshiba Corp 半導体装置の製造方法
JP4580914B2 (ja) * 1996-07-12 2010-11-17 株式会社東芝 半導体装置の製造方法
US6531749B1 (en) 1998-12-02 2003-03-11 Nec Corporation Field effect transistor having a two layered gate electrode
JP2007274008A (ja) * 2007-06-22 2007-10-18 Toshiba Corp 半導体装置の製造方法
JP2007324620A (ja) * 2007-08-06 2007-12-13 Toshiba Corp 半導体装置の製造方法
JP4568308B2 (ja) * 2007-08-06 2010-10-27 株式会社東芝 半導体装置の製造方法
CN102456572A (zh) * 2010-10-18 2012-05-16 中芯国际集成电路制造(上海)有限公司 用于制作包含应力层的半导体器件结构的方法
WO2012172965A1 (ja) * 2011-06-15 2012-12-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
KR970000703B1 (ko) 반도체 장치의 제조 방법
JPH01134972A (ja) 半導体装置の製造方法
KR100488546B1 (ko) 트랜지스터의 제조방법
JP2802263B2 (ja) 半導体素子の製造方法
JPH0729986A (ja) 半導体装置およびその製造方法
JP2000031265A (ja) 半導体装置の製造方法
JPH07273326A (ja) 半導体装置とその製造方法
JP3039978B2 (ja) 集積misfetデバイス中に電界分離構造及びゲート構造を形成する方法
JP2000196016A (ja) 半導体装置及びその製造方法
JPH098135A (ja) 半導体装置の製造方法
JPH0298143A (ja) Ldd構造ポリシリコン薄膜トランジスタの製造方法
KR100223736B1 (ko) 반도체 소자 제조 방법
JPH02270335A (ja) 半導体装置及びその製造方法
JPH1064898A (ja) 半導体装置の製造方法
JP2003158196A (ja) 半導体装置およびその製造方法
JPH05267665A (ja) 薄膜トランジスタ
KR100448087B1 (ko) 트랜지스터의스페이서제조방법
JPH08264634A (ja) 半導体装置における分離形成方法
JPH03229427A (ja) Mos型半導体装置の製造方法
KR100460200B1 (ko) 반도체 소자 및 그 제조 방법
JPH10125623A (ja) 半導体装置の製造方法
JPH05102145A (ja) ポリシリコン配線の形成方法
KR100565450B1 (ko) 반도체 소자의 제조 방법
JPH11297985A (ja) 半導体装置とその製造方法
JPS59150477A (ja) 半導体装置の製造方法