JP2980052B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2980052B2 JP2980052B2 JP9079498A JP7949897A JP2980052B2 JP 2980052 B2 JP2980052 B2 JP 2980052B2 JP 9079498 A JP9079498 A JP 9079498A JP 7949897 A JP7949897 A JP 7949897A JP 2980052 B2 JP2980052 B2 JP 2980052B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- heat treatment
- sog
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 21
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 239000011261 inert gas Substances 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 239000002184 metal Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000006460 hydrolysis reaction Methods 0.000 description 3
- 229910008051 Si-OH Inorganic materials 0.000 description 2
- 229910006358 Si—OH Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001879 gelation Methods 0.000 description 2
- 230000007062 hydrolysis Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に表面の平坦化を図った層間絶縁膜の製造
方法に関する。
法に関し、特に表面の平坦化を図った層間絶縁膜の製造
方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化、高速化に伴い、
個々の搭載される半導体素子の微細化が進められてい
る。これに伴い、リソグラフィ技術の限界からトランジ
スタとその上層に設けられる配線とを絶縁する層間絶縁
膜に対する平坦化の要求が高められている。このような
平坦化技術として、層間絶縁膜の表面を化学的機械研磨
法（ＣＭＰ法）により研磨する技術が提案されている。
しかしながら、この技術ではコストが高くなり、かつ研
磨する層間絶縁膜の形状パターンにより平坦性が変化す
る等の問題がある。また、塗布法によるシリコン酸化膜
（ＳＯＧ膜）を平坦化に用いる技術が特開平７−３７８
７９号公報に記載されている。この技術は、素子上に形
成されたＳＯＧ膜に対して水蒸気雰囲気中で熱酸化を行
い、ＳＯＧ膜中の不純物成分を除去することでＳＯＧ膜
の膜質をＢＰＳＧ膜と同等の膜質とし、比較的低温での
リフローによる平坦化を可能とするというものである。
個々の搭載される半導体素子の微細化が進められてい
る。これに伴い、リソグラフィ技術の限界からトランジ
スタとその上層に設けられる配線とを絶縁する層間絶縁
膜に対する平坦化の要求が高められている。このような
平坦化技術として、層間絶縁膜の表面を化学的機械研磨
法（ＣＭＰ法）により研磨する技術が提案されている。
しかしながら、この技術ではコストが高くなり、かつ研
磨する層間絶縁膜の形状パターンにより平坦性が変化す
る等の問題がある。また、塗布法によるシリコン酸化膜
（ＳＯＧ膜）を平坦化に用いる技術が特開平７−３７８
７９号公報に記載されている。この技術は、素子上に形
成されたＳＯＧ膜に対して水蒸気雰囲気中で熱酸化を行
い、ＳＯＧ膜中の不純物成分を除去することでＳＯＧ膜
の膜質をＢＰＳＧ膜と同等の膜質とし、比較的低温での
リフローによる平坦化を可能とするというものである。
【０００３】また、他の平坦化技術として、１９９２年
のJournal of Electrochemical societyに記載されてい
るＷ．Ｄａｕｋｓｈｅｒらによる「An Three "Low Dt"
Options for Planarizing the Pre-metal Dielectric o
n an Advanced Duuble PolyBiCMOS Process」では、ト
ランジスタ上に形成されたホウ素とリンを含むシリコン
酸化膜（ＢＰＳＧ膜）を水蒸気雰囲気中で熱処理するこ
とにより、ＢＰＳＧ膜をリフローさせ、平坦化する技術
が記載されている。
のJournal of Electrochemical societyに記載されてい
るＷ．Ｄａｕｋｓｈｅｒらによる「An Three "Low Dt"
Options for Planarizing the Pre-metal Dielectric o
n an Advanced Duuble PolyBiCMOS Process」では、ト
ランジスタ上に形成されたホウ素とリンを含むシリコン
酸化膜（ＢＰＳＧ膜）を水蒸気雰囲気中で熱処理するこ
とにより、ＢＰＳＧ膜をリフローさせ、平坦化する技術
が記載されている。
【０００４】
【発明が解決しようとする課題】しかしながら、前記し
た従来の技術のうち、前者のＳＯＧ膜を水蒸気雰囲気中
で熱処理する技術では、この熱処理によってＳＯＧ膜自
体の硬化反応が生じてしまうため、実際には有効な平坦
化は困難である。また、後者のＢＰＳＧ膜を水蒸気中で
リフローする技術では、ＢＰＳＧ膜の軟化温度が高いた
め、十分な平坦性を得るためには８００℃程度の高温が
必要であり、前工程で形成されている拡散層等に影響を
与え、素子の特性が劣化されてしまう等の問題が生じ
る。
た従来の技術のうち、前者のＳＯＧ膜を水蒸気雰囲気中
で熱処理する技術では、この熱処理によってＳＯＧ膜自
体の硬化反応が生じてしまうため、実際には有効な平坦
化は困難である。また、後者のＢＰＳＧ膜を水蒸気中で
リフローする技術では、ＢＰＳＧ膜の軟化温度が高いた
め、十分な平坦性を得るためには８００℃程度の高温が
必要であり、前工程で形成されている拡散層等に影響を
与え、素子の特性が劣化されてしまう等の問題が生じ
る。
【０００５】本発明の目的は、低温処理により十分な平
坦性を得ることが可能な製造方法を提供することにあ
る。
坦性を得ることが可能な製造方法を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明の製造方法は、半
導体基板上に素子を形成し、この素子上に第１の絶縁膜
を形成する工程と、この第１の絶縁膜上にホウ素とリン
を含む第２の絶縁膜を形成する工程と、前記シリコン酸
化膜上に塗布法によりホウ素もしくはリンの少なくとも
一方を含む第３の絶縁膜を形成する工程と、前記基板を
水蒸気を含む高圧雰囲気で熱処理し、続いて不活性なガ
ス雰囲気中で熱処理を行う工程とを含んでいる。例え
ば、第２の絶縁膜としてＢＰＳＧ膜を、第３の絶縁膜と
してＳＯＧ膜を、第１の絶縁膜としてシリコン窒化膜を
用いる。
導体基板上に素子を形成し、この素子上に第１の絶縁膜
を形成する工程と、この第１の絶縁膜上にホウ素とリン
を含む第２の絶縁膜を形成する工程と、前記シリコン酸
化膜上に塗布法によりホウ素もしくはリンの少なくとも
一方を含む第３の絶縁膜を形成する工程と、前記基板を
水蒸気を含む高圧雰囲気で熱処理し、続いて不活性なガ
ス雰囲気中で熱処理を行う工程とを含んでいる。例え
ば、第２の絶縁膜としてＢＰＳＧ膜を、第３の絶縁膜と
してＳＯＧ膜を、第１の絶縁膜としてシリコン窒化膜を
用いる。
【０００７】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１〜図３は本発明の第１の実施形
態を製造工程順に示す断面図である。先ず、図１（ａ）
のように、基板１に、例えばゲート絶縁膜２、ゲート電
極３、サイドウォール４、ＬＤＤ領域５、ソース・ドレ
イン領域６で構成されるＭＯＳトランジスタ等の素子７
を形成し、この素子７の上に常圧による化学気相成長法
（ＣＶＤ法）によるシリコン酸化膜８を形成し、さらに
この上にシリコン窒化膜９を形成する。このシリコン窒
化膜９は、後工程での処理による水分が素子７まで侵入
しないようにするための保護膜として機能する。このシ
リコン窒化膜９の膜厚は５０〜２００Å程度あれば十分
である。
参照して説明する。図１〜図３は本発明の第１の実施形
態を製造工程順に示す断面図である。先ず、図１（ａ）
のように、基板１に、例えばゲート絶縁膜２、ゲート電
極３、サイドウォール４、ＬＤＤ領域５、ソース・ドレ
イン領域６で構成されるＭＯＳトランジスタ等の素子７
を形成し、この素子７の上に常圧による化学気相成長法
（ＣＶＤ法）によるシリコン酸化膜８を形成し、さらに
この上にシリコン窒化膜９を形成する。このシリコン窒
化膜９は、後工程での処理による水分が素子７まで侵入
しないようにするための保護膜として機能する。このシ
リコン窒化膜９の膜厚は５０〜２００Å程度あれば十分
である。
【０００８】次に、図１（ｂ）のように、前記シリコン
窒化膜９上にＣＶＤ法によりＢＰＳＧ膜１０を形成す
る。このＢＰＳＧ膜１０の膜厚は半導体素子の設計によ
る適切な膜厚に設定される。このＢＰＳＧ膜１０の形成
後に、膜の安定化のために適切な熱処理を加える。次い
で、図２（ａ）のように、前記ＢＰＳＧ膜１０上に塗布
法によりＳＯＧ膜１１を形成する。このＳＯＧ膜１１に
は、後の処理時に十分な平坦性を得るために、リン若し
くはホウ素等の少なくとも一方が含まれた材料を用いて
形成する。このＳＯＧ膜１１を形成した後、膜中に含ま
れる溶媒を除去するために、窒素若しくはアルゴン等の
不活性ガス雰囲気で２００から３００℃程度の熱処理を
行う。
窒化膜９上にＣＶＤ法によりＢＰＳＧ膜１０を形成す
る。このＢＰＳＧ膜１０の膜厚は半導体素子の設計によ
る適切な膜厚に設定される。このＢＰＳＧ膜１０の形成
後に、膜の安定化のために適切な熱処理を加える。次い
で、図２（ａ）のように、前記ＢＰＳＧ膜１０上に塗布
法によりＳＯＧ膜１１を形成する。このＳＯＧ膜１１に
は、後の処理時に十分な平坦性を得るために、リン若し
くはホウ素等の少なくとも一方が含まれた材料を用いて
形成する。このＳＯＧ膜１１を形成した後、膜中に含ま
れる溶媒を除去するために、窒素若しくはアルゴン等の
不活性ガス雰囲気で２００から３００℃程度の熱処理を
行う。
【０００９】しかる後、以上の処理が行われた基板を高
圧水蒸気雰囲気中で熱処理を行う。この高圧水蒸気雰囲
気中での熱処理を行うと、ＳＧＯ膜１１中の（−Ｓｉ−
Ｏ−Ｓｉ−）結合が弱いため、加水分解が起こり、膜中
の（−Ｓｉ−Ｏ−Ｓｉ−）の網目構造が水分子Ｈ2 Ｏに
より（−Ｓｉ−ＯＨ）（ＨＯ−Ｓｉ−）のような形に切
断される。網目構造が切断されたＳＯＧ膜１１はゲル状
に変化し、可塑性をもつようになる。また、膜中にリン
やホウ素が含まれていると、（−Ｓｉ−Ｏ−Ｓｉ−）結
合がより弱くなるため、容易にゲル化が進む。さらに、
このとき、外部からの高圧により膜自身に力が加わるこ
とで、図２（ｂ）のように、ゲル状のＳＯＧ膜１１が平
坦化される。
圧水蒸気雰囲気中で熱処理を行う。この高圧水蒸気雰囲
気中での熱処理を行うと、ＳＧＯ膜１１中の（−Ｓｉ−
Ｏ−Ｓｉ−）結合が弱いため、加水分解が起こり、膜中
の（−Ｓｉ−Ｏ−Ｓｉ−）の網目構造が水分子Ｈ2 Ｏに
より（−Ｓｉ−ＯＨ）（ＨＯ−Ｓｉ−）のような形に切
断される。網目構造が切断されたＳＯＧ膜１１はゲル状
に変化し、可塑性をもつようになる。また、膜中にリン
やホウ素が含まれていると、（−Ｓｉ−Ｏ−Ｓｉ−）結
合がより弱くなるため、容易にゲル化が進む。さらに、
このとき、外部からの高圧により膜自身に力が加わるこ
とで、図２（ｂ）のように、ゲル状のＳＯＧ膜１１が平
坦化される。
【００１０】図４は高圧水蒸気雰囲気中での熱処理にお
ける圧力、温度における平坦性を示したものである。同
図の斜線部分がデバイス適用上満足できる平坦性が得ら
れる領域を示したものである。圧力が高いほど低温で平
坦性が得られるが、低い圧力では平坦性を得るためには
高い温度が必要となる。また、高い圧力でも温度が高い
ほど平坦性が向上する。さらに、平坦化されたＳＯＧ膜
を固めるため、高圧雰囲気のまま窒素もしくは不活性ガ
ス雰囲気中で熱処理を行う。この際、熱処理温度は水蒸
気雰囲気中での熱処理温度を同等若しくはそれ以上の温
度を用い、ＳＯＧ膜中の水分を完全に除去する。熱処理
後、ドライエッチング法等によるエッチバックを行い、
素子上の絶縁膜の膜厚を適切に調整しても構わない。こ
のように、絶縁膜が平坦化されたことにより、図３に示
すように、その後の素子への電気接続用の金属柱１２の
形成や金属配線１３の形成が容易に行い得るようにな
る。
ける圧力、温度における平坦性を示したものである。同
図の斜線部分がデバイス適用上満足できる平坦性が得ら
れる領域を示したものである。圧力が高いほど低温で平
坦性が得られるが、低い圧力では平坦性を得るためには
高い温度が必要となる。また、高い圧力でも温度が高い
ほど平坦性が向上する。さらに、平坦化されたＳＯＧ膜
を固めるため、高圧雰囲気のまま窒素もしくは不活性ガ
ス雰囲気中で熱処理を行う。この際、熱処理温度は水蒸
気雰囲気中での熱処理温度を同等若しくはそれ以上の温
度を用い、ＳＯＧ膜中の水分を完全に除去する。熱処理
後、ドライエッチング法等によるエッチバックを行い、
素子上の絶縁膜の膜厚を適切に調整しても構わない。こ
のように、絶縁膜が平坦化されたことにより、図３に示
すように、その後の素子への電気接続用の金属柱１２の
形成や金属配線１３の形成が容易に行い得るようにな
る。
【００１１】図５〜図７は、本発明の第２の実施形態を
製造工程順に示す断面図であり、前記第１の実施形態と
等価な部分には同一符号を付してある。先ず、図５
（ａ）のように、第１の実施形態と同様に、基板１にＭ
ＯＳトランジスタ等の素子７を形成し、その上にＣＶＤ
法によりシリコン酸化膜８を形成し、さらにこの上に図
５（ｂ）のように、第１の実施形態と同様なシリコン窒
化膜９を形成する。さらに、このシリコン窒化膜９上に
シリコン酸化膜１０Ａを形成する。このシリコン酸化膜
１０Ａの形成方法としては、一般的なＣＶＤ法を用い、
その膜厚は半導体素子の設計による適切な膜厚に設定さ
れる。その上で、図６（ａ）のように、前記シリコン酸
化膜１０Ａの上に塗布法によりＳＯＧ膜１１を形成す
る。塗布後、膜中に含まれる溶媒を除去するために、窒
素若しくはアルゴン等の不活性ガス雰囲気中において２
００から３００℃程度の熱処理を行う。このＳＯＧ膜１
１を形成した後、後の処理での膜の平坦性を向上させる
ため、イオン注入法によりＳＯＧ膜１１中にリン若しく
はホウ素元素を注入する。注入元素のＳＯＧ膜１１中で
の分布は、表面層側で濃度が濃くなるように注入するイ
オンの加速度を調整する。
製造工程順に示す断面図であり、前記第１の実施形態と
等価な部分には同一符号を付してある。先ず、図５
（ａ）のように、第１の実施形態と同様に、基板１にＭ
ＯＳトランジスタ等の素子７を形成し、その上にＣＶＤ
法によりシリコン酸化膜８を形成し、さらにこの上に図
５（ｂ）のように、第１の実施形態と同様なシリコン窒
化膜９を形成する。さらに、このシリコン窒化膜９上に
シリコン酸化膜１０Ａを形成する。このシリコン酸化膜
１０Ａの形成方法としては、一般的なＣＶＤ法を用い、
その膜厚は半導体素子の設計による適切な膜厚に設定さ
れる。その上で、図６（ａ）のように、前記シリコン酸
化膜１０Ａの上に塗布法によりＳＯＧ膜１１を形成す
る。塗布後、膜中に含まれる溶媒を除去するために、窒
素若しくはアルゴン等の不活性ガス雰囲気中において２
００から３００℃程度の熱処理を行う。このＳＯＧ膜１
１を形成した後、後の処理での膜の平坦性を向上させる
ため、イオン注入法によりＳＯＧ膜１１中にリン若しく
はホウ素元素を注入する。注入元素のＳＯＧ膜１１中で
の分布は、表面層側で濃度が濃くなるように注入するイ
オンの加速度を調整する。
【００１２】次に、第１の実施形態と同様に、この基板
を高圧水蒸気雰囲気中で熱処理を行う。この高圧水蒸気
雰囲気中での熱処理を行うと、ＳＧＯ膜１１中の（−Ｓ
ｉ−Ｏ−Ｓｉ−）結合が弱いため、加水分解が起こり、
膜中の（−Ｓｉ−Ｏ−Ｓｉ−）の網目構造が水分子Ｈ2
Ｏにより（−Ｓｉ−ＯＨ）（ＨＯ−Ｓｉ−）のような形
に切断される。網目構造が切断されたＳＯＧ膜はゲル状
に変化し、可塑性をもつようになる。また、膜中にリン
やホウ素が含まれていると、（−Ｓｉ−Ｏ−Ｓｉ−）結
合がより弱くなるため、容易にゲル化が進む。さらに、
このとき、外部からの高圧により膜自身に力が加わるこ
とで、図６（ｂ）のように、ゲル状のＳＯＧ膜１１が平
坦化される。
を高圧水蒸気雰囲気中で熱処理を行う。この高圧水蒸気
雰囲気中での熱処理を行うと、ＳＧＯ膜１１中の（−Ｓ
ｉ−Ｏ−Ｓｉ−）結合が弱いため、加水分解が起こり、
膜中の（−Ｓｉ−Ｏ−Ｓｉ−）の網目構造が水分子Ｈ2
Ｏにより（−Ｓｉ−ＯＨ）（ＨＯ−Ｓｉ−）のような形
に切断される。網目構造が切断されたＳＯＧ膜はゲル状
に変化し、可塑性をもつようになる。また、膜中にリン
やホウ素が含まれていると、（−Ｓｉ−Ｏ−Ｓｉ−）結
合がより弱くなるため、容易にゲル化が進む。さらに、
このとき、外部からの高圧により膜自身に力が加わるこ
とで、図６（ｂ）のように、ゲル状のＳＯＧ膜１１が平
坦化される。
【００１３】さらに、平坦化されたＳＯＧ膜１１を固め
るため、高圧雰囲気のまま窒素若しくは不活性ガス雰囲
気中で熱処理を行う。この際、熱処理温度は水蒸気雰囲
気中での熱処理温度と同等若しくはそれ以上の温度を用
い、ＳＯＧ膜１１中の水分を完全に除去する。熱処理
後、ドライエッチング法等によるエッチバックを行い、
素子上の絶縁膜の膜厚を適切に調整しても構わない。こ
のように、絶縁膜が平坦化されたことにより、図７に示
すように、その後の素子への電気接続用の金属柱１２の
形成や金属配線１３の形成が容易に行い得るようにな
る。
るため、高圧雰囲気のまま窒素若しくは不活性ガス雰囲
気中で熱処理を行う。この際、熱処理温度は水蒸気雰囲
気中での熱処理温度と同等若しくはそれ以上の温度を用
い、ＳＯＧ膜１１中の水分を完全に除去する。熱処理
後、ドライエッチング法等によるエッチバックを行い、
素子上の絶縁膜の膜厚を適切に調整しても構わない。こ
のように、絶縁膜が平坦化されたことにより、図７に示
すように、その後の素子への電気接続用の金属柱１２の
形成や金属配線１３の形成が容易に行い得るようにな
る。
【００１４】なお、前記した第１および第２の実施形態
に加えて、本発明者が種々の実験を行った結果、本発明
方法においては、水蒸気を含む高圧雰囲気は５気圧以上
であることが、また処理温度は４００ないし７００℃で
あることが、さらに熱処理時間は１から２時間程度が生
産性を考慮した望ましい値であることが判明した。ま
た、不活性ガスは窒素の他に、アルゴン等の希ガスや、
これらのガスに酸素を添加した混合ガスが用いられるこ
とが可能であることも確認されている。
に加えて、本発明者が種々の実験を行った結果、本発明
方法においては、水蒸気を含む高圧雰囲気は５気圧以上
であることが、また処理温度は４００ないし７００℃で
あることが、さらに熱処理時間は１から２時間程度が生
産性を考慮した望ましい値であることが判明した。ま
た、不活性ガスは窒素の他に、アルゴン等の希ガスや、
これらのガスに酸素を添加した混合ガスが用いられるこ
とが可能であることも確認されている。
【００１５】
【発明の効果】以上説明したように本発明は、第の絶縁
膜上に塗布絶縁膜を形成した上でこれを高圧水蒸気雰囲
気中で熱処理することにより、塗布絶縁膜における加水
分解反応が起こり、ゲル状化した塗布絶縁膜が高圧化で
平坦化されるため、絶縁膜の表面の平坦化が実現でき
る。また、これにより、高圧水蒸気雰囲気中での熱処理
温度を７００℃以下にでき、基板に形成した素子に対す
る影響を緩和し、素子特性の劣化が防止できる。
膜上に塗布絶縁膜を形成した上でこれを高圧水蒸気雰囲
気中で熱処理することにより、塗布絶縁膜における加水
分解反応が起こり、ゲル状化した塗布絶縁膜が高圧化で
平坦化されるため、絶縁膜の表面の平坦化が実現でき
る。また、これにより、高圧水蒸気雰囲気中での熱処理
温度を７００℃以下にでき、基板に形成した素子に対す
る影響を緩和し、素子特性の劣化が防止できる。
【図１】本発明の第１の実施形態の製造方法を工程順に
示す断面図のその１である。
示す断面図のその１である。
【図２】本発明の第１の実施形態の製造方法を工程順に
示す断面図のその２である。
示す断面図のその２である。
【図３】本発明の第１の実施形態の製造方法を工程順に
示す断面図のその３である。
示す断面図のその３である。
【図４】ＳＯＧ膜における平坦性と処理圧力と処理温度
の関係を示す図である。
の関係を示す図である。
【図５】本発明の第２の実施形態の製造方法を工程順に
示す断面図のその１である。
示す断面図のその１である。
【図６】本発明の第２の実施形態の製造方法を工程順に
示す断面図のその２である。
示す断面図のその２である。
【図７】本発明の第２の実施形態の製造方法を工程順に
示す断面図のその３である。
示す断面図のその３である。
１ 半導体基板 ２ ゲート絶縁膜 ３ ゲート電極 ５ ＬＤＤ領域 ６ ソース・ドレイン領域 ７ 素子（トランジスタ） ８ シリコン酸化膜 ９ シリコン窒化膜 １０ ＢＰＳＧ膜 １０Ａ シリコン酸化膜 １１ ＳＯＧ膜 １２ 金属柱 １３ 金属配線
Claims (5)
- 【請求項１】 半導体基板上に素子を形成し、この素子
上に第１の絶縁膜を形成する工程と、この第１の絶縁膜
上にホウ素とリンを含む第２の絶縁膜を形成する工程
と、前記シリコン酸化膜上に塗布法によりホウ素もしく
はリンの少なくとも一方を含む第３の絶縁膜を形成する
工程と、前記基板を水蒸気を含む高圧雰囲気で熱処理
し、続いて不活性なガス雰囲気中で熱処理を行う工程と
を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 第２の絶縁膜はＢＰＳＧ膜である請求項
１の半導体装置の製造方法。 - 【請求項３】 第３の絶縁膜はＳＯＧ膜である請求項１
または２の半導体装置の製造方法。 - 【請求項４】 第１の絶縁膜はシリコン窒化膜である請
求項１ないし３のいずれかの半導体装置の製造方法。 - 【請求項５】 水蒸気を含む高圧雰囲気は５気圧以上で
４００ないし７００℃である請求項１ないし４のいずれ
かの半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9079498A JP2980052B2 (ja) | 1997-03-31 | 1997-03-31 | 半導体装置の製造方法 |
| KR1019980010766A KR100265255B1 (ko) | 1997-03-31 | 1998-03-27 | 평탄화 기술을 사용하는 반도체 장치 제조 방법 |
| CN98101226A CN1122301C (zh) | 1997-03-31 | 1998-03-30 | 利用平面化技术制造半导体器件的方法 |
| US09/050,561 US6319847B1 (en) | 1997-03-31 | 1998-03-30 | Semiconductor device using a thermal treatment of the device in a pressurized steam ambient as a planarization technique |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9079498A JP2980052B2 (ja) | 1997-03-31 | 1997-03-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10275805A JPH10275805A (ja) | 1998-10-13 |
| JP2980052B2 true JP2980052B2 (ja) | 1999-11-22 |
Family
ID=13691599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9079498A Expired - Fee Related JP2980052B2 (ja) | 1997-03-31 | 1997-03-31 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6319847B1 (ja) |
| JP (1) | JP2980052B2 (ja) |
| KR (1) | KR100265255B1 (ja) |
| CN (1) | CN1122301C (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3245136B2 (ja) * | 1999-09-01 | 2002-01-07 | キヤノン販売株式会社 | 絶縁膜の膜質改善方法 |
| KR100611389B1 (ko) * | 2000-06-29 | 2006-08-11 | 주식회사 하이닉스반도체 | 게이트산화막의 형성방법 |
| KR100769206B1 (ko) * | 2001-12-28 | 2007-10-23 | 매그나칩 반도체 유한회사 | 반도체 소자의 평탄화 방법 |
| CN100444331C (zh) * | 2003-11-11 | 2008-12-17 | 三星电子株式会社 | 旋涂玻璃组合物和在半导体制造工序中使用该旋涂玻璃形成氧化硅层的方法 |
| JP4582452B2 (ja) * | 2004-03-16 | 2010-11-17 | 株式会社Ｉｈｉ | 半導体装置の製造方法 |
| WO2005088694A1 (ja) | 2004-03-16 | 2005-09-22 | Ishikawajima-Harima Heavy Industries Co., Ltd. | 半導体装置の製造方法 |
| KR100593673B1 (ko) * | 2004-10-27 | 2006-06-28 | 삼성전자주식회사 | 반도체 장치의 제조 방법 및 이를 이용한 반도체 장치의 소자 분리막 제조 방법 |
| CN100449888C (zh) * | 2005-07-29 | 2009-01-07 | 日亚化学工业株式会社 | 半导体激光元件 |
| KR100720509B1 (ko) * | 2005-11-10 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 이의 제조 방법 |
| US9589801B2 (en) | 2011-10-31 | 2017-03-07 | Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University | Methods for wafer bonding and for nucleating bonding nanophases using wet and steam pressurization |
| US9418963B2 (en) | 2012-09-25 | 2016-08-16 | Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University | Methods for wafer bonding, and for nucleating bonding nanophases |
| US10622214B2 (en) | 2017-05-25 | 2020-04-14 | Applied Materials, Inc. | Tungsten defluorination by high pressure treatment |
| WO2019036157A1 (en) | 2017-08-18 | 2019-02-21 | Applied Materials, Inc. | HIGH PRESSURE AND HIGH TEMPERATURE RECOVERY CHAMBER |
| US10276411B2 (en) | 2017-08-18 | 2019-04-30 | Applied Materials, Inc. | High pressure and high temperature anneal chamber |
| EP4321649A3 (en) | 2017-11-11 | 2024-05-15 | Micromaterials LLC | Gas delivery system for high pressure processing chamber |
| CN111432920A (zh) | 2017-11-17 | 2020-07-17 | 应用材料公司 | 用于高压处理系统的冷凝器系统 |
| KR102539390B1 (ko) * | 2018-02-22 | 2023-06-05 | 어플라이드 머티어리얼스, 인코포레이티드 | 더 양호한 막 품질을 가능하게 하기 위해 마스크 기판을 처리하기 위한 방법 |
| US11114333B2 (en) | 2018-02-22 | 2021-09-07 | Micromaterials, LLC | Method for depositing and reflow of a high quality etch resistant gapfill dielectric film |
| SG11202008256WA (en) | 2018-03-09 | 2020-09-29 | Applied Materials Inc | High pressure annealing process for metal containing materials |
| US10950429B2 (en) | 2018-05-08 | 2021-03-16 | Applied Materials, Inc. | Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom |
| US10748783B2 (en) | 2018-07-25 | 2020-08-18 | Applied Materials, Inc. | Gas delivery module |
| WO2020117462A1 (en) | 2018-12-07 | 2020-06-11 | Applied Materials, Inc. | Semiconductor processing system |
| US11901222B2 (en) | 2020-02-17 | 2024-02-13 | Applied Materials, Inc. | Multi-step process for flowable gap-fill film |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4455325A (en) * | 1981-03-16 | 1984-06-19 | Fairchild Camera And Instrument Corporation | Method of inducing flow or densification of phosphosilicate glass for integrated circuits |
| US4420503A (en) * | 1982-05-17 | 1983-12-13 | Rca Corporation | Low temperature elevated pressure glass flow/re-flow process |
| JPH0669039B2 (ja) * | 1985-04-12 | 1994-08-31 | 株式会社リコー | 半導体装置の製造方法 |
| JPS63198359A (ja) * | 1987-02-13 | 1988-08-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03288437A (ja) * | 1990-04-04 | 1991-12-18 | Seiko Instr Inc | 半導体装置の製造方法 |
| JPH0456221A (ja) | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | 回転塗布方法および回転塗布装置 |
| EP0540833B1 (de) * | 1991-08-12 | 1997-04-23 | KOENIG & BAUER-ALBERT AKTIENGESELLSCHAFT | Qualitätskontrolle einer Bildvorlage z. B. eines gedruckten Musters |
| JP3064575B2 (ja) * | 1991-09-27 | 2000-07-12 | ヤマハ株式会社 | 多層配線形成法 |
| JP2792335B2 (ja) | 1992-05-27 | 1998-09-03 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH0684901A (ja) * | 1992-08-31 | 1994-03-25 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH0737879A (ja) | 1993-07-19 | 1995-02-07 | Nippon Steel Corp | 半導体装置の製造方法 |
| US5409858A (en) * | 1993-08-06 | 1995-04-25 | Micron Semiconductor, Inc. | Method for optimizing thermal budgets in fabricating semiconductors |
| JPH07183375A (ja) * | 1993-12-22 | 1995-07-21 | Kawasaki Steel Corp | 層間絶縁膜の形成方法 |
| US5679610A (en) * | 1994-12-15 | 1997-10-21 | Kabushiki Kaisha Toshiba | Method of planarizing a semiconductor workpiece surface |
| US5801076A (en) * | 1995-02-21 | 1998-09-01 | Advanced Micro Devices, Inc. | Method of making non-volatile memory device having a floating gate with enhanced charge retention |
| JPH08321609A (ja) * | 1995-05-26 | 1996-12-03 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
-
1997
- 1997-03-31 JP JP9079498A patent/JP2980052B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-27 KR KR1019980010766A patent/KR100265255B1/ko not_active IP Right Cessation
- 1998-03-30 US US09/050,561 patent/US6319847B1/en not_active Expired - Fee Related
- 1998-03-30 CN CN98101226A patent/CN1122301C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1122301C (zh) | 2003-09-24 |
| CN1195884A (zh) | 1998-10-14 |
| US6319847B1 (en) | 2001-11-20 |
| JPH10275805A (ja) | 1998-10-13 |
| KR100265255B1 (ko) | 2000-11-01 |
| KR19980080791A (ko) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2980052B2 (ja) | 半導体装置の製造方法 | |
| US6881646B2 (en) | Semiconductor device and process for producing the same | |
| KR0151051B1 (ko) | 반도체장치의 절연막 형성방법 | |
| US6008097A (en) | MOS transistor of semiconductor device and method of manufacturing the same | |
| US20030119276A1 (en) | Semiconductor device and process for producing the same | |
| JPH0685413B2 (ja) | 半導体基板への絶縁領域の形成方法 | |
| JPH04154147A (ja) | 半導体装置およびその製造方法 | |
| US20030207530A1 (en) | Shallow trench isolation process for reduced junction leakage | |
| KR100326220B1 (ko) | 반도체 장치 | |
| JPH08255791A (ja) | 半導体装置の層間絶縁膜の形成方法 | |
| JP3231645B2 (ja) | 半導体装置およびその製造方法 | |
| JP2953447B2 (ja) | 溝分離型半導体装置の製造方法 | |
| JP2685033B2 (ja) | Ｍｉｓ型ｆｅｔおよびその製造方法 | |
| JP3249753B2 (ja) | 半導体素子の製造方法 | |
| JPH07297186A (ja) | 半導体装置の製造方法 | |
| US6169026B1 (en) | Method for planarization of semiconductor device including pumping out dopants from planarization layer separately from flowing said layer | |
| US6887767B2 (en) | Method for manufacturing semiconductor device | |
| KR100259169B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100460200B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| US5985710A (en) | Twin well forming method for semiconductor device | |
| KR19980060885A (ko) | 반도체 소자의 제조방법 | |
| JPH04116924A (ja) | 半導体装置の製造方法 | |
| JPH05102145A (ja) | ポリシリコン配線の形成方法 | |
| KR19980056167A (ko) | 반도체 소자의 실리사이드 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |