JPH07297186A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07297186A JPH07297186A JP8332594A JP8332594A JPH07297186A JP H07297186 A JPH07297186 A JP H07297186A JP 8332594 A JP8332594 A JP 8332594A JP 8332594 A JP8332594 A JP 8332594A JP H07297186 A JPH07297186 A JP H07297186A
- Authority
- JP
- Japan
- Prior art keywords
- film
- copper
- groove
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は銅配線層や銅電極を有する半導体装
置の製造方法に関し、平坦化を維持しつつ、銅電極／配
線層の周囲のシリコン層や酸化膜との反応を防止し、か
つ研磨により生じた銅電極／配線層表面の荒れやダメー
ジが悪影響を与えないようにする。 【構成】 基板１１上に絶縁膜１２を形成する工程と、
絶縁膜１２を選択的にエッチングして溝１３を形成する
工程と、高融点金属又は高融点金属の窒化物からなる介
在膜を形成して溝１３を被覆する工程と、介在膜の上に
銅膜を形成する工程と、溝１３の上部の銅膜と溝１３の
外の銅膜及び介在膜とを除去し、銅膜15ａと介在膜14ａ
を溝１３内に残す工程と、銅膜15ａの表層に金属粒子を
導入する工程と、窒素を含むガスに銅膜15ａを曝し、金
属粒子と窒素を反応させて銅膜15ａの表層に金属窒化物
17ａを形成する工程とを有する。
置の製造方法に関し、平坦化を維持しつつ、銅電極／配
線層の周囲のシリコン層や酸化膜との反応を防止し、か
つ研磨により生じた銅電極／配線層表面の荒れやダメー
ジが悪影響を与えないようにする。 【構成】 基板１１上に絶縁膜１２を形成する工程と、
絶縁膜１２を選択的にエッチングして溝１３を形成する
工程と、高融点金属又は高融点金属の窒化物からなる介
在膜を形成して溝１３を被覆する工程と、介在膜の上に
銅膜を形成する工程と、溝１３の上部の銅膜と溝１３の
外の銅膜及び介在膜とを除去し、銅膜15ａと介在膜14ａ
を溝１３内に残す工程と、銅膜15ａの表層に金属粒子を
導入する工程と、窒素を含むガスに銅膜15ａを曝し、金
属粒子と窒素を反応させて銅膜15ａの表層に金属窒化物
17ａを形成する工程とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、より詳しくは、銅配線層や銅電極を有する半導
体装置の製造方法に関する。
に関し、より詳しくは、銅配線層や銅電極を有する半導
体装置の製造方法に関する。
【０００２】
【従来の技術】近年、ＬＳＩ等半導体集積回路装置にお
いてはますます高密度化が進展してきており、特に、配
線層の微細化によりＡｌ配線はエレクトロマイグレーシ
ョンやストレスマイグレーションが発生しやすくなって
いる。Ａｌ配線に代わる配線材料として、例えば、マイ
グレーション耐性に優れ、かつ低抵抗である銅が注目さ
れている。
いてはますます高密度化が進展してきており、特に、配
線層の微細化によりＡｌ配線はエレクトロマイグレーシ
ョンやストレスマイグレーションが発生しやすくなって
いる。Ａｌ配線に代わる配線材料として、例えば、マイ
グレーション耐性に優れ、かつ低抵抗である銅が注目さ
れている。
【０００３】しかし、銅からなる配線層を形成した後、
数時間大気中に放置しただけでその表面が酸化してしま
う。また、膜形成その他のプロセスで加えられる熱によ
って銅はシリコンやシリコン酸化膜と簡単に反応してし
まう。更に、反応が生じない場合でも、接触する酸化膜
と反応して銅表面が徐々に酸化して配線層の抵抗の増加
を招いたり、銅が酸化膜中に拡散して配線層周囲の酸化
膜の絶縁性の低下を引き起したりする。また、銅電極／
配線層と接触するシリコン層に銅が拡散してシリコン層
に形成されているトランジスタの特性劣化を招く。
数時間大気中に放置しただけでその表面が酸化してしま
う。また、膜形成その他のプロセスで加えられる熱によ
って銅はシリコンやシリコン酸化膜と簡単に反応してし
まう。更に、反応が生じない場合でも、接触する酸化膜
と反応して銅表面が徐々に酸化して配線層の抵抗の増加
を招いたり、銅が酸化膜中に拡散して配線層周囲の酸化
膜の絶縁性の低下を引き起したりする。また、銅電極／
配線層と接触するシリコン層に銅が拡散してシリコン層
に形成されているトランジスタの特性劣化を招く。
【０００４】以上のように、銅はシリコン層や酸化膜に
拡散し易く、酸化されやすいため、半導体プロセスにお
いては扱いにくい。これらの欠点を補うため、従来、半
導体プロセスにおいて種々の工夫がなされている。即
ち、図６（ａ）に示すように、半導体基板１上の絶縁膜
２の上に高融点金属膜３を敷いて銅膜（Ｃｕ膜）４を形
成した後、図６（ｂ）に示すように、パターニングして
配線層となる銅膜４ａ及び高融点金属膜３ａを形成す
る。続いて、銅膜４ａの露出面を高融点金属膜５で被覆
し、パターニングして配線層６を形成する。
拡散し易く、酸化されやすいため、半導体プロセスにお
いては扱いにくい。これらの欠点を補うため、従来、半
導体プロセスにおいて種々の工夫がなされている。即
ち、図６（ａ）に示すように、半導体基板１上の絶縁膜
２の上に高融点金属膜３を敷いて銅膜（Ｃｕ膜）４を形
成した後、図６（ｂ）に示すように、パターニングして
配線層となる銅膜４ａ及び高融点金属膜３ａを形成す
る。続いて、銅膜４ａの露出面を高融点金属膜５で被覆
し、パターニングして配線層６を形成する。
【０００５】しかし、上記の構造では配線層６が絶縁膜
２上にそのまま突出するので、多層配線には適さない。
このため、配線層６を形成後に平坦な基板表面が必要と
される場合には、次のようにする。即ち、図７（ａ）に
示すように、半導体基板１上の絶縁膜２に溝７を形成
し、その溝７内の絶縁膜２の露出面を高融点金属膜３で
被覆した後、溝７の深さよりも厚い膜厚の銅膜４を形成
する。
２上にそのまま突出するので、多層配線には適さない。
このため、配線層６を形成後に平坦な基板表面が必要と
される場合には、次のようにする。即ち、図７（ａ）に
示すように、半導体基板１上の絶縁膜２に溝７を形成
し、その溝７内の絶縁膜２の露出面を高融点金属膜３で
被覆した後、溝７の深さよりも厚い膜厚の銅膜４を形成
する。
【０００６】続いて、図７（ｂ）に示すように、溝７の
上方に突出する銅膜４と、溝７の外の絶縁膜２上の銅膜
４と、高融点金属膜３とを研磨により除去し、溝７内に
のみ銅膜４ｂ及び高融点金属膜３ｂを残す。その後、Ｃ
ＶＤによる選択成長により、或いはパターニングによ
り、図７（ｃ）に示すように、溝７上部に露出する銅膜
４ｂを被覆して高融点金属膜８を形成して配線層９を形
成する。
上方に突出する銅膜４と、溝７の外の絶縁膜２上の銅膜
４と、高融点金属膜３とを研磨により除去し、溝７内に
のみ銅膜４ｂ及び高融点金属膜３ｂを残す。その後、Ｃ
ＶＤによる選択成長により、或いはパターニングによ
り、図７（ｃ）に示すように、溝７上部に露出する銅膜
４ｂを被覆して高融点金属膜８を形成して配線層９を形
成する。
【０００７】
【発明が解決しようとする課題】しかし、図７に示す例
は図６に示す例よりも平坦化に適しているが、なお、銅
膜４ｂを被覆する高融点金属膜８がより完全な平坦化を
妨げている。更なる微細化或いは薄膜化により問題とな
ると考えられる。また、銅膜４ｂを溝７に埋め込むため
のポリッシングにより銅膜４ｂの表面が荒れたり、銅膜
４ｂの表面にダメージが生じるという問題がある。この
ため、ボイドが発生し、抵抗が増加等してしまう。
は図６に示す例よりも平坦化に適しているが、なお、銅
膜４ｂを被覆する高融点金属膜８がより完全な平坦化を
妨げている。更なる微細化或いは薄膜化により問題とな
ると考えられる。また、銅膜４ｂを溝７に埋め込むため
のポリッシングにより銅膜４ｂの表面が荒れたり、銅膜
４ｂの表面にダメージが生じるという問題がある。この
ため、ボイドが発生し、抵抗が増加等してしまう。
【０００８】本発明は、係る従来例の問題点に鑑みて創
作されたものであり、平坦化を維持しつつ、銅電極／配
線層の周囲のシリコン層や酸化膜との反応を防止し、か
つ研磨により生じた銅電極／配線層表面のダメージが悪
影響を与えないようにすることができる半導体装置の製
造方法を提供することを目的とするものである。
作されたものであり、平坦化を維持しつつ、銅電極／配
線層の周囲のシリコン層や酸化膜との反応を防止し、か
つ研磨により生じた銅電極／配線層表面のダメージが悪
影響を与えないようにすることができる半導体装置の製
造方法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】上記課題は、第１に、基
板上に絶縁膜を形成する工程と、前記絶縁膜を選択的に
エッチングして溝を形成する工程と、高融点金属又は高
融点金属の窒化物からなる介在膜を形成して前記溝を被
覆する工程と、前記介在膜の上に銅膜を形成する工程
と、研磨により前記溝の上部の前記銅膜と前記溝の外の
前記銅膜及び前記介在膜とを除去し、前記介在膜を介在
させて前記銅膜を前記溝内に残す工程と、前記銅膜の表
層に金属粒子を導入する工程と、窒素を含むガスに前記
銅膜を曝し、前記銅膜の表層の前記金属粒子と前記窒素
を反応させて金属窒化物を形成する工程とを有する半導
体装置の製造方法によって達成され、第２に、前記溝の
上部の前記銅膜と前記溝の外の前記銅膜及び前記介在膜
とを除去する手段として研磨を用いることを特徴とする
第１の発明に記載の半導体装置の製造方法によって達成
され、第３に、前記基板は拡散層が形成された半導体層
であり、前記溝の形成により前記溝の底部に露出した前
記拡散層と前記銅膜とを前記介在膜を介して接続するこ
とを特徴とする第１又は第２の発明に記載の半導体装置
の製造方法によって達成され、第４に、前記基板には配
線層が形成されており、前記溝の形成により前記溝の底
部に露出した前記配線層と前記銅膜とを前記介在膜を介
して接続することを特徴とする第１又は第２の発明に記
載の半導体装置の製造方法によって達成され、第５に、
前記高融点金属又は高融点金属の窒化物は、Ｔｉ，Ｔ
ａ，Ｗ，Ｍｏ，Ｎｂ又はＴｉＮであることを特徴とする
第１，第２，第３又は第４の発明に記載の半導体装置の
製造方法によって達成され、第６に、前記銅膜の表層に
前記金属粒子を導入する工程は、前記銅膜上に金属膜を
形成し、加熱処理して前記金属膜の前記金属粒子を前記
銅膜の表層に拡散し、その後、前記金属膜を除去する工
程を有することを特徴とする第１，第２，第３，第４又
は第５の発明に記載の半導体装置の製造方法によって達
成され、第７に、前記窒素を含むガスとして少なくとも
Ｎ2 及びＮＨ3 のいずれかを含むガスを用い、前記基板
を温度５５０〜８００℃に加熱することにより前記窒素
と前記金属粒子とを反応させることを特徴とする第１，
第２，第３，第４，第５又は第６の発明に記載の半導体
装置の製造方法によって達成され、第８に、前記窒素を
含むガスとして少なくともヒドラジン化合物，アミド化
合物及び窒素環状化合物のいずれかを含むガスを用い、
前記基板を温度３５０℃以上に加熱することにより、又
は前記基板を温度１００℃以上に加熱して前記窒素を含
むガスをプラズマ化することにより、或いは前記基板を
温度１００℃以上に加熱して前記窒素を含むガスに光を
照射することにより、前記窒素と前記金属粒子とを反応
させることを特徴とする第１，第２，第３，第４，第
５，第６又は第７の発明に記載の半導体装置の製造方法
によって達成される。
板上に絶縁膜を形成する工程と、前記絶縁膜を選択的に
エッチングして溝を形成する工程と、高融点金属又は高
融点金属の窒化物からなる介在膜を形成して前記溝を被
覆する工程と、前記介在膜の上に銅膜を形成する工程
と、研磨により前記溝の上部の前記銅膜と前記溝の外の
前記銅膜及び前記介在膜とを除去し、前記介在膜を介在
させて前記銅膜を前記溝内に残す工程と、前記銅膜の表
層に金属粒子を導入する工程と、窒素を含むガスに前記
銅膜を曝し、前記銅膜の表層の前記金属粒子と前記窒素
を反応させて金属窒化物を形成する工程とを有する半導
体装置の製造方法によって達成され、第２に、前記溝の
上部の前記銅膜と前記溝の外の前記銅膜及び前記介在膜
とを除去する手段として研磨を用いることを特徴とする
第１の発明に記載の半導体装置の製造方法によって達成
され、第３に、前記基板は拡散層が形成された半導体層
であり、前記溝の形成により前記溝の底部に露出した前
記拡散層と前記銅膜とを前記介在膜を介して接続するこ
とを特徴とする第１又は第２の発明に記載の半導体装置
の製造方法によって達成され、第４に、前記基板には配
線層が形成されており、前記溝の形成により前記溝の底
部に露出した前記配線層と前記銅膜とを前記介在膜を介
して接続することを特徴とする第１又は第２の発明に記
載の半導体装置の製造方法によって達成され、第５に、
前記高融点金属又は高融点金属の窒化物は、Ｔｉ，Ｔ
ａ，Ｗ，Ｍｏ，Ｎｂ又はＴｉＮであることを特徴とする
第１，第２，第３又は第４の発明に記載の半導体装置の
製造方法によって達成され、第６に、前記銅膜の表層に
前記金属粒子を導入する工程は、前記銅膜上に金属膜を
形成し、加熱処理して前記金属膜の前記金属粒子を前記
銅膜の表層に拡散し、その後、前記金属膜を除去する工
程を有することを特徴とする第１，第２，第３，第４又
は第５の発明に記載の半導体装置の製造方法によって達
成され、第７に、前記窒素を含むガスとして少なくとも
Ｎ2 及びＮＨ3 のいずれかを含むガスを用い、前記基板
を温度５５０〜８００℃に加熱することにより前記窒素
と前記金属粒子とを反応させることを特徴とする第１，
第２，第３，第４，第５又は第６の発明に記載の半導体
装置の製造方法によって達成され、第８に、前記窒素を
含むガスとして少なくともヒドラジン化合物，アミド化
合物及び窒素環状化合物のいずれかを含むガスを用い、
前記基板を温度３５０℃以上に加熱することにより、又
は前記基板を温度１００℃以上に加熱して前記窒素を含
むガスをプラズマ化することにより、或いは前記基板を
温度１００℃以上に加熱して前記窒素を含むガスに光を
照射することにより、前記窒素と前記金属粒子とを反応
させることを特徴とする第１，第２，第３，第４，第
５，第６又は第７の発明に記載の半導体装置の製造方法
によって達成される。
【００１０】
【作用】本発明の半導体装置の製造方法においては、銅
膜の周囲を高融点金属膜やその窒化物により被覆してい
るので、銅膜の周囲に絶縁膜やシリコン層を形成した場
合、銅膜と絶縁膜の接触部に必ず高融点金属膜やその窒
化物が介在することになる。
膜の周囲を高融点金属膜やその窒化物により被覆してい
るので、銅膜の周囲に絶縁膜やシリコン層を形成した場
合、銅膜と絶縁膜の接触部に必ず高融点金属膜やその窒
化物が介在することになる。
【００１１】従って、絶縁膜やシリコン層を形成する際
の加熱処理時に、銅膜の酸化を防止し、或いは銅膜の周
囲の絶縁膜やシリコン層への銅粒子の拡散を防止するこ
とができる。また、半導体装置の完成後に、高温環境に
よる銅膜の酸化や、絶縁膜やシリコン層への銅粒子の拡
散を防止することができる。更に、研磨により基板表面
を平坦化した後溝内に埋め込まれた銅膜の表層に金属粒
子を導入し、金属粒子と窒素とを反応させて銅膜の表層
に金属窒化物を形成している。
の加熱処理時に、銅膜の酸化を防止し、或いは銅膜の周
囲の絶縁膜やシリコン層への銅粒子の拡散を防止するこ
とができる。また、半導体装置の完成後に、高温環境に
よる銅膜の酸化や、絶縁膜やシリコン層への銅粒子の拡
散を防止することができる。更に、研磨により基板表面
を平坦化した後溝内に埋め込まれた銅膜の表層に金属粒
子を導入し、金属粒子と窒素とを反応させて銅膜の表層
に金属窒化物を形成している。
【００１２】金属窒化物は緻密なため、銅膜上に形成さ
れる絶縁膜やシリコン層と銅膜との反応を防止する保護
膜として或いは絶縁膜等への銅粒子の拡散を防止する保
護膜として機能する。従って、特別な他の保護膜を必要
としない。これにより、基板表面の平坦化を維持しつ
つ、銅膜が酸化するのを防止し、或いは絶縁膜の絶縁性
の低下を防止し、或いはシリコン層に形成されるトラン
ジスタのリーク電流の増大を防止することができる。
れる絶縁膜やシリコン層と銅膜との反応を防止する保護
膜として或いは絶縁膜等への銅粒子の拡散を防止する保
護膜として機能する。従って、特別な他の保護膜を必要
としない。これにより、基板表面の平坦化を維持しつ
つ、銅膜が酸化するのを防止し、或いは絶縁膜の絶縁性
の低下を防止し、或いはシリコン層に形成されるトラン
ジスタのリーク電流の増大を防止することができる。
【００１３】また、その研磨面に窒化物を形成すること
により、研磨により発生した銅膜表面の荒れを緩和し、
ダメージから回復させることができる。
により、研磨により発生した銅膜表面の荒れを緩和し、
ダメージから回復させることができる。
【００１４】
【実施例】次に、図面を参照しながら、本発明の実施例
について説明する。図１（ａ）〜（ｄ），図２（ａ）〜
（ｄ）は、本発明の実施例に係る埋め込み型銅配線層の
作成方法について示す側面図である。また、図３は、埋
め込み型銅配線層の形成により、シリコン基板に形成さ
れている絶縁ゲート型電界効果トランジスタ（ＭＯＳ
Ｔ）のソース／ドレイン領域層（Ｓ／Ｄ領域層）と銅配
線層とが接続され、かつ銅配線層と上部配線層とが接続
された後の状態を示す断面図である。
について説明する。図１（ａ）〜（ｄ），図２（ａ）〜
（ｄ）は、本発明の実施例に係る埋め込み型銅配線層の
作成方法について示す側面図である。また、図３は、埋
め込み型銅配線層の形成により、シリコン基板に形成さ
れている絶縁ゲート型電界効果トランジスタ（ＭＯＳ
Ｔ）のソース／ドレイン領域層（Ｓ／Ｄ領域層）と銅配
線層とが接続され、かつ銅配線層と上部配線層とが接続
された後の状態を示す断面図である。
【００１５】まず、図１（ａ）に示すように、シリコン
基板（基板）１１上にＣＶＤ法により膜厚約0.7 μｍの
絶縁膜１２を形成する。絶縁膜１２としてシリコン酸化
膜，ＰＳＧ膜又はシリコン窒化膜等を用いることができ
る。次いで、図１（ｂ）に示すように、ドライエッチン
グ法により、不図示のレジスト膜をマスクとして絶縁膜
１２を選択的にエッチングし、絶縁膜１２に深さ0.6 〜
0.7 μｍ，幅0.4 μｍの配線溝１３を形成する。上記シ
リコン酸化膜，ＰＳＧ膜又はシリコン窒化膜に対して、
それぞれCHF3＋CF4 ＋Arからなる反応ガスを用いる。
基板（基板）１１上にＣＶＤ法により膜厚約0.7 μｍの
絶縁膜１２を形成する。絶縁膜１２としてシリコン酸化
膜，ＰＳＧ膜又はシリコン窒化膜等を用いることができ
る。次いで、図１（ｂ）に示すように、ドライエッチン
グ法により、不図示のレジスト膜をマスクとして絶縁膜
１２を選択的にエッチングし、絶縁膜１２に深さ0.6 〜
0.7 μｍ，幅0.4 μｍの配線溝１３を形成する。上記シ
リコン酸化膜，ＰＳＧ膜又はシリコン窒化膜に対して、
それぞれCHF3＋CF4 ＋Arからなる反応ガスを用いる。
【００１６】次に、図１（ｃ）に示すように、スパッタ
法により、圧力３．８mTorr のAr＋N2ガス中、電力４kW
の条件で、膜厚約５０ｎｍの窒化チタン膜（ＴｉＮ膜）
１４を全面に形成する。次いで、ヘキサフルオロアセチ
ルアセトン銅(I) トリメチルビニルシリル（CuHFATFVS
）及び水素（H2）からなる反応ガスを用いたＣＶＤ法
により、ＴｉＮ膜１４上に膜厚約８００ｎｍの銅膜（Ｃ
ｕ膜）１５を形成する。これにより、配線溝１３内はＣ
ｕ膜１５により完全に埋められる。
法により、圧力３．８mTorr のAr＋N2ガス中、電力４kW
の条件で、膜厚約５０ｎｍの窒化チタン膜（ＴｉＮ膜）
１４を全面に形成する。次いで、ヘキサフルオロアセチ
ルアセトン銅(I) トリメチルビニルシリル（CuHFATFVS
）及び水素（H2）からなる反応ガスを用いたＣＶＤ法
により、ＴｉＮ膜１４上に膜厚約８００ｎｍの銅膜（Ｃ
ｕ膜）１５を形成する。これにより、配線溝１３内はＣ
ｕ膜１５により完全に埋められる。
【００１７】次いで、図１（ｄ）に示すように、例えば
コロイダルシリカを含む研磨剤を用いて化学的機械研磨
（ＣＭＰ）を行う。これにより、配線溝１３の上部に突
出するＣｕ膜１５、及び配線溝１３の外の絶縁膜１２上
のＣｕ膜１５やＴｉＮ膜１４が除去されて、配線溝１３
内にのみＴｉＮ膜14ａを介在してＣｕ膜15ａが残る。こ
れにより、平坦な基板表面を維持しつつ、銅配線層15ａ
が形成される。また、例えば、図３に示すように、配線
溝13ａ内において、シリコン基板１１に形成されている
ＭＯＳＴのＳ／Ｄ領域層20ａと銅配線層15ｂとがＴｉＮ
膜14ｂを介して接続される。
コロイダルシリカを含む研磨剤を用いて化学的機械研磨
（ＣＭＰ）を行う。これにより、配線溝１３の上部に突
出するＣｕ膜１５、及び配線溝１３の外の絶縁膜１２上
のＣｕ膜１５やＴｉＮ膜１４が除去されて、配線溝１３
内にのみＴｉＮ膜14ａを介在してＣｕ膜15ａが残る。こ
れにより、平坦な基板表面を維持しつつ、銅配線層15ａ
が形成される。また、例えば、図３に示すように、配線
溝13ａ内において、シリコン基板１１に形成されている
ＭＯＳＴのＳ／Ｄ領域層20ａと銅配線層15ｂとがＴｉＮ
膜14ｂを介して接続される。
【００１８】次に、図２（ａ）に示すように、スパッタ
法により、圧力１．８mTorr のArガス中、電力１kWの条
件で、膜厚約１０ｎｍのチタン膜（Ｔｉ膜）１６を銅配
線層15ａ及び絶縁膜１２上に形成する。続いて、温度４
５０℃、時間３０分の条件で、加熱処理する。これによ
り、Ｔｉ膜１６のＴｉ粒子がＣｕ膜中に拡散により導入
され、銅配線層15ａの表層約１００ÅにＴｉ導入層１７
が形成される。このとき、銅配線層15ａ中に拡散したＴ
ｉ粒子は、固溶度の制限を受けるため、銅配線層15ａ中
で粗な状態で存在する。次に、図２（ｂ）に示すよう
に、ＣＭＰにより、銅配線層15ａ上及び絶縁膜１２上の
Ｔｉ膜１６を除去する。
法により、圧力１．８mTorr のArガス中、電力１kWの条
件で、膜厚約１０ｎｍのチタン膜（Ｔｉ膜）１６を銅配
線層15ａ及び絶縁膜１２上に形成する。続いて、温度４
５０℃、時間３０分の条件で、加熱処理する。これによ
り、Ｔｉ膜１６のＴｉ粒子がＣｕ膜中に拡散により導入
され、銅配線層15ａの表層約１００ÅにＴｉ導入層１７
が形成される。このとき、銅配線層15ａ中に拡散したＴ
ｉ粒子は、固溶度の制限を受けるため、銅配線層15ａ中
で粗な状態で存在する。次に、図２（ｂ）に示すよう
に、ＣＭＰにより、銅配線層15ａ上及び絶縁膜１２上の
Ｔｉ膜１６を除去する。
【００１９】次いで、図２（ｃ）に示すように、ジメチ
ルヒドラジン（CH3HNH2 ）１０sccm及びＨｅ１００sccm
の混合ガスをチャンバ内に導入し、圧力１Torrに保持し
た状態で、シリコン基板１１を加熱し、温度３５０℃に
保持して１５分間加熱処理を行う。これにより、銅配線
層15ａ中に拡散され、粗な状態で存在しているＴｉ粒子
は銅配線層15ａの表面で窒素と反応し、ＴｉＮに変換さ
れる。この結果、銅配線層15ａの表層約１００Åに緻密
なＴｉＮ膜17ａが形成され、ＴｉＮ膜17ａ，14ａにより
被覆された銅配線層15ａからなる配線層１８が形成され
る。
ルヒドラジン（CH3HNH2 ）１０sccm及びＨｅ１００sccm
の混合ガスをチャンバ内に導入し、圧力１Torrに保持し
た状態で、シリコン基板１１を加熱し、温度３５０℃に
保持して１５分間加熱処理を行う。これにより、銅配線
層15ａ中に拡散され、粗な状態で存在しているＴｉ粒子
は銅配線層15ａの表面で窒素と反応し、ＴｉＮに変換さ
れる。この結果、銅配線層15ａの表層約１００Åに緻密
なＴｉＮ膜17ａが形成され、ＴｉＮ膜17ａ，14ａにより
被覆された銅配線層15ａからなる配線層１８が形成され
る。
【００２０】次に、図２（ｄ）に示すように、ジシラン
又はシランの反応ガスを用いたＣＶＤ法により、温度４
００℃の条件でポリシリコン膜１９を形成する。このと
き、銅配線層15ａと絶縁膜１２やポリシリコン膜１９と
の接触部にはＴｉＮ膜からなる介在膜14ａ，17ａ等が介
在しているので、加熱処理により、銅配線層15ａが酸化
したり、銅粒子が絶縁膜１２やポリシリコン膜１９内に
拡散したりするのを防止することが出来る。その後、ポ
リシリコン膜１９をパターニングし、上部配線層１９を
形成する。これより、上下の配線層１８，１９同士が接
続される。
又はシランの反応ガスを用いたＣＶＤ法により、温度４
００℃の条件でポリシリコン膜１９を形成する。このと
き、銅配線層15ａと絶縁膜１２やポリシリコン膜１９と
の接触部にはＴｉＮ膜からなる介在膜14ａ，17ａ等が介
在しているので、加熱処理により、銅配線層15ａが酸化
したり、銅粒子が絶縁膜１２やポリシリコン膜１９内に
拡散したりするのを防止することが出来る。その後、ポ
リシリコン膜１９をパターニングし、上部配線層１９を
形成する。これより、上下の配線層１８，１９同士が接
続される。
【００２１】一方、図３に示すように、ＭＯＳＴのＳ／
Ｄ領域層20ａと接続した配線層18ａと上部配線層19ａと
が接続される。以上のように、本発明の実施例に係る埋
め込み型の銅配線層の作成方法によれば、銅配線層15ａ
と絶縁膜１２やポリシリコン膜１９との接触部にＴｉＮ
膜14ａ，17ａが介在する。また、銅配線層15ａと、絶縁
膜１２、ポリシリコン膜19ａ及びシリコン基板１１のＳ
／Ｄ領域層20ａとの接触部にＴｉＮ膜14ｂ，17ｂが介在
する。従って、上部配線層となるポリシリコン膜１９，
19ａを形成する際の加熱処理により、銅配線層15ａ，15
ｂの酸化を防止し、銅配線層15ａ，15ｂの周囲の絶縁膜
１２、ポリシリコン膜１９，19ａ、及びシリコン基板１
１のＳ／Ｄ領域層20ａへの銅粒子の拡散を防止すること
ができる。
Ｄ領域層20ａと接続した配線層18ａと上部配線層19ａと
が接続される。以上のように、本発明の実施例に係る埋
め込み型の銅配線層の作成方法によれば、銅配線層15ａ
と絶縁膜１２やポリシリコン膜１９との接触部にＴｉＮ
膜14ａ，17ａが介在する。また、銅配線層15ａと、絶縁
膜１２、ポリシリコン膜19ａ及びシリコン基板１１のＳ
／Ｄ領域層20ａとの接触部にＴｉＮ膜14ｂ，17ｂが介在
する。従って、上部配線層となるポリシリコン膜１９，
19ａを形成する際の加熱処理により、銅配線層15ａ，15
ｂの酸化を防止し、銅配線層15ａ，15ｂの周囲の絶縁膜
１２、ポリシリコン膜１９，19ａ、及びシリコン基板１
１のＳ／Ｄ領域層20ａへの銅粒子の拡散を防止すること
ができる。
【００２２】また、半導体装置の完成後に、高温環境に
よる銅配線層15ａ，15ｂの酸化を防止し、絶縁膜１２，
上部配線層１９，19ａ及びシリコン基板１１のＳ／Ｄ領
域層20ａへの銅粒子の拡散を防止することができる。更
に、配線溝１３内に埋め込まれた銅配線層15ａ，15ｂの
表層にＴｉ粒子を導入し、Ｔｉ粒子と窒素とを反応させ
て銅配線層15ａ，15ｂの表層にＴｉＮ膜17ａ，17ｂを形
成している。ＴｉＮ膜17ａ，17ｂは緻密なため、銅配線
層15ａ，15ｂ上に形成されるポリシリコン膜１９，19ａ
と銅配線層15ａ，15ｂとの反応を防止する保護膜として
機能する。従って、特別な他の保護膜を必要としない。
よる銅配線層15ａ，15ｂの酸化を防止し、絶縁膜１２，
上部配線層１９，19ａ及びシリコン基板１１のＳ／Ｄ領
域層20ａへの銅粒子の拡散を防止することができる。更
に、配線溝１３内に埋め込まれた銅配線層15ａ，15ｂの
表層にＴｉ粒子を導入し、Ｔｉ粒子と窒素とを反応させ
て銅配線層15ａ，15ｂの表層にＴｉＮ膜17ａ，17ｂを形
成している。ＴｉＮ膜17ａ，17ｂは緻密なため、銅配線
層15ａ，15ｂ上に形成されるポリシリコン膜１９，19ａ
と銅配線層15ａ，15ｂとの反応を防止する保護膜として
機能する。従って、特別な他の保護膜を必要としない。
【００２３】これにより、基板表面の平坦化を維持しつ
つ、銅配線層15ａ，15ｂが酸化するのを防止し、或いは
絶縁膜１２の絶縁性の低下を防止し、或いはシリコン基
板１１に形成されるトランジスタのリーク電流の増大を
防止することができる。また、研磨により発生した銅配
線層15ａ，15ｂ表面の荒れやダメージもその研磨面に窒
化物を形成することにより緩和することができる。
つ、銅配線層15ａ，15ｂが酸化するのを防止し、或いは
絶縁膜１２の絶縁性の低下を防止し、或いはシリコン基
板１１に形成されるトランジスタのリーク電流の増大を
防止することができる。また、研磨により発生した銅配
線層15ａ，15ｂ表面の荒れやダメージもその研磨面に窒
化物を形成することにより緩和することができる。
【００２４】なお、上記の実施例では、銅配線層15ａ，
15ｂの表層に拡散する金属としてＴｉ膜１６のＴｉ粒子
を用いているが、銅中に拡散しやすく、かつ窒化が容易
な材料であれば他の金属を用いることも可能である。例
えばニオブ（Ｎｂ）や他の高融点金属膜等がある。ま
た、配線溝１３，13ａ内の絶縁膜１２と銅配線層15ａ，
15ｂとの間に介在する介在膜14ａ，14ｂの材料として、
高融点金属の窒化物（ＴｉＮ）を用いているが、他の高
融点金属、例えばＴｉ，Ｔａ，Ｗ，Ｍｏ，Ｎｂやそれら
の窒化物を用いてもよい。
15ｂの表層に拡散する金属としてＴｉ膜１６のＴｉ粒子
を用いているが、銅中に拡散しやすく、かつ窒化が容易
な材料であれば他の金属を用いることも可能である。例
えばニオブ（Ｎｂ）や他の高融点金属膜等がある。ま
た、配線溝１３，13ａ内の絶縁膜１２と銅配線層15ａ，
15ｂとの間に介在する介在膜14ａ，14ｂの材料として、
高融点金属の窒化物（ＴｉＮ）を用いているが、他の高
融点金属、例えばＴｉ，Ｔａ，Ｗ，Ｍｏ，Ｎｂやそれら
の窒化物を用いてもよい。
【００２５】更に、下部配線層として銅配線層15ａ，15
ｂを形成しているが、図４に示すように、銅配線層を含
む上下の配線層18ｂ，19ｂ同士を接続することもでき
る。また、図６に示すように、銅配線層を含む配線層19
ｃと電極２２を接続するようにしてもよい。また、窒素
を含むガスとしてヒドラジン化合物を用いているが、Ｎ
2 又はＮＨ 3 をそれぞれ単独で、或いは両方を混合して
用いることができる。この場合、温度５５０〜８００℃
で基板を加熱することにより反応させることができる。
ｂを形成しているが、図４に示すように、銅配線層を含
む上下の配線層18ｂ，19ｂ同士を接続することもでき
る。また、図６に示すように、銅配線層を含む配線層19
ｃと電極２２を接続するようにしてもよい。また、窒素
を含むガスとしてヒドラジン化合物を用いているが、Ｎ
2 又はＮＨ 3 をそれぞれ単独で、或いは両方を混合して
用いることができる。この場合、温度５５０〜８００℃
で基板を加熱することにより反応させることができる。
【００２６】更に、窒素を含むガスとして、他のヒドラ
ジン化合物、例えばジエチルヒドラジン、或いはアミド
化合物、例えばメチルアミンやエチルアミン、又は窒素
環状化合物、例えばトリアジンをそれぞれ単独で、或い
は任意の組み合わせで混合して用いてもよい。この場
合、温度３５０℃以上で基板を加熱することにより、或
いは温度１００℃以上に基板を加熱した状態で窒素を含
むガスをプラズマ化することにより、又は温度１００℃
以上に基板を加熱した状態で、紫外線やレーザ光その他
の光を照射することにより、窒素を活性化させて窒素と
金属粒子とを反応させることができる。
ジン化合物、例えばジエチルヒドラジン、或いはアミド
化合物、例えばメチルアミンやエチルアミン、又は窒素
環状化合物、例えばトリアジンをそれぞれ単独で、或い
は任意の組み合わせで混合して用いてもよい。この場
合、温度３５０℃以上で基板を加熱することにより、或
いは温度１００℃以上に基板を加熱した状態で窒素を含
むガスをプラズマ化することにより、又は温度１００℃
以上に基板を加熱した状態で、紫外線やレーザ光その他
の光を照射することにより、窒素を活性化させて窒素と
金属粒子とを反応させることができる。
【００２７】
【発明の効果】以上のように、本発明の半導体装置の製
造方法においては、銅膜の周囲を高融点金属膜やその窒
化物により被覆しているので、銅膜の周囲に絶縁膜やポ
リシリコン層を形成した場合、銅膜と絶縁膜等の間に必
ず高融点金属膜等が介在し、従って、膜形成等の際の加
熱処理時に、銅膜の酸化を防止し、銅膜の周囲の絶縁膜
やポリシリコン層への銅粒子の拡散を防止することがで
きる。また、半導体装置の完成後に、高温環境による銅
膜の酸化や、絶縁膜やポリシリコン膜への銅粒子の拡散
を防止することができる。
造方法においては、銅膜の周囲を高融点金属膜やその窒
化物により被覆しているので、銅膜の周囲に絶縁膜やポ
リシリコン層を形成した場合、銅膜と絶縁膜等の間に必
ず高融点金属膜等が介在し、従って、膜形成等の際の加
熱処理時に、銅膜の酸化を防止し、銅膜の周囲の絶縁膜
やポリシリコン層への銅粒子の拡散を防止することがで
きる。また、半導体装置の完成後に、高温環境による銅
膜の酸化や、絶縁膜やポリシリコン膜への銅粒子の拡散
を防止することができる。
【００２８】更に、溝内に埋め込まれた銅膜の表層に金
属粒子を導入し、金属粒子と窒素とを反応させて銅膜の
表層に金属窒化物を形成している。従って、特別な他の
保護膜を必要としないため、基板表面の平坦化を維持し
つつ、銅膜が酸化するのを防止し、或いは銅膜周囲の絶
縁膜の絶縁性の低下を防止し、或いは銅膜周囲のシリコ
ン層に形成されるトランジスタのリーク電流の増大を防
止することができる。
属粒子を導入し、金属粒子と窒素とを反応させて銅膜の
表層に金属窒化物を形成している。従って、特別な他の
保護膜を必要としないため、基板表面の平坦化を維持し
つつ、銅膜が酸化するのを防止し、或いは銅膜周囲の絶
縁膜の絶縁性の低下を防止し、或いは銅膜周囲のシリコ
ン層に形成されるトランジスタのリーク電流の増大を防
止することができる。
【図１】本発明の実施例に係る銅配線層の作成方法につ
いて示す断面図（その１）である。
いて示す断面図（その１）である。
【図２】本発明の実施例に係る銅配線層の作成方法につ
いて示す断面図（その２）である。
いて示す断面図（その２）である。
【図３】本発明の実施例に係る銅配線層の作成方法によ
り作成された銅配線層とトランジスタのＳ／Ｄ領域層が
接続された状態を示す断面図である。
り作成された銅配線層とトランジスタのＳ／Ｄ領域層が
接続された状態を示す断面図である。
【図４】本発明の他の実施例に係る銅配線層の作成方法
により作成された銅配線層同士が接続された状態を示す
断面図である。
により作成された銅配線層同士が接続された状態を示す
断面図である。
【図５】本発明の他の実施例に係る銅配線層の作成方法
により作成された銅配線層と電極が接続された状態を示
す断面図である。
により作成された銅配線層と電極が接続された状態を示
す断面図である。
【図６】従来例に係る銅配線層の作成方法について示す
断面図である。
断面図である。
【図７】他の従来例に係る銅配線層の作成方法について
示す断面図である。
示す断面図である。
１１ シリコン基板（基板）、 １２，２１ 絶縁膜、 １３ 配線溝、 １４，14ａ，14ｂ，17ａ ＴｉＮ膜（介在膜）、 １５ Ｃｕ膜、 15ａ，15ｂ 銅配線層、 １６ Ｔｉ膜、 １７ Ｔｉ導入層、 17ａ，17ｂ ＴｉＮ膜、 １８，18ａ，18ｂ 配線層、 １９ ポリシリコン膜（上部配線層）、 19ａ〜19ｃ 上部配線層、 20ａ，20ｂ Ｓ／Ｄ領域層、 ２２ 電極。
Claims (8)
- 【請求項１】 基板上に絶縁膜を形成する工程と、 前記絶縁膜を選択的にエッチングして溝を形成する工程
と、 高融点金属又は高融点金属の窒化物からなる介在膜を形
成して前記溝を被覆する工程と、 前記介在膜の上に銅膜を形成する工程と、 前記溝の上部の前記銅膜と前記溝の外の前記銅膜及び前
記介在膜とを除去し、前記銅膜と前記介在膜を前記溝内
に残す工程と、 前記銅膜の表層に金属粒子を導入する工程と、 窒素を含むガスに前記銅膜を曝し、前記金属粒子と前記
窒素を反応させて前記銅膜の表層に金属窒化物を形成す
る工程とを有する半導体装置の製造方法。 - 【請求項２】 前記溝の上部の前記銅膜と前記溝の外の
前記銅膜及び前記介在膜とを除去する手段として研磨を
用いることを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項３】 前記基板は拡散層が形成された半導体層
であり、前記溝の形成により前記溝の底部に露出した前
記拡散層と前記銅膜とを前記介在膜を介して接続するこ
とを特徴とする請求項１又は請求項２記載の半導体装置
の製造方法。 - 【請求項４】 前記基板には配線層が形成されており、
前記溝の形成により前記溝の底部に露出した前記配線層
と前記銅膜とを前記介在膜を介して接続することを特徴
とする請求項１又は請求項２記載の半導体装置の製造方
法。 - 【請求項５】 前記高融点金属又は高融点金属の窒化物
は、Ｔｉ，Ｔａ，Ｗ，Ｍｏ，Ｎｂ又はＴｉＮであること
を特徴とする請求項１，請求項２，請求項３又は請求項
４記載の半導体装置の製造方法。 - 【請求項６】 前記銅膜の表層に前記金属粒子を導入す
る工程は、前記銅膜上に金属膜を形成し、加熱処理して
前記金属膜の前記金属粒子を前記銅膜の表層に拡散し、
その後、前記金属膜を除去する工程を有することを特徴
とする請求項１，請求項２，請求項３，請求項４又は請
求項５記載の半導体装置の製造方法。 - 【請求項７】 前記窒素を含むガスとして少なくともＮ
2 及びＮＨ3 のいずれかを含むガスを用い、前記基板を
温度５５０〜８００℃に加熱することにより前記窒素と
前記金属粒子とを反応させることを特徴とする請求項
１，請求項２，請求項３，請求項４，請求項５又は請求
項６記載の半導体装置の製造方法。 - 【請求項８】 前記窒素を含むガスとして少なくともヒ
ドラジン化合物，アミド化合物及び窒素環状化合物のい
ずれかを含むガスを用い、前記基板を温度３５０℃以上
に加熱することにより、又は前記基板を温度１００℃以
上に加熱して前記窒素を含むガスをプラズマ化すること
により、或いは前記基板を温度１００℃以上に加熱して
前記窒素を含むガスに光を照射することにより、前記窒
素と前記金属粒子とを反応させることを特徴とする請求
項１，請求項２，請求項３，請求項４，請求項５又は請
求項６記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08332594A JP3333313B2 (ja) | 1994-04-21 | 1994-04-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08332594A JP3333313B2 (ja) | 1994-04-21 | 1994-04-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07297186A true JPH07297186A (ja) | 1995-11-10 |
| JP3333313B2 JP3333313B2 (ja) | 2002-10-15 |
Family
ID=13799281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08332594A Expired - Lifetime JP3333313B2 (ja) | 1994-04-21 | 1994-04-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3333313B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100274346B1 (ko) * | 1997-06-30 | 2001-01-15 | 김영환 | 반도체소자의금속배선형성방법 |
| US6251774B1 (en) | 1998-11-10 | 2001-06-26 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device |
| KR20020034373A (ko) * | 2000-11-01 | 2002-05-09 | 박종섭 | 반도체소자의 금속배선 형성방법 |
| US6482741B1 (en) | 1997-06-25 | 2002-11-19 | Nec Corporation | Copper wiring structure comprising a copper material buried in a hollow of an insulating film and a carbon layer between the hollow and the copper material in semiconductor device and method fabricating the same |
| KR100399910B1 (ko) * | 2000-12-28 | 2003-09-29 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 배선 형성 방법 |
| US6879042B2 (en) | 2000-06-20 | 2005-04-12 | Nec Electronics Corporation | Semiconductor device and method and apparatus for manufacturing the same |
| KR100755524B1 (ko) * | 2005-09-23 | 2007-09-06 | 삼성전자주식회사 | 반도체 기판 상에 구리 배선을 형성하는 방법 |
-
1994
- 1994-04-21 JP JP08332594A patent/JP3333313B2/ja not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6482741B1 (en) | 1997-06-25 | 2002-11-19 | Nec Corporation | Copper wiring structure comprising a copper material buried in a hollow of an insulating film and a carbon layer between the hollow and the copper material in semiconductor device and method fabricating the same |
| US6486559B1 (en) | 1997-06-25 | 2002-11-26 | Nec Corporation | Copper wiring structure comprising a copper material buried in a hollow of an insulating film and a carbon layer between the hollow and the copper material in semiconductor device and method of fabricating the same |
| KR100274346B1 (ko) * | 1997-06-30 | 2001-01-15 | 김영환 | 반도체소자의금속배선형성방법 |
| US6251774B1 (en) | 1998-11-10 | 2001-06-26 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device |
| US6879042B2 (en) | 2000-06-20 | 2005-04-12 | Nec Electronics Corporation | Semiconductor device and method and apparatus for manufacturing the same |
| US7119441B2 (en) | 2000-06-20 | 2006-10-10 | Nec Electronics Corporation | Semiconductor interconnect structure |
| KR20020034373A (ko) * | 2000-11-01 | 2002-05-09 | 박종섭 | 반도체소자의 금속배선 형성방법 |
| KR100399910B1 (ko) * | 2000-12-28 | 2003-09-29 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 배선 형성 방법 |
| KR100755524B1 (ko) * | 2005-09-23 | 2007-09-06 | 삼성전자주식회사 | 반도체 기판 상에 구리 배선을 형성하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3333313B2 (ja) | 2002-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100870616B1 (ko) | 트랜치 절연 영역 형성 방법 | |
| US7413987B2 (en) | Method for manufacturing a semiconductor device | |
| JP3456391B2 (ja) | 半導体装置の製造方法 | |
| US6348407B1 (en) | Method to improve adhesion of organic dielectrics in dual damascene interconnects | |
| KR0151051B1 (ko) | 반도체장치의 절연막 형성방법 | |
| JP3365554B2 (ja) | 半導体装置の製造方法 | |
| US6319847B1 (en) | Semiconductor device using a thermal treatment of the device in a pressurized steam ambient as a planarization technique | |
| JP2000164716A (ja) | 半導体装置及びその製造方法 | |
| US5756392A (en) | Method of formation of polycide in a semiconductor IC device | |
| JP2004031937A (ja) | 半導体デバイス障壁層 | |
| JPH10125782A (ja) | 半導体装置の製造方法 | |
| JPH11145134A (ja) | 半導体装置およびその製造方法 | |
| JP2000188332A (ja) | 半導体装置及びその製造方法 | |
| JP2007165428A (ja) | 半導体装置の製造方法 | |
| JPH0653337A (ja) | 半導体装置の製造方法 | |
| JPH07297186A (ja) | 半導体装置の製造方法 | |
| JP3231645B2 (ja) | 半導体装置およびその製造方法 | |
| KR100369970B1 (ko) | 반도체장치 제조방법 | |
| JPH06104181A (ja) | 光ｃｖｄ法利用絶縁膜の製造方法と平坦化絶縁膜の製造方法 | |
| JPH113892A (ja) | 半導体装置の製造方法 | |
| JP2001168098A (ja) | 半導体装置及びパターンデータ作成方法 | |
| KR100367735B1 (ko) | 집적 회로의 배선 구조 및 그 제조 방법 | |
| JP3456392B2 (ja) | 半導体装置の製造方法 | |
| KR100248159B1 (ko) | 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법 | |
| JP2000012674A (ja) | 半導体装置の製造方法および素子分離方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020716 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |