JP2672181B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2672181B2 JP2672181B2 JP2179230A JP17923090A JP2672181B2 JP 2672181 B2 JP2672181 B2 JP 2672181B2 JP 2179230 A JP2179230 A JP 2179230A JP 17923090 A JP17923090 A JP 17923090A JP 2672181 B2 JP2672181 B2 JP 2672181B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating layer
- sin
- bpsg
- high resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 この発明は半導体装置の製造方法に関し、更に詳しく
は200〜100GΩの高抵抗を有するポリシリコン部を備え
たSRAMに関するものである。
は200〜100GΩの高抵抗を有するポリシリコン部を備え
たSRAMに関するものである。
（ロ）従来の技術 従来のこの種高抵抗多結晶シリコン（以下、高抵抗部
という）を備えた装置の製造過程においては、第２図に
示すように、まず、CVD法によって形成されたSiO2膜26
を有するSi基板22上に、高抵抗部20を形成してから、CV
D法によるSiN膜21を高抵抗部20を含むSi基板上に堆積し
て、高抵抗部20を保護するようにSiN膜21で被う構造が
とられる。
という）を備えた装置の製造過程においては、第２図に
示すように、まず、CVD法によって形成されたSiO2膜26
を有するSi基板22上に、高抵抗部20を形成してから、CV
D法によるSiN膜21を高抵抗部20を含むSi基板上に堆積し
て、高抵抗部20を保護するようにSiN膜21で被う構造が
とられる。
これは、高抵抗部の電気抵抗値が、その後のプラズマ
プロセス工程、例えば、プラズマCVD法によるCVD膜を堆
積したり、RIEによるエッチングをおこなったりする工
程やH2シンターを経ることにより、低下することを防ぐ
ためである。
プロセス工程、例えば、プラズマCVD法によるCVD膜を堆
積したり、RIEによるエッチングをおこなったりする工
程やH2シンターを経ることにより、低下することを防ぐ
ためである。
その後、全面にBPSG膜23を積層した後、これを900〜9
50℃の高温下、N2ガス雰囲気中でメルトさせ、BPSG膜23
からSi基板22に至るコンタクトホール24を公知の方法で
形成し、最後にスパッタリング法によりメタル配線25を
形成するようにしていた。
50℃の高温下、N2ガス雰囲気中でメルトさせ、BPSG膜23
からSi基板22に至るコンタクトホール24を公知の方法で
形成し、最後にスパッタリング法によりメタル配線25を
形成するようにしていた。
（ハ）発明が解決しようとする課題 しかし、SiN保護膜21上にBPSG膜23を堆積・熱処理を
加えた場合、SiN中のＮとBPSG中のＢ（ボロン）とが何
らかの化学反応を起こし、BxNy・nH2O等の化合物がBPSG
膜23上に異物になって現れるおそれがある。
加えた場合、SiN中のＮとBPSG中のＢ（ボロン）とが何
らかの化学反応を起こし、BxNy・nH2O等の化合物がBPSG
膜23上に異物になって現れるおそれがある。
（ニ）課題を解決するための手段及び作用 上記の問題点は、直接SiN膜とBPSG膜が接することに
よって発生するものである。よってこれを解決するため
にはSiN中のＮとBPSG中のＢが化学反応を起こさないよ
うに、SiN膜とBPSG膜の中間にＢ（ボロン）を含まないC
VD膜を堆積・形成して、SiN膜と直接BPSG膜が接しない
ようにすればよい。
よって発生するものである。よってこれを解決するため
にはSiN中のＮとBPSG中のＢが化学反応を起こさないよ
うに、SiN膜とBPSG膜の中間にＢ（ボロン）を含まないC
VD膜を堆積・形成して、SiN膜と直接BPSG膜が接しない
ようにすればよい。
この発明は、表面が凹凸形状の第１絶縁層を介してそ
の凸部表面に多結晶シリコンの高抵抗部を有する半導体
基板上に、全面に、SiNの保護膜を積層し、ボロンを含
有しない第２絶縁層を形成し、次いでボロンを不純物と
して含む第３絶縁層を積層した後、半導体基板を熱処理
して第３絶縁層をメルトし、その後に第１絶縁層の凹部
領域に第３絶縁層から半導体基板表面に至るコンタクト
ホールを形成し、メタル配線をおこなうことを特徴とす
る半導体装置の製造方法である。
の凸部表面に多結晶シリコンの高抵抗部を有する半導体
基板上に、全面に、SiNの保護膜を積層し、ボロンを含
有しない第２絶縁層を形成し、次いでボロンを不純物と
して含む第３絶縁層を積層した後、半導体基板を熱処理
して第３絶縁層をメルトし、その後に第１絶縁層の凹部
領域に第３絶縁層から半導体基板表面に至るコンタクト
ホールを形成し、メタル配線をおこなうことを特徴とす
る半導体装置の製造方法である。
すなわち、この発明は高抵抗部のSiN保護層上にボロ
ンを含まない第２絶縁層を形成してからボロンを含む第
３絶縁層を堆積・形成し、それによって保護層の信頼性
を向上するようにしたものである。
ンを含まない第２絶縁層を形成してからボロンを含む第
３絶縁層を堆積・形成し、それによって保護層の信頼性
を向上するようにしたものである。
この発明におけるボロンを不純物として含む第３絶縁
層（層間絶縁層）としては、SiH4,B2H6,PH3,O2を材料と
した常圧CVD法によるBPSG膜やBSG膜、あるいはTEOS,TM
B,O2を材料とした常圧、あるいは減圧CVD法によるBPSG
膜など公知の方法を用いて形成できる絶縁膜が挙げられ
る。
層（層間絶縁層）としては、SiH4,B2H6,PH3,O2を材料と
した常圧CVD法によるBPSG膜やBSG膜、あるいはTEOS,TM
B,O2を材料とした常圧、あるいは減圧CVD法によるBPSG
膜など公知の方法を用いて形成できる絶縁膜が挙げられ
る。
この発明におけるSiN膜と第３絶縁膜（例えばBPSG
膜）の間に介入される、ボロンを不純物として含まない
第２絶縁層（中間層）としては、常圧CVD法によるNSG
膜、LP−CVD法によるHTO膜などSiO2系のCVD酸化膜であ
れば良い。膜厚は信頼性を考慮して約500Å以上が好ま
しく、さらにこの中間膜は、後の工程であるコンタクト
ホールを開孔する際の加工のしやすさを考慮して、膜厚
は厚くても3000Å以下に設定するのが好ましく、1000Å
が最も好ましい膜厚である。
膜）の間に介入される、ボロンを不純物として含まない
第２絶縁層（中間層）としては、常圧CVD法によるNSG
膜、LP−CVD法によるHTO膜などSiO2系のCVD酸化膜であ
れば良い。膜厚は信頼性を考慮して約500Å以上が好ま
しく、さらにこの中間膜は、後の工程であるコンタクト
ホールを開孔する際の加工のしやすさを考慮して、膜厚
は厚くても3000Å以下に設定するのが好ましく、1000Å
が最も好ましい膜厚である。
また、RIEによるコンタクトエッチ条件の時にこの中
間膜は、BPSG膜などの層間絶縁膜よりエッチレートが同
じか、少なくなる方向の膜を選択することが望ましい。
間膜は、BPSG膜などの層間絶縁膜よりエッチレートが同
じか、少なくなる方向の膜を選択することが望ましい。
具体的には、HTO膜の形成条件としては、（SiH4＋N
2O）ガスを用いて800℃で積層、するのが好ましく、 NSG膜は常圧CVD法および熱処理（900℃、N2雰囲気）
で形成された膜を中間膜として用いることが最適であ
る。
2O）ガスを用いて800℃で積層、するのが好ましく、 NSG膜は常圧CVD法および熱処理（900℃、N2雰囲気）
で形成された膜を中間膜として用いることが最適であ
る。
（ホ）実施例 以下図に示す実施例に基づいてこの発明を詳述する。
なお、これによってこの発明は限定を受けるものではな
い。
なお、これによってこの発明は限定を受けるものではな
い。
第１図において、まず、表面が凹凸形状のSiO2のCVD
膜（第１絶縁膜）10を介してその凸部表面に高抵抗Poly
−Si部11が形成されたSi基板12上に、常圧CVD装置によ
り、SiH4＋O2ガス中で、約400℃において、NSG膜１を10
00Å堆積形成する。
膜（第１絶縁膜）10を介してその凸部表面に高抵抗Poly
−Si部11が形成されたSi基板12上に、常圧CVD装置によ
り、SiH4＋O2ガス中で、約400℃において、NSG膜１を10
00Å堆積形成する。
その後、この膜を900℃、N2ガス雰囲気中でアニール
して、ひきつづきSiN膜２を約550Å厚にLPCVD法で堆積
する。この際、SiN膜は、（SiH4＋NH3）ガスで形成して
も（SiH2Cl2＋NH3）で形成しても良いが、PE−SiN膜
（プラズマSiNは高抵抗Poly−Siの抵抗値を下げるので
よくない）を用いるのは避けなければならない。
して、ひきつづきSiN膜２を約550Å厚にLPCVD法で堆積
する。この際、SiN膜は、（SiH4＋NH3）ガスで形成して
も（SiH2Cl2＋NH3）で形成しても良いが、PE−SiN膜
（プラズマSiNは高抵抗Poly−Siの抵抗値を下げるので
よくない）を用いるのは避けなければならない。
次に、このSiN膜をコンタクトホール部に残らないよ
うにパターニングする。このパターニングは通常知られ
た方法、例えばレジストによるパターニング＋RIEによ
るSiN膜のエッチングを用いる。
うにパターニングする。このパターニングは通常知られ
た方法、例えばレジストによるパターニング＋RIEによ
るSiN膜のエッチングを用いる。
そして、SiNのパターニング完了後、その上に第２絶
縁層としてのNSG膜３をNSG膜１と同様な方法で1000Å堆
積・形成し、アニール処理を行う。
縁層としてのNSG膜３をNSG膜１と同様な方法で1000Å堆
積・形成し、アニール処理を行う。
このNSG膜３は直接BPSG膜とSiN膜が接触して、BxNy・
nH2O等の化合物が異物となって発生することを押さえ
る。
nH2O等の化合物が異物となって発生することを押さえ
る。
さらに、この上にBPSG膜（第３絶縁層）４を常圧CVD
法で形成・堆積し、その後高温下900℃〜950℃において
N2雰囲気中でメルトさせる。
法で形成・堆積し、その後高温下900℃〜950℃において
N2雰囲気中でメルトさせる。
この際、BPSGの膜厚及びＢ（ボロン）・Ｐ（リン）の
濃度はLSI構造に合わせて調節することが必要である
が、今回はB/P＝3.5wt％/3.7mol％、5000Åでサンプル
を作成、950℃、N2雰囲気中で30分の熱処理を加えてメ
ルトをかけた。
濃度はLSI構造に合わせて調節することが必要である
が、今回はB/P＝3.5wt％/3.7mol％、5000Åでサンプル
を作成、950℃、N2雰囲気中で30分の熱処理を加えてメ
ルトをかけた。
その後通常よく用いられる方法、すなわち、コンタク
トパターンをレジストでパターニングしてからコンタク
トホールをwetエッチングし、さらにDryエッチング（RI
Eエッチ）を行って、コンタクト部13を開口させてか
ら、通常のスパッタリング方法によりメタル５（Al−Si
0.6μm/TiW0.3μｍ）を堆積させた。
トパターンをレジストでパターニングしてからコンタク
トホールをwetエッチングし、さらにDryエッチング（RI
Eエッチ）を行って、コンタクト部13を開口させてか
ら、通常のスパッタリング方法によりメタル５（Al−Si
0.6μm/TiW0.3μｍ）を堆積させた。
このメタル５は、単層のAl−Si膜5aだけでも良いが、
通常カバレージを良くするためにTiW膜5bをAl−Si膜の
下に敷く二層構造が使われる。これによってメタル５は
下地Si基板12との良好な電気的接続が出来る。
通常カバレージを良くするためにTiW膜5bをAl−Si膜の
下に敷く二層構造が使われる。これによってメタル５は
下地Si基板12との良好な電気的接続が出来る。
（ヘ）発明の効果 この発明によれば、高抵抗Poly−Si（多結晶シリコ
ン）部の製造過程に関して、その上部に高抵抗Poly−Si
部を被うSiN保護膜を形成する場合、そのSiN保護膜上に
ボロンの不純物を含まない、CVD酸化膜などの中間膜を
堆積させてからBPSG膜などのボロンの不純物を含む、例
えば、BPSG膜のようなCVD膜などの層間絶縁膜を堆積す
るようにしたので、高抵抗Poly−Si部の保護膜としての
SiN膜は、直接層間絶縁膜（例えばBPSG膜）と接触する
ことが無くなるので、SiN膜中のＮと層間絶縁膜中のＢ
が化学反応を起こしてBxNy・nH2O等の化合物・異物をつ
くる危険性を防止でき、高信頼性の半導体装置を得るこ
とができる効果がある。
ン）部の製造過程に関して、その上部に高抵抗Poly−Si
部を被うSiN保護膜を形成する場合、そのSiN保護膜上に
ボロンの不純物を含まない、CVD酸化膜などの中間膜を
堆積させてからBPSG膜などのボロンの不純物を含む、例
えば、BPSG膜のようなCVD膜などの層間絶縁膜を堆積す
るようにしたので、高抵抗Poly−Si部の保護膜としての
SiN膜は、直接層間絶縁膜（例えばBPSG膜）と接触する
ことが無くなるので、SiN膜中のＮと層間絶縁膜中のＢ
が化学反応を起こしてBxNy・nH2O等の化合物・異物をつ
くる危険性を防止でき、高信頼性の半導体装置を得るこ
とができる効果がある。
第１図はこの発明の一実施例によって得られた半導体装
置の構成説明図、第２図は従来例を示す構成説明図であ
る。 １……NSG膜、２……SiN膜、 ３……NSG膜（第２絶縁層）、 ４……BPSG膜（第３絶縁層）、 ５……メタル配線、 10……SiO2膜（第１絶縁膜）、 11……高抵抗のポリシリコン部、 12……Si基板、 13……コンタクトホール。
置の構成説明図、第２図は従来例を示す構成説明図であ
る。 １……NSG膜、２……SiN膜、 ３……NSG膜（第２絶縁層）、 ４……BPSG膜（第３絶縁層）、 ５……メタル配線、 10……SiO2膜（第１絶縁膜）、 11……高抵抗のポリシリコン部、 12……Si基板、 13……コンタクトホール。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/11
Claims (1)
- 【請求項１】表面が凹凸形状の第１絶縁層を介してその
凸部表面に多結晶シリコンの高抵抗部を有する半導体基
板上に、全面に、SiNの保護膜を積層し、ボロンを含有
しない第２絶縁層を形成し、次いでボロンを不純物とし
て含む第３絶縁層を積層した後、本半導基板を熱処理し
て第３絶縁層をメルトし、その後に第１絶縁層の凹部領
域に第３絶縁層から半導体基板表面に至るコンタクトホ
ールを形成し、メタル配線を行うことを特徴とする半導
体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2179230A JP2672181B2 (ja) | 1990-07-04 | 1990-07-04 | 半導体装置の製造方法 |
| US07/719,737 US5166088A (en) | 1990-07-03 | 1991-06-25 | Method of manufacturing semiconductor device contact vias in layers comprising silicon nitride and glass |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2179230A JP2672181B2 (ja) | 1990-07-04 | 1990-07-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0465121A JPH0465121A (ja) | 1992-03-02 |
| JP2672181B2 true JP2672181B2 (ja) | 1997-11-05 |
Family
ID=16062219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2179230A Expired - Lifetime JP2672181B2 (ja) | 1990-07-03 | 1990-07-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2672181B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020067990A (ko) * | 2001-02-19 | 2002-08-24 | 어플라이드 머티어리얼스, 인코포레이티드 | 질화물 소비를 감소시키기 위한 집합 유전체층 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100678317B1 (ko) * | 2005-12-28 | 2007-02-02 | 동부일렉트로닉스 주식회사 | 금속전절연막 라이너를 갖는 반도체소자의 제조방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319219A (ja) * | 1989-06-15 | 1991-01-28 | Matsushita Electron Corp | 半導体集積回路の製造方法 |
-
1990
- 1990-07-04 JP JP2179230A patent/JP2672181B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020067990A (ko) * | 2001-02-19 | 2002-08-24 | 어플라이드 머티어리얼스, 인코포레이티드 | 질화물 소비를 감소시키기 위한 집합 유전체층 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0465121A (ja) | 1992-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| EP0155699B1 (en) | Semiconductor device having improved multi-layer structure of insulating film and conductive film | |
| US6627462B1 (en) | Semiconductor device having a capacitor and method for the manufacture thereof | |
| JP3271272B2 (ja) | 半導体装置の製造方法 | |
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| JP2672181B2 (ja) | 半導体装置の製造方法 | |
| JP3534269B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07335753A (ja) | 半導体装置及びその製造方法 | |
| JPH03179778A (ja) | 薄膜半導体形成用絶縁基板 | |
| JP2602574B2 (ja) | 半導体装置の製造方法 | |
| JP3064575B2 (ja) | 多層配線形成法 | |
| JP2850341B2 (ja) | 半導体装置の製造方法 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JP3103912B2 (ja) | 半導体ウエハのストリート構造およびその製造方法 | |
| JPH0629410A (ja) | 半導体装置及びその製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JP3158486B2 (ja) | 半導体装置の製造方法 | |
| JP2719143B2 (ja) | 半導体装置 | |
| JPH0748517B2 (ja) | 半導体集積回路装置 | |
| JPH0689941A (ja) | 半導体装置及びその製造方法 | |
| JPH04283931A (ja) | 半導体装置及びその製造方法 | |
| JPS58115834A (ja) | 半導体装置の製造方法 | |
| JPS62260319A (ja) | 半導体装置の製造方法 | |
| JPH03142826A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |