JPS60217645A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60217645A JPS60217645A JP7345584A JP7345584A JPS60217645A JP S60217645 A JPS60217645 A JP S60217645A JP 7345584 A JP7345584 A JP 7345584A JP 7345584 A JP7345584 A JP 7345584A JP S60217645 A JPS60217645 A JP S60217645A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- deposited
- tungsten
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 60
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 30
- 239000010937 tungsten Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 235000012239 silicon dioxide Nutrition 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000007790 scraping Methods 0.000 claims 1
- 238000000927 vapour-phase epitaxy Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 9
- 238000005530 etching Methods 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 239000011229 interlayer Substances 0.000 abstract description 5
- 239000005360 phosphosilicate glass Substances 0.000 abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 4
- 239000012808 vapor phase Substances 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052785 arsenic Inorganic materials 0.000 abstract 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract 1
- 239000011521 glass Substances 0.000 abstract 1
- 230000012010 growth Effects 0.000 description 17
- 230000002159 abnormal effect Effects 0.000 description 10
- 238000001947 vapour-phase growth Methods 0.000 description 9
- 238000002844 melting Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- RRHGJUQNOFWUDK-UHFFFAOYSA-N Isoprene Chemical compound CC(=C)C=C RRHGJUQNOFWUDK-UHFFFAOYSA-N 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は多結晶シリコン上にのみ選択的にタングステ
ンを気相成長する製造方法、詳しくは、多結晶シリコン
以外の部分へのタングステンの異常成長を防止すること
により、微細加工精度の向上を図り、集積回路装置の製
造歩留の向上をすることのできる半導体装置の製造方法
に関するものである。
ンを気相成長する製造方法、詳しくは、多結晶シリコン
以外の部分へのタングステンの異常成長を防止すること
により、微細加工精度の向上を図り、集積回路装置の製
造歩留の向上をすることのできる半導体装置の製造方法
に関するものである。
従来例の構成とその問題点
近年、ＭＯ５集積回路装置では、素子寸法の微細化によ
り、配線が細く、かつ薄くなっているが、これは、同時
に、高集積化により配線長が長くなり、配線抵抗が著し
く増大する傾向をともなっている。高配線抵抗化を防止
するために、多結晶シリコン上に高融点金属シリサイド
や、高融点金属を重ね、２層構造とし、配線抵抗を下げ
ることが報告されている。たとえば、多結晶シリコン、
高融点金属タングステン、高融点金属モリブデン−シリ
サイドの比抵抗は各々、２５０μΩ−Ｃ１ｎ 、 ５．
５μΩす１〃（タングステン）、２２μΩ・ｏｎ （モ
リブデンシリサイド）でアシ、これらの例でみても、高
融点金属は高融点金属シリサイドの約４分の１である。
り、配線が細く、かつ薄くなっているが、これは、同時
に、高集積化により配線長が長くなり、配線抵抗が著し
く増大する傾向をともなっている。高配線抵抗化を防止
するために、多結晶シリコン上に高融点金属シリサイド
や、高融点金属を重ね、２層構造とし、配線抵抗を下げ
ることが報告されている。たとえば、多結晶シリコン、
高融点金属タングステン、高融点金属モリブデン−シリ
サイドの比抵抗は各々、２５０μΩ−Ｃ１ｎ 、 ５．
５μΩす１〃（タングステン）、２２μΩ・ｏｎ （モ
リブデンシリサイド）でアシ、これらの例でみても、高
融点金属は高融点金属シリサイドの約４分の１である。
微細化、高集積化と従来の多結晶シリコンゲートプロセ
スとの互換性、比抵抗値などから、タングステンと多結
晶シリコンの２層構造が注目されている。このような２
層構造の形成においてタングステンの成長は減圧気相成
長法により、選択的に多結晶シリコン上にのみ行うこと
ができる。
スとの互換性、比抵抗値などから、タングステンと多結
晶シリコンの２層構造が注目されている。このような２
層構造の形成においてタングステンの成長は減圧気相成
長法により、選択的に多結晶シリコン上にのみ行うこと
ができる。
このタングステンの選択気相成長は、多結晶シリコンの
表面のみを露出し、他の部分は二酸化珪素膜などにより
被覆することにより、多結晶シリコン表面にのみ選択的
に堆積する方法である。しかし、タングステン、を堆積
しない部分を、二酸化珪素膜で被覆するだけでは、不充
分であり、とくに、下地パターンの段差が大きい場合、
段差部分に異常成長が発生しやすい。たとえば二酸化珪
素によって被覆された多結晶シリコンパターンのエツジ
に沿って、タングステンが異常成長することにより、配
線間のショートなどの不良の原因となることが多い。多
層の多結晶シリコン構造において、最上層の多結晶シリ
コン表面にタングステンを選択成長する場合、このよう
な問題を起しやすかった。
表面のみを露出し、他の部分は二酸化珪素膜などにより
被覆することにより、多結晶シリコン表面にのみ選択的
に堆積する方法である。しかし、タングステン、を堆積
しない部分を、二酸化珪素膜で被覆するだけでは、不充
分であり、とくに、下地パターンの段差が大きい場合、
段差部分に異常成長が発生しやすい。たとえば二酸化珪
素によって被覆された多結晶シリコンパターンのエツジ
に沿って、タングステンが異常成長することにより、配
線間のショートなどの不良の原因となることが多い。多
層の多結晶シリコン構造において、最上層の多結晶シリ
コン表面にタングステンを選択成長する場合、このよう
な問題を起しやすかった。
次に従来の多結晶シリコ゛ンゲート構造のＭＯ３半導体
装置に使用した場合を例に示す。
装置に使用した場合を例に示す。
第１図は従来の製造方法により多結晶シリコン上にタン
グステンを選択的に気相成長することにより作成した多
結晶シリコンゲート構造のＭＯ８半導体装置の一部の構
造断面図である。同図において、１はＰ型シリコン基板
、２は選択酸化法によシ形成された二酸化珪素膜、３は
ゲート絶縁膜、４Ｆｉ多結晶シリコンゲート電極、６は
ソースドレインを構成する「拡散層、６，６′は多結晶
シリコンの側面およびシリコン基板表面を被覆する二酸
化珪素膜、７は多結晶シリコン層の表面に選択的に気相
成長したタングステン膜、８は層間絶縁膜、９はアルミ
ニウムからなる電極を示す。この半導体装置の製造工程
について、第２図ａ−ｈの工程途中断面図に従って説明
する。まず、第２図乙のように、Ｐ型シリコン基板１の
主面に選択酸化法により、二酸化珪素膜２を形成する。
グステンを選択的に気相成長することにより作成した多
結晶シリコンゲート構造のＭＯ８半導体装置の一部の構
造断面図である。同図において、１はＰ型シリコン基板
、２は選択酸化法によシ形成された二酸化珪素膜、３は
ゲート絶縁膜、４Ｆｉ多結晶シリコンゲート電極、６は
ソースドレインを構成する「拡散層、６，６′は多結晶
シリコンの側面およびシリコン基板表面を被覆する二酸
化珪素膜、７は多結晶シリコン層の表面に選択的に気相
成長したタングステン膜、８は層間絶縁膜、９はアルミ
ニウムからなる電極を示す。この半導体装置の製造工程
について、第２図ａ−ｈの工程途中断面図に従って説明
する。まず、第２図乙のように、Ｐ型シリコン基板１の
主面に選択酸化法により、二酸化珪素膜２を形成する。
次に、第２図すのように、ゲート絶縁膜３を形成し、こ
の上に多結晶シリコン膜４を堆積し、これにリンを蒸着
する。多結晶シリコン膜４の上にチッ化珪素膜１０を堆
積する。次に、第２図Ｃのように、写真食刻法によりテ
ノ化珪素膜１ｏ、多結晶シリコン膜４、ゲート絶縁膜３
をパターン形成する。
の上に多結晶シリコン膜４を堆積し、これにリンを蒸着
する。多結晶シリコン膜４の上にチッ化珪素膜１０を堆
積する。次に、第２図Ｃのように、写真食刻法によりテ
ノ化珪素膜１ｏ、多結晶シリコン膜４、ゲート絶縁膜３
をパターン形成する。
次に第２図ｄのように、ヒ素のイオン注入法によりソー
ス、ドレイン５を形成した後、多結晶シリコン膜４の側
面および「拡散領域５を水蒸気中で酸化することにより
、二酸化珪素膜６，６′を形成する。多結晶シリコン膜
４の表面はチソ化珪素膜１ｏによって覆われており、酸
化が防止されている。次に第２図ｅのように、このチツ
化珪素膜１０を除去して、多結晶シリコン膜表面Ａを露
出する。次に、第２図ｆのようにタングステン膜７を減
圧気相成長法により多結晶シリコン膜の露出しだ面にの
み選択的に成長させる。この成長方法の一例としては、
６３０′Ｃで六フッ化タングステンと水素ガスとを用い
て減圧気相成長法により行うことができる。この気相成
長においては、多結晶シリコン膜の表面にのみ成長し、
二酸化珪素膜上には成長しないが、下地パターンに段差
があると、この部分に異常成長しやすい。たとえば、第
２図ｆ中ＯＢのような段差部分があると、同図のように
、異常成長によるタングステン蒸着層７′の形成を起し
ゃすい０条件によっては同図中の小さな段差部Ｃのよう
な段差部分にも異常成長が起仁りやすい。これらの異常
成長をタングステンの成長方法の改善により制御するこ
とは非常に困難である。次に第２図ｇのように、層間絶
縁膜８を堆積する。次に第２図りのように電極９を形成
した後、素子の保護膜（図中略）を堆積する。
ス、ドレイン５を形成した後、多結晶シリコン膜４の側
面および「拡散領域５を水蒸気中で酸化することにより
、二酸化珪素膜６，６′を形成する。多結晶シリコン膜
４の表面はチソ化珪素膜１ｏによって覆われており、酸
化が防止されている。次に第２図ｅのように、このチツ
化珪素膜１０を除去して、多結晶シリコン膜表面Ａを露
出する。次に、第２図ｆのようにタングステン膜７を減
圧気相成長法により多結晶シリコン膜の露出しだ面にの
み選択的に成長させる。この成長方法の一例としては、
６３０′Ｃで六フッ化タングステンと水素ガスとを用い
て減圧気相成長法により行うことができる。この気相成
長においては、多結晶シリコン膜の表面にのみ成長し、
二酸化珪素膜上には成長しないが、下地パターンに段差
があると、この部分に異常成長しやすい。たとえば、第
２図ｆ中ＯＢのような段差部分があると、同図のように
、異常成長によるタングステン蒸着層７′の形成を起し
ゃすい０条件によっては同図中の小さな段差部Ｃのよう
な段差部分にも異常成長が起仁りやすい。これらの異常
成長をタングステンの成長方法の改善により制御するこ
とは非常に困難である。次に第２図ｇのように、層間絶
縁膜８を堆積する。次に第２図りのように電極９を形成
した後、素子の保護膜（図中略）を堆積する。
以上のように、多結晶シリコン膜表面にタングステンを
選択的に気相成長する方法において、下地パターンの段
差部分にも、タングステンの異常成長が起こり、制御性
よく、多結晶シリコン膜の露出した表面にのみ堆積する
ことは困難でめった。
選択的に気相成長する方法において、下地パターンの段
差部分にも、タングステンの異常成長が起こり、制御性
よく、多結晶シリコン膜の露出した表面にのみ堆積する
ことは困難でめった。
また、二酸化珪素膜６，６′の膜厚を厚くすることによ
り、段差を小さくすることは、ソース、ドレイン６の拡
散深さのシャロー化、多結晶シリコンのゲート長の制御
性などから微細素子には適用に限界がある。このように
、拡散深さや、ゲート長の制御性を低下させることなく
、多結晶シリコン膜表面にのみ、再現性よく選択的にタ
ングステンを堆積することがデバイスへの導入を実現す
るために必要である。
り、段差を小さくすることは、ソース、ドレイン６の拡
散深さのシャロー化、多結晶シリコンのゲート長の制御
性などから微細素子には適用に限界がある。このように
、拡散深さや、ゲート長の制御性を低下させることなく
、多結晶シリコン膜表面にのみ、再現性よく選択的にタ
ングステンを堆積することがデバイスへの導入を実現す
るために必要である。
発明の目的
本発明は段差を極めて小さくし、タングステンが段差部
分に異常成長することな゛く、多結晶シリコン膜表面に
のみ選択的に気相成長することを可能にし、素子の加工
精度の向上により、製造歩留りの向上を図ることのでき
る半導体装置の製造方法を提供するものである。
分に異常成長することな゛く、多結晶シリコン膜表面に
のみ選択的に気相成長することを可能にし、素子の加工
精度の向上により、製造歩留りの向上を図ることのでき
る半導体装置の製造方法を提供するものである。
発明の構成
本発明は半導体基板の主面に、多結晶シリコン層のパタ
ーン形成をする工程と、多結晶シリコン層に絶縁性被膜
を堆積し、この上に有機性被膜を塗布する工程と、有機
性被膜と絶縁性被膜をプラズマエツチング法によシ同時
に削り取り、多結晶シリコン面を露出させる工程と、減
圧気相成長法によシタングステンを選択的に多結晶シリ
コン上に堆積する工程からなる半導体装置の製造方法で
あシ、多結晶シリコン層のパターンにより形成された段
差を小さくすることにより、多結晶シリコン層表面への
タングステンの成長において、段差部分への異常成長を
防止し、容易に、再現性よく選択成長をすることができ
る。
ーン形成をする工程と、多結晶シリコン層に絶縁性被膜
を堆積し、この上に有機性被膜を塗布する工程と、有機
性被膜と絶縁性被膜をプラズマエツチング法によシ同時
に削り取り、多結晶シリコン面を露出させる工程と、減
圧気相成長法によシタングステンを選択的に多結晶シリ
コン上に堆積する工程からなる半導体装置の製造方法で
あシ、多結晶シリコン層のパターンにより形成された段
差を小さくすることにより、多結晶シリコン層表面への
タングステンの成長において、段差部分への異常成長を
防止し、容易に、再現性よく選択成長をすることができ
る。
実施例の説明
以下に本発明を実施例により詳しく述べる。第３図ｆｉ
ｂ Ｎｇはこの発明の一実施例による多結晶シリコンお
よびタングステンの２層かうするゲート電極を有するＭ
Ｏ８半導体装置の製造工程途中の構造断面を示す。第３
図ａは従来例の第２図ａと同一である。次に第３図すの
ように、ゲート絶縁膜３、多結晶シリコン膜４を４００
ｎｍ堆積し、リン蒸着する。次に第３図ｇのように写真
食刻法により、多結晶シリコン膜４、ゲート絶縁膜３の
パターン形成をする。次に第３図ｄのように、ヒ素のイ
オン注入法によｐＮ＋拡散層５を形成した後、気相成長
法により、リン珪酸ガラス膜１１を約５００ｎｍ堆積す
る。リン珪酸ガラス膜１１はリン濃度が３〜５重量％で
ある。この上に回転塗布法によシフオドレジスト１２を
塗布する。フォトレジスト１２には、たとえば、ノボラ
ック型の樹脂を主成分とするポジ型フォトレジストヲ用
いる。これはイソプレン系のゴムからなるものでもよい
。塗布は２段階法を用い、初め低粘度のフォトレジスト
を低速で塗布し、次に少し粘度の高いものを高速で塗布
し、表面が平坦、になるようにする。次に、第３図ｇの
ように、プラズマエツチング法により、フォトレジスト
１２とリン珪酸ガラス膜１１を、一様にエツチングし、
多結晶シリコン膜４０表面が露出するまでエツチングす
る。プラズマエツチングは平行平板型の電極構造を有す
るエツチング装置で行い、エツチングガスはｃ２Ｆ６゜
ＣＨ，Ｆ５の混合ガスを用い、エツチング速度比がフォ
トレジスト１２とリン珪酸ガラス１１をほぼ等しくする
。多結晶シリコン膜４の表面が露出した時点でエツチン
グを止め、ついで、残余のフォトレジスト１２を除去す
る。表面は図のようにほぼ平坦になる。次に第３図ｆの
ように、六フ、化タングステンと水素ガスを用いた減圧
気相成長法により、多結晶シリコン膜４の露出した表面
にのみ選択的にタングステン膜７を成長させる。表面に
は段差がないため、従来法のように段差部分に異常成長
することなく、再現性よく選択成長することが可能であ
る。次に第３図ｇのように、チッ化珪素膜よりなる層間
絶縁膜８を堆積した後、電極取り出し用の窓を開孔し、
アツベニウム膜の蒸着、パターン形成にょシ、電極９を
形成する。また、リン珪酸ガラス膜１１が気相成長法に
よる二酸化珪素膜又はプラズマ成長法により堆積したチ
ソ化珪素膜であっても同様に、平坦化が実現される。
ｂ Ｎｇはこの発明の一実施例による多結晶シリコンお
よびタングステンの２層かうするゲート電極を有するＭ
Ｏ８半導体装置の製造工程途中の構造断面を示す。第３
図ａは従来例の第２図ａと同一である。次に第３図すの
ように、ゲート絶縁膜３、多結晶シリコン膜４を４００
ｎｍ堆積し、リン蒸着する。次に第３図ｇのように写真
食刻法により、多結晶シリコン膜４、ゲート絶縁膜３の
パターン形成をする。次に第３図ｄのように、ヒ素のイ
オン注入法によｐＮ＋拡散層５を形成した後、気相成長
法により、リン珪酸ガラス膜１１を約５００ｎｍ堆積す
る。リン珪酸ガラス膜１１はリン濃度が３〜５重量％で
ある。この上に回転塗布法によシフオドレジスト１２を
塗布する。フォトレジスト１２には、たとえば、ノボラ
ック型の樹脂を主成分とするポジ型フォトレジストヲ用
いる。これはイソプレン系のゴムからなるものでもよい
。塗布は２段階法を用い、初め低粘度のフォトレジスト
を低速で塗布し、次に少し粘度の高いものを高速で塗布
し、表面が平坦、になるようにする。次に、第３図ｇの
ように、プラズマエツチング法により、フォトレジスト
１２とリン珪酸ガラス膜１１を、一様にエツチングし、
多結晶シリコン膜４０表面が露出するまでエツチングす
る。プラズマエツチングは平行平板型の電極構造を有す
るエツチング装置で行い、エツチングガスはｃ２Ｆ６゜
ＣＨ，Ｆ５の混合ガスを用い、エツチング速度比がフォ
トレジスト１２とリン珪酸ガラス１１をほぼ等しくする
。多結晶シリコン膜４の表面が露出した時点でエツチン
グを止め、ついで、残余のフォトレジスト１２を除去す
る。表面は図のようにほぼ平坦になる。次に第３図ｆの
ように、六フ、化タングステンと水素ガスを用いた減圧
気相成長法により、多結晶シリコン膜４の露出した表面
にのみ選択的にタングステン膜７を成長させる。表面に
は段差がないため、従来法のように段差部分に異常成長
することなく、再現性よく選択成長することが可能であ
る。次に第３図ｇのように、チッ化珪素膜よりなる層間
絶縁膜８を堆積した後、電極取り出し用の窓を開孔し、
アツベニウム膜の蒸着、パターン形成にょシ、電極９を
形成する。また、リン珪酸ガラス膜１１が気相成長法に
よる二酸化珪素膜又はプラズマ成長法により堆積したチ
ソ化珪素膜であっても同様に、平坦化が実現される。
発明の効果
以上のように本発明にょカーば、多結晶シリコン上にタ
ングステンを選択的に堆積する工程において、多結晶シ
リコンなどの段差を、絶縁膜によって埋めることにより
、表面を平坦にし、タングステンが段差部分に異常成長
することすく、露出した多結晶シリコン面にのみ、容易
に再現性よく選択成長することができる。したがって、
本発明は、高集積回路装置の製造に有用な技術である。
ングステンを選択的に堆積する工程において、多結晶シ
リコンなどの段差を、絶縁膜によって埋めることにより
、表面を平坦にし、タングステンが段差部分に異常成長
することすく、露出した多結晶シリコン面にのみ、容易
に再現性よく選択成長することができる。したがって、
本発明は、高集積回路装置の製造に有用な技術である。
第１図は従来の製造方法により多結晶シリコン上にタン
グステンを選択的に気相成長することにより製作したＭ
Ｏ８型半導体装置の構造断面図、第２図ａｚｈは従来方
法による製造工程図、第３図１ □ ｇは本発明の具体
的な一実施例にかかる製造工程図である。 ４・・・・・・多結晶シリコン膜、６・・・・・二酸化
珪素膜、７．７′・・・・・・タングステン、８・・・
・・・層間絶縁膜、１１・・・・・・有機性被膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第２図 第３図
グステンを選択的に気相成長することにより製作したＭ
Ｏ８型半導体装置の構造断面図、第２図ａｚｈは従来方
法による製造工程図、第３図１ □ ｇは本発明の具体
的な一実施例にかかる製造工程図である。 ４・・・・・・多結晶シリコン膜、６・・・・・二酸化
珪素膜、７．７′・・・・・・タングステン、８・・・
・・・層間絶縁膜、１１・・・・・・有機性被膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第２図 第３図
Claims (3)
- （１）半導体基板の主面に多結晶シリコン層のパターン
形成をする工程と、前記多結晶シリコン層に絶縁性被膜
を堆積し、この上に有機性被膜を塗布する工程と、前記
有機性被膜と前記絶縁性被膜をプラズマエツチング法に
より同時に削り取り、前記多結晶シリコン面を露出させ
る工程と、減圧気相成長法により選択的にタングステン
を前記多結晶シリコン面上に堆積する工程からなること
を特徴とする半導体装置の製造方法。 - （２）絶縁性被膜が二酸化珪素膜からなる特許請求の範
囲第１項に記載の半導体装置の製造方法。 - （３）絶縁性被膜がチツ化珪素膜からなる特許請求の範
囲第１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7345584A JPS60217645A (ja) | 1984-04-12 | 1984-04-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7345584A JPS60217645A (ja) | 1984-04-12 | 1984-04-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60217645A true JPS60217645A (ja) | 1985-10-31 |
| JPH0254659B2 JPH0254659B2 (ja) | 1990-11-22 |
Family
ID=13518726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7345584A Granted JPS60217645A (ja) | 1984-04-12 | 1984-04-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60217645A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4824801A (en) * | 1986-09-09 | 1989-04-25 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing aluminum bonding pad with PSG coating |
| US5292684A (en) * | 1992-03-28 | 1994-03-08 | Hyundai Electronics Industries Co., Ltd. | Semiconductor device with improved contact and method of making the same |
-
1984
- 1984-04-12 JP JP7345584A patent/JPS60217645A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4824801A (en) * | 1986-09-09 | 1989-04-25 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing aluminum bonding pad with PSG coating |
| US5292684A (en) * | 1992-03-28 | 1994-03-08 | Hyundai Electronics Industries Co., Ltd. | Semiconductor device with improved contact and method of making the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0254659B2 (ja) | 1990-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JPH0362024B2 (ja) | ||
| JPH029122A (ja) | ポリシリコンを含む層状体のエッチング方法 | |
| JP3201221B2 (ja) | 半導体装置の製造方法 | |
| JPS59965A (ja) | 半導体装置の製造方法 | |
| JPH0427702B2 (ja) | ||
| EP0095654B1 (en) | Method of manufacturing semiconductor device, including a step of patterning a conductor layer | |
| JPS60217645A (ja) | 半導体装置の製造方法 | |
| US5723371A (en) | Method for fabricating a thin film transistor having a taper-etched semiconductor film | |
| JPH0523056B2 (ja) | ||
| JPS63291436A (ja) | 半導体装置の製造方法 | |
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| JPS60111421A (ja) | 半導体装置の製造方法 | |
| JPH03200330A (ja) | 半導体装置の製造方法 | |
| JPS63271958A (ja) | 多層配線形成方法 | |
| JPS6230494B2 (ja) | ||
| JPH04123458A (ja) | 半導体装置の製造方法 | |
| JPH0427703B2 (ja) | ||
| JPH01272121A (ja) | スルーホール構造とその製造方法 | |
| JPS63181356A (ja) | 半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63296277A (ja) | 半導体集積回路装置 | |
| JPH03157925A (ja) | 半導体装置の製造方法 | |
| JPS63177445A (ja) | 半導体装置の製造方法 | |
| JPH0461226A (ja) | 半導体素子の製造方法 |