JPH0342493B2 - - Google Patents

Info

Publication number
JPH0342493B2
JPH0342493B2 JP7119484A JP7119484A JPH0342493B2 JP H0342493 B2 JPH0342493 B2 JP H0342493B2 JP 7119484 A JP7119484 A JP 7119484A JP 7119484 A JP7119484 A JP 7119484A JP H0342493 B2 JPH0342493 B2 JP H0342493B2
Authority
JP
Japan
Prior art keywords
film
polyimide resin
aluminum
resin film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7119484A
Other languages
English (en)
Other versions
JPS60213027A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP7119484A priority Critical patent/JPS60213027A/ja
Publication of JPS60213027A publication Critical patent/JPS60213027A/ja
Publication of JPH0342493B2 publication Critical patent/JPH0342493B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、ポリイミド系樹脂を使用した半導
体装置の製造方法に関するものである。
〔従来技術〕
半導体集積回路の製造において、従来は無機材
料を主として使用していたが、最近になつて層間
絶縁膜、パシベーシヨン膜またはソフトエラー防
止用コーテイング膜としてポリイミド系樹脂等の
有機材料が使用されるようになつてきた。有機材
料の中でポリイミド系樹脂が特に選ばれたのは耐
熱性に優れているためである。
第1図a〜dは従来のポリイミド系樹脂膜パタ
ーン形成方法を示す工程図で、1はシリコン基
板、2は前記シリコン基板1の上面に埋設された
アルミニウム膜またはアルミニウム合金膜(以下
単にアルミニウム膜という)、3はポリイミド系
樹脂膜、4はフオトレジストである。
PIX、PIQ(日立化成商品名)の如きポリイミ
ド系樹脂膜3のパターンを形成するのに、従来
は、ポリイミド酸重合体をN−メチル−2−ピロ
リドンの如き溶媒に溶解したものを第1図aに示
すようにアルミニウム膜2が埋め込まれたシリコ
ン基板1に回転塗布した後、100℃〜150℃の温度
で1時間程セミキユアーした後、第1図bに示す
ようにフオトレジスト4のパターンを形成する。
その後、NMD(東京応化商品名)の如き有機ア
ミン系またはPIQエツチヤント(日立化成商品
名)の如きヒドラジン系のエツチング液にて第1
図cに示すようにエツチングし、第1図dに示す
ようにフオトレジスト4を除去した後、200℃お
よび350℃程度の高温度でそれぞれ1時間ずつ段
階的に熱処理することによつて完全にイミド化を
促進させてポリイミド系樹脂膜3のパターンを形
成し層間絶縁膜またはパシベーシヨン膜として使
つていた。
しかしながら、第1図cに示すようにポリイミ
ド系樹脂膜3をエツチングした場所にアルミニウ
ム膜2が露出してくると有機アミン系またはヒド
ラジン系エツチング液ともアルミニウム膜2をエ
ツチングするため、しばしば半導体装置に欠陥を
生じ製品としての信頼性を損なう欠点があつた。
〔発明の概要〕
この発明は、上記の点にかんがみなされたもの
で、アルミニウム膜上に薄い保護膜を形成するこ
とによつて下地のアルミニウム膜をエツチングす
ることなしにポリイミド系樹脂膜をエツチングす
る方法を提供するものである。以下、この発明の
実施例について説明する。
〔発明の実施例〕
第2図a,bはこの発明の一実施例によるポリ
イミド系樹脂膜のパターン形成方法を示す工程図
である。ソフトエラー防止用のチツプコーテイン
グは完成したチツプ表面に膜厚が30〜70μm程度
のポリイミド系樹脂膜3をボンデイングパツドに
かからないように形成していたが、このような場
合、第2図aに示す如く窒化シリコン膜等のパシ
ベーシヨン膜5にボンデイング・パツド用の穴を
形成した後、アルミニウム保護膜として化学気相
法等にてリンを1〜2モル%ドープした酸化シリ
コン膜(以下、単に酸化シリコン膜という)6を
500〜4000Å程度の膜厚となるように形成する。
その後、第1図a〜dに示した従来と同じ方法に
てポリイミド系樹脂膜3のパターンを形成し、フ
ツ酸と酢酸の混合液でポリイミド系樹脂膜3に覆
われていない部分の酸化シリコン膜6を除去す
る。最終的には第2図bに示す構造となる。
第3図a,bはこの発明の他の実施例を示す工
程図で、第2図a,bと同じくソフトエラー防止
用チツプコーテイングの形成方法であるが、この
場合は、第3図aに示すようにアルミニウム膜2
のパターン形成後にアルミニウム保護膜としての
酸化シリコン膜6を、スパツタ法またはプラズマ
気相成長法等にて500〜4000Å程度の膜厚となる
ように形成する。その上にプラズマ気相成長法に
て窒化シリコン膜等のパシベーシヨン膜5を形成
した後、通常のフオトリソグラフイ技術にてボン
デイングパツド用の穴を形成する。その上に第1
図a〜dに示したのと同じ方法でポリイミド系樹
脂膜3のパターンを形成し第3図aの構造とす
る。その後、フツ酸と酢酸の混合液でパシベーシ
ヨン膜5に覆われていない部分の酸化シリコン膜
6をエツチングする。最終的には第3図bに示し
た構造となる。
なお、上記実施例では、ソフトエラー防止用チ
ツプコーテイングを例にとつたが、ポリイミド系
樹脂膜3を層間絶縁膜またはパシベーシヨン膜5
として使用する場合にも全く同様にアルミニウム
膜2の上に保護膜を形成した後、ポリイミド系樹
脂膜3のエツチングを行い、その後この保護膜を
除去することによつてアルミニウム膜2に何の損
傷なしにポリイミド系樹脂膜3のパターンを形成
することができる。また、配線金属としてアルミ
ニウム膜2を例にとつたが、アルミニウム合金で
も適用できることはもちろんである。
〔発明の効果〕
以上説明したようにこの発明は、アルミニウム
膜またはアルミニウム合金膜の上にリンをドープ
した酸化シリコン膜からなる保護膜を形成した
後、ポリイミド系樹脂膜を塗布し、エツチングす
るようにしたので、下地のアルミニウム膜または
アルミニウム合金膜をなんら損なうことなしにポ
リイミド系樹脂膜のパターンを形成することが可
能となり、また、保護膜は酸化シリコン膜にリン
をドープさせてあるためクラツクが発生しにくく
なり、そのため半導体装置としての製品の信頼性
を向上することができる利点を有する。
【図面の簡単な説明】
第1図a〜dは従来のポリイミド系樹脂膜のパ
ターン形成方法を示す工程図、第2図a,bはこ
の発明の一実施例によるポリイミド系樹脂膜のパ
ターン形成方法を示す工程図、第3図a,bはこ
の発明の他の実施例を示す工程図である。 図中、1はシリコン基板、2はアルミニウム
膜、3はポリイミド系樹脂膜、4はフオトレジス
ト、5はパシベーシヨン膜、6は酸化シリコン膜
である。 なお、図中の同一符号は同一または相当部分を
示す。

Claims (1)

    【特許請求の範囲】
  1. 1 表面にアルミニウム膜またはアルミニウム合
    金膜を有する半導体素子の表面にポリイミド系樹
    脂膜を形成し、レジストをマスクとしてアルカリ
    系またはヒドラジン系エツチング液にてエツチン
    グする工程において、前記アルミニウム膜または
    アルミニウム合金膜上にリンをドープした酸化シ
    リコン膜からなる保護膜を形成した後、前記ポリ
    イミド系樹脂膜を形成し、前記エツチングを施す
    ことを特徴とする半導体装置の製造方法。
JP7119484A 1984-04-09 1984-04-09 半導体装置の製造方法 Granted JPS60213027A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7119484A JPS60213027A (ja) 1984-04-09 1984-04-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7119484A JPS60213027A (ja) 1984-04-09 1984-04-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS60213027A JPS60213027A (ja) 1985-10-25
JPH0342493B2 true JPH0342493B2 (ja) 1991-06-27

Family

ID=13453611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7119484A Granted JPS60213027A (ja) 1984-04-09 1984-04-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60213027A (ja)

Also Published As

Publication number Publication date
JPS60213027A (ja) 1985-10-25

Similar Documents

Publication Publication Date Title
JPS61252648A (ja) 導電体パタ−ンの形成方法
JP3062491B2 (ja) 配線構造体の形成方法
US6544904B1 (en) Method of manufacturing semiconductor device
US6174824B1 (en) Post-processing a completed semiconductor device
JP2597396B2 (ja) シリコーンゴム膜のパターン形成方法
JPH0342493B2 (ja)
JPS60250650A (ja) 層間膜のスル−ホ−ル形成方法
JP3078811B1 (ja) 配線構造体の形成方法
JP3078812B1 (ja) 配線構造体の形成方法
JP2842405B2 (ja) 半導体装置の製造方法
JP3259363B2 (ja) 半導体装置のボンディングパッド構造の形成方法
JP3156389B2 (ja) 半導体装置の製造方法
JP2991388B2 (ja) 半導体装置の製造方法
JPH05190533A (ja) 半導体素子の表面保護膜およびその製造方法
JPS5833853A (ja) 半導体装置の製造方法
JP2637726B2 (ja) 半導体集積回路装置の製造方法
JPH053253A (ja) 半導体装置の製造方法
JP2000357743A (ja) 半導体装置およびその製造方法
JPH0194623A (ja) 多層配線半導体装置の製造方法
JPH05152444A (ja) 半導体装置の製造方法
JPS6054468A (ja) 半導体集積回路装置の製造方法
JPS6211783B2 (ja)
JPH10209521A (ja) 磁気抵抗素子を有する半導体装置
JPH0469948A (ja) 半導体装置の製造方法
JPS6127660A (ja) 多層配線を有する電子装置