JPS6127660A - 多層配線を有する電子装置 - Google Patents
多層配線を有する電子装置Info
- Publication number
- JPS6127660A JPS6127660A JP17323784A JP17323784A JPS6127660A JP S6127660 A JPS6127660 A JP S6127660A JP 17323784 A JP17323784 A JP 17323784A JP 17323784 A JP17323784 A JP 17323784A JP S6127660 A JPS6127660 A JP S6127660A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- piq
- insulating film
- etching
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は多層配線を有する電子装置、特にポリイミド
系樹脂を絶縁膜とした多層配線を有する半導体装置に関
する。
系樹脂を絶縁膜とした多層配線を有する半導体装置に関
する。
ポリイミド系樹脂（以下ＰＩＱと称する）は塗布性が良
く、かつ硬化後の耐熱性が比較的１と高いところから半
導体集積回路装置の多層配線構造において層間絶縁膜や
保護絶縁膜に最近多く採用されている。このＰＩＱによ
る絶縁膜の形成は、従来２０５℃で中間硬化後にエツチ
ングを行ない、その後３５０℃で最終硬化を行なってい
る。その後、新しい方法として３５０℃で硬化後エツチ
ングを行なう方法がベータ時間の短縮、エツチングプロ
セスの安定度の良さの両面から注目されている。
く、かつ硬化後の耐熱性が比較的１と高いところから半
導体集積回路装置の多層配線構造において層間絶縁膜や
保護絶縁膜に最近多く採用されている。このＰＩＱによ
る絶縁膜の形成は、従来２０５℃で中間硬化後にエツチ
ングを行ない、その後３５０℃で最終硬化を行なってい
る。その後、新しい方法として３５０℃で硬化後エツチ
ングを行なう方法がベータ時間の短縮、エツチングプロ
セスの安定度の良さの両面から注目されている。
第３図はＰＩＱを用いた半導体ＩＣの電極構造の例を示
すもので、１は基板（シリコンサブストレート）、２は
アルミニウムよりなる第１層の配線（電極）、３は第１
の電極を覆うＰＩＱよりなる第１層の絶縁膜、４はアル
ミニウムよりなる第２層の配線、５はＰＩＱよりなる第
２層の絶縁膜でスルーホール６により第２層の配線の一
部を露呈する。
すもので、１は基板（シリコンサブストレート）、２は
アルミニウムよりなる第１層の配線（電極）、３は第１
の電極を覆うＰＩＱよりなる第１層の絶縁膜、４はアル
ミニウムよりなる第２層の配線、５はＰＩＱよりなる第
２層の絶縁膜でスルーホール６により第２層の配線の一
部を露呈する。
このような構造の多層配線形成において、スルーホール
形成のために第２層のＰＩＱ５をエツチングするとき、
このＰＩＱに同図７のようなピンホール等が存在してい
る場合、第１層のＰＩＱに新しいピンホール８をつくっ
てこの層をエツチングしてしまう恐れが生じる。このピ
ンホール８のためアルミニウムからなる第１層および第
２層の配線がそれぞれ露出し、後の樹脂モールド製造工
程等において短絡を起こすことが考えられる。
形成のために第２層のＰＩＱ５をエツチングするとき、
このＰＩＱに同図７のようなピンホール等が存在してい
る場合、第１層のＰＩＱに新しいピンホール８をつくっ
てこの層をエツチングしてしまう恐れが生じる。このピ
ンホール８のためアルミニウムからなる第１層および第
２層の配線がそれぞれ露出し、後の樹脂モールド製造工
程等において短絡を起こすことが考えられる。
この発明は上記した欠点を取除くべくなされたもので、
その目的はＰＩＱを用いた多層配線において上層のＰＩ
Ｑのピンホールやオーバーエッチによって下層のＰＩＱ
が影響されることのない多層配線構造を提出することに
ある。
その目的はＰＩＱを用いた多層配線において上層のＰＩ
Ｑのピンホールやオーバーエッチによって下層のＰＩＱ
が影響されることのない多層配線構造を提出することに
ある。
上記目的を達成するための本発明の具体的構成は、基板
上にＰＩＱ等の有機樹脂を層間絶縁膜とした多層配線が
形成され、上層の配線上に上記絶縁膜と同じ有機樹脂で
覆った電子装置において、上記層間絶縁膜の表面に上記
有機樹脂を溶かす有機溶材により侵されることのない材
料の被膜で覆ったものである。
上にＰＩＱ等の有機樹脂を層間絶縁膜とした多層配線が
形成され、上層の配線上に上記絶縁膜と同じ有機樹脂で
覆った電子装置において、上記層間絶縁膜の表面に上記
有機樹脂を溶かす有機溶材により侵されることのない材
料の被膜で覆ったものである。
以下ＰＩＱ２重構造の配線を有する半導体装置について
、その製造工程にそって説明する。
、その製造工程にそって説明する。
第２図は２重配線形成工程を示し、同図（ａ）〜（ｆ）
は下記の各工程（ａ）〜（ｆ）に対応する。
は下記の各工程（ａ）〜（ｆ）に対応する。
工程（、） 基板（シリコン・サブストレート）１の
上ちアルミニウムを蒸着し、ホトエツチング工程を経て
所定のパターンの第１層配線２を完成後、その表面に回
転塗布法によりＰＩＱを塗布し、２００℃、及び３５０
℃で硬化させ第１層のＰＩＱ層３を形成する。
上ちアルミニウムを蒸着し、ホトエツチング工程を経て
所定のパターンの第１層配線２を完成後、その表面に回
転塗布法によりＰＩＱを塗布し、２００℃、及び３５０
℃で硬化させ第１層のＰＩＱ層３を形成する。
工程（ｂ）’ＰＩＱＰＩＱ層３３５０℃以下で絶縁膜９
を形成する。この絶縁膜は例えばＣＶＤ（Ｃｈｅｍｉｃ
ａｌ Ｖｏｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によ
るシリコン（Ｓｉ）、二酸化シリコン（Ｓｉｎ２）、あ
るいはプラズマ・デポジション法によるシリコン・ナイ
トライド（Ｓ ｉ＝Ｎイ）等で、厚さは３０００Ａ程度
とする。
を形成する。この絶縁膜は例えばＣＶＤ（Ｃｈｅｍｉｃ
ａｌ Ｖｏｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によ
るシリコン（Ｓｉ）、二酸化シリコン（Ｓｉｎ２）、あ
るいはプラズマ・デポジション法によるシリコン・ナイ
トライド（Ｓ ｉ＝Ｎイ）等で、厚さは３０００Ａ程度
とする。
工程（ｃ）一般のホトエツチング加工法により上記絶縁
膜９及び第１層のＰＩＱ層３の一部をエツチングして第
１層アルミニウム配線２を露出するスルーホール１０を
形成する。まず、上記絶縁膜９のエツチングにはフッ酸
系エツチング液が使用される。そしてこの後、第１層の
ＰＩＱ層３のエツチングにはヒドラジンヒトラード、エ
チレジンアミンの７：３混合液が使用される。ＰＩＱ層
３のエツチングに際し、絶縁膜９はエッチされずマスク
効果をもつ。
膜９及び第１層のＰＩＱ層３の一部をエツチングして第
１層アルミニウム配線２を露出するスルーホール１０を
形成する。まず、上記絶縁膜９のエツチングにはフッ酸
系エツチング液が使用される。そしてこの後、第１層の
ＰＩＱ層３のエツチングにはヒドラジンヒトラード、エ
チレジンアミンの７：３混合液が使用される。ＰＩＱ層
３のエツチングに際し、絶縁膜９はエッチされずマスク
効果をもつ。
工程（ｄ） アルミニウム蒸着、ホトエツチングによ
り第２層のアルミニウム配線４を形成する。アルミニウ
ムのエツチング液にはリン酸等が使用される。
り第２層のアルミニウム配線４を形成する。アルミニウ
ムのエツチング液にはリン酸等が使用される。
工程（ｅ）全面に第２層のＰＩＱ層５を塗布する。
この場合も工程（、）と同じ条件、すなわち２００℃及
び３５０°Ｃで硬化させる。
び３５０°Ｃで硬化させる。
工程（ｆ） 最後に第２層のＰＩＱ層５をホトエツチ
ングし、スルーホール１１をあける。こノ場合のエツチ
ングには工程（ｃ）で第１層のＰＩＱ層３に使用した有
機系のエツチング液が使用される。
ングし、スルーホール１１をあける。こノ場合のエツチ
ングには工程（ｃ）で第１層のＰＩＱ層３に使用した有
機系のエツチング液が使用される。
第２図はこの発明を半導体ＩＣに適用した場合の例であ
る。シリコン基板１には例えばトランジスタのベース、
エミッタ領域１２．１３が形成され・表面酸化膜１４上
に第１のアルミニウム配線２が設けられ、第１のＰＩＱ
層３．絶縁膜９を介して第２のＰＩＱｆｆｉ５が形成さ
れ、スルーホールを通して第１のアルミニウム配線に接
続するポンディングパッドとしての第２のアルミニウム
配線４が形成されている。
る。シリコン基板１には例えばトランジスタのベース、
エミッタ領域１２．１３が形成され・表面酸化膜１４上
に第１のアルミニウム配線２が設けられ、第１のＰＩＱ
層３．絶縁膜９を介して第２のＰＩＱｆｆｉ５が形成さ
れ、スルーホールを通して第１のアルミニウム配線に接
続するポンディングパッドとしての第２のアルミニウム
配線４が形成されている。
以上の実施例で述べたこの発明によれば下記のように前
記目的を達成できる。
記目的を達成できる。
工程（ｆ）において第２層ＰＩＱをエツチングする有機
系溶剤（ヒドラジンヒトラード、エチレジンアミンの混
合液）はＳｉ、５ｉｎ２． Ｓｉ３Ｎ４等の無機系の
絶縁膜を侵すことがない。したがって、第１図（ｆ）に
示すようにたとえ第２層のＰＩＱ層にピンホール１５が
あっても、上記絶縁膜の存在により第２層のＰＩＱがエ
ツチングされることがなく、したがって第１層および第
２層の配線の露出による相互短絡の発生などを防止でき
る。
系溶剤（ヒドラジンヒトラード、エチレジンアミンの混
合液）はＳｉ、５ｉｎ２． Ｓｉ３Ｎ４等の無機系の
絶縁膜を侵すことがない。したがって、第１図（ｆ）に
示すようにたとえ第２層のＰＩＱ層にピンホール１５が
あっても、上記絶縁膜の存在により第２層のＰＩＱがエ
ツチングされることがなく、したがって第１層および第
２層の配線の露出による相互短絡の発生などを防止でき
る。
上記説明においては２層の電極（配線）の場合を例に掲
げたが、本発明は２層以上の多層の配線構造にも利用で
きる。
げたが、本発明は２層以上の多層の配線構造にも利用で
きる。
第１図（、）〜（ｆ）は本発明の一つの実施例の工程断
面図、第２図は本発明による他の実施例の一部断面図、
第３図は従来例を示す断面図である。 １・・・基板、２・・・第１層アルミニウム配線、３・
・・第１層のＰＩＱ層、４・・・第２層アルミニウム配
線、５・・・第２層のＰＩＱ層、θφ−Φスルーホール
、７・φ９ピンホール、８・・・侵されてできたホール
、９・・・絶縁膜（ＣＶＤ−８ｉＯ２）、１０，１１・
・・スルーホール、１２・・・ベース １３＊＊争エミ
ツタ、１４・・・表面酸化膜、１５・・・ピンホール。
面図、第２図は本発明による他の実施例の一部断面図、
第３図は従来例を示す断面図である。 １・・・基板、２・・・第１層アルミニウム配線、３・
・・第１層のＰＩＱ層、４・・・第２層アルミニウム配
線、５・・・第２層のＰＩＱ層、θφ−Φスルーホール
、７・φ９ピンホール、８・・・侵されてできたホール
、９・・・絶縁膜（ＣＶＤ−８ｉＯ２）、１０，１１・
・・スルーホール、１２・・・ベース １３＊＊争エミ
ツタ、１４・・・表面酸化膜、１５・・・ピンホール。
Claims (1)
- １、基板上に有機樹脂を層間絶縁膜として使用した多層
配線が形成してなる電子装置であって、上記層間絶縁膜
の表面には上記有機樹脂とは別の材料の被膜で覆ってあ
ることを特徴とする多層配線を有する電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17323784A JPS6127660A (ja) | 1984-08-22 | 1984-08-22 | 多層配線を有する電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17323784A JPS6127660A (ja) | 1984-08-22 | 1984-08-22 | 多層配線を有する電子装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10045177A Division JPS5434786A (en) | 1977-08-24 | 1977-08-24 | Electronic apparatus with multi-layer wiring and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6127660A true JPS6127660A (ja) | 1986-02-07 |
Family
ID=15956692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17323784A Pending JPS6127660A (ja) | 1984-08-22 | 1984-08-22 | 多層配線を有する電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6127660A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5072588A (ja) * | 1973-10-29 | 1975-06-16 | ||
| JPS50137086A (ja) * | 1974-04-17 | 1975-10-30 | ||
| JPS5142484A (en) * | 1974-10-09 | 1976-04-10 | Hitachi Ltd | Tasohaisenkozotaino seizohoho |
| JPS51102585A (ja) * | 1975-03-07 | 1976-09-10 | Hitachi Ltd | Handotaisochi |
| JPS5258384A (en) * | 1975-11-10 | 1977-05-13 | Hitachi Ltd | Formation of high molecular resin film |
-
1984
- 1984-08-22 JP JP17323784A patent/JPS6127660A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5072588A (ja) * | 1973-10-29 | 1975-06-16 | ||
| JPS50137086A (ja) * | 1974-04-17 | 1975-10-30 | ||
| JPS5142484A (en) * | 1974-10-09 | 1976-04-10 | Hitachi Ltd | Tasohaisenkozotaino seizohoho |
| JPS51102585A (ja) * | 1975-03-07 | 1976-09-10 | Hitachi Ltd | Handotaisochi |
| JPS5258384A (en) * | 1975-11-10 | 1977-05-13 | Hitachi Ltd | Formation of high molecular resin film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0225024A (ja) | 半導体装置の製造方法 | |
| JPS6127660A (ja) | 多層配線を有する電子装置 | |
| JPH10163198A (ja) | 半導体装置およびその製造方法 | |
| JPS5933833A (ja) | 半導体装置の製造方法 | |
| JPS6255703B2 (ja) | ||
| JPS6015948A (ja) | 半導体装置の製造法 | |
| JPH10163316A (ja) | 半導体装置における埋め込み配線の形成方法 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPS59124742A (ja) | 半導体装置の製造方法 | |
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| JPS60177652A (ja) | 半導体装置の製造方法 | |
| JPH05190533A (ja) | 半導体素子の表面保護膜およびその製造方法 | |
| JPH06112265A (ja) | 半導体装置のボンディングパッド構造およびその形成方法 | |
| JPH0342834A (ja) | 半導体装置 | |
| JP2000232100A (ja) | 半導体装置とその製法 | |
| JPS6355784B2 (ja) | ||
| JPS6336547A (ja) | 半導体装置の製造方法 | |
| JPH0290616A (ja) | 層間絶縁膜スルーホール形成方法 | |
| JPH07201992A (ja) | 半導体装置の製造方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPS59152643A (ja) | 配線形成方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPH09186221A (ja) | 半導体ウエハの位置合わせ用マーク構造及びその製造方法 | |
| JPH10209521A (ja) | 磁気抵抗素子を有する半導体装置 |