JPH10209521A - 磁気抵抗素子を有する半導体装置 - Google Patents
磁気抵抗素子を有する半導体装置Info
- Publication number
- JPH10209521A JPH10209521A JP9009975A JP997597A JPH10209521A JP H10209521 A JPH10209521 A JP H10209521A JP 9009975 A JP9009975 A JP 9009975A JP 997597 A JP997597 A JP 997597A JP H10209521 A JPH10209521 A JP H10209521A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- magnetoresistive element
- magnetoresistance element
- patterning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 不良率を増加させることなく磁気抵抗素子を
パターニング形成する際の配線の侵食を防止できる半導
体装置を提供する。 【解決手段】 Ａｌ配線３と磁気抵抗素子４との間に層
間絶縁膜６を形成し、Ａｌ配線３と磁気抵抗素子４との
電気的コンタクトは層間絶縁膜６のコンタクトホール９
を介して行うようにする。こうすることで磁気抵抗素子
４をパターニング形成する際にＡｌ配線３は層間絶縁膜
６により保護されているため、強磁性体子のエッチング
液により侵食されることはない。また、Ａｌ配線３のパ
ターニング相当のフォト工程を磁気抵抗素子４をパター
ニング形成する際に必要としないので不良率の増加も防
止できる。
パターニング形成する際の配線の侵食を防止できる半導
体装置を提供する。 【解決手段】 Ａｌ配線３と磁気抵抗素子４との間に層
間絶縁膜６を形成し、Ａｌ配線３と磁気抵抗素子４との
電気的コンタクトは層間絶縁膜６のコンタクトホール９
を介して行うようにする。こうすることで磁気抵抗素子
４をパターニング形成する際にＡｌ配線３は層間絶縁膜
６により保護されているため、強磁性体子のエッチング
液により侵食されることはない。また、Ａｌ配線３のパ
ターニング相当のフォト工程を磁気抵抗素子４をパター
ニング形成する際に必要としないので不良率の増加も防
止できる。
Description
【０００１】
【発明の属する技術分野】本発明は磁気抵抗素子を集積
化した半導体装置に関する。
化した半導体装置に関する。
【０００２】
【従来の技術】従来、磁気抵抗素子を集積化した半導体
装置として、例えば特開平５−２７５７６８号公報に示
されたものが知られている。このものは図５（ａ）に示
すように、シリコン基板１上に酸化膜２が形成されその
上にＡｌ配線３が形成され、パターニングされたＡｌ配
線３と接続するようにＮｉ−Ｃｏ等の強磁性体からなる
磁気抵抗素子４がパターニング形成され、基板上全面に
保護膜となるプラズマ窒化膜５が形成されている。尚、
図示しないがシリコン基板１にはトランジスタ等の半導
体素子が形成され、Ａｌ配線３により半導体素子と磁気
抵抗素子４とが電気的に接続されている。
装置として、例えば特開平５−２７５７６８号公報に示
されたものが知られている。このものは図５（ａ）に示
すように、シリコン基板１上に酸化膜２が形成されその
上にＡｌ配線３が形成され、パターニングされたＡｌ配
線３と接続するようにＮｉ−Ｃｏ等の強磁性体からなる
磁気抵抗素子４がパターニング形成され、基板上全面に
保護膜となるプラズマ窒化膜５が形成されている。尚、
図示しないがシリコン基板１にはトランジスタ等の半導
体素子が形成され、Ａｌ配線３により半導体素子と磁気
抵抗素子４とが電気的に接続されている。
【０００３】このような半導体装置においては磁気抵抗
素子４がＡｌ配線３とシリコン基板とのオーミックコン
タクトを良好にするための４５０℃以上のアニールによ
り特性が変化するため、Ａｌ配線を形成した後に磁気抵
抗素子４を形成するようにしている。しかしながら、こ
のような製造方法ではＡｌ配線３がＮｉ−Ｃｏ等の強磁
性体のエッチング液（硝酸、リン酸等）に曝されること
により、Ａｌ配線３がエッチング液により侵食され断線
するの恐れがある。
素子４がＡｌ配線３とシリコン基板とのオーミックコン
タクトを良好にするための４５０℃以上のアニールによ
り特性が変化するため、Ａｌ配線を形成した後に磁気抵
抗素子４を形成するようにしている。しかしながら、こ
のような製造方法ではＡｌ配線３がＮｉ−Ｃｏ等の強磁
性体のエッチング液（硝酸、リン酸等）に曝されること
により、Ａｌ配線３がエッチング液により侵食され断線
するの恐れがある。
【０００４】この問題を解決するために図５（ｂ）に示
すように、磁気抵抗素子４をエッチングによりパターニ
ング形成する際、Ａｌ配線３上にも強磁性体４ａを残す
ことが考えられる。こうすることで強磁性体のパターニ
ング時にもＡｌ配線３がエッチング液により侵食される
ことを抑制することができる。
すように、磁気抵抗素子４をエッチングによりパターニ
ング形成する際、Ａｌ配線３上にも強磁性体４ａを残す
ことが考えられる。こうすることで強磁性体のパターニ
ング時にもＡｌ配線３がエッチング液により侵食される
ことを抑制することができる。
【０００５】
【発明が解決しようとする課題】しかしながら、この方
法ではＡｌ配線３のパターニングに相当するフォト工程
が２回必要になり、マスクずれ等のフォト欠陥やエッチ
ング残り等による不良率が２倍近く増加するという問題
が生じる。従って、本発明は、不良率を増加させること
なく磁気抵抗素子をパターニング形成する際の配線の侵
食を防止できる半導体装置を提供することを目的とす
る。
法ではＡｌ配線３のパターニングに相当するフォト工程
が２回必要になり、マスクずれ等のフォト欠陥やエッチ
ング残り等による不良率が２倍近く増加するという問題
が生じる。従って、本発明は、不良率を増加させること
なく磁気抵抗素子をパターニング形成する際の配線の侵
食を防止できる半導体装置を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明においては配線層
上に磁気抵抗素子を直接形成しないようにすることで上
記問題を解決するものである。すなわち、配線層と磁気
抵抗素子との間に層間絶縁膜を形成し、配線層と磁気抵
抗素子との電気的コンタクトは層間絶縁膜のコンタクト
ホールを介して行うようにするものである。
上に磁気抵抗素子を直接形成しないようにすることで上
記問題を解決するものである。すなわち、配線層と磁気
抵抗素子との間に層間絶縁膜を形成し、配線層と磁気抵
抗素子との電気的コンタクトは層間絶縁膜のコンタクト
ホールを介して行うようにするものである。
【０００７】このようにすることで磁気抵抗素子をパタ
ーニング形成する際には配線層は層間絶縁膜により保護
されているため、磁気抵抗素子のエッチング液により侵
食されることはない。また、本発明においては配線層の
パターニング相当のフォト工程を磁気抵抗素子をパター
ニング形成する際に必要としないので不良率の増加も防
止できる。
ーニング形成する際には配線層は層間絶縁膜により保護
されているため、磁気抵抗素子のエッチング液により侵
食されることはない。また、本発明においては配線層の
パターニング相当のフォト工程を磁気抵抗素子をパター
ニング形成する際に必要としないので不良率の増加も防
止できる。
【０００８】
【発明の実施の形態】図１に本発明を適用した半導体装
置の断面図を示す。尚、図５と同一部位には同一符号を
付する。図５と異なる点はＡｌ配線３と磁気抵抗素子４
との間に層間絶縁膜６が設けられていることである。次
に、図２〜図４を用いて図１に示す本実施形態の半導体
装置の製造方法を説明する。
置の断面図を示す。尚、図５と同一部位には同一符号を
付する。図５と異なる点はＡｌ配線３と磁気抵抗素子４
との間に層間絶縁膜６が設けられていることである。次
に、図２〜図４を用いて図１に示す本実施形態の半導体
装置の製造方法を説明する。
【０００９】まず、図２（ａ）に示すようにシリコン基
板１上に下地となる酸化膜２をＣＶＤ法等により形成
し、その上にＡｌ合金等の配線材料を全面に堆積する。
尚、このとき図示していないトランジスタ等の半導体素
子と配線材料とは図示していない酸化膜２のコンタクト
ホールにより電気的に接続される。そして配線材料をフ
ォト工程により所定パターンにエッチングしてＡｌ配線
３を形成する。このＡｌ配線３のパターニングは図示し
ない集積回路領域等におけるＡｌ配線パターンを形成す
るものであるが、集積回路においては集積度を上げるた
めに配線間を狭くする必要があり、従って、Ａｌ配線の
エッチング断面になるべくテーパが形成できないような
エッチングを行う。このエッチングにはリン酸と硝酸か
らなるエッチング液を用いることができる。尚、このエ
ッチングの際、後に強磁性体薄膜を形成する領域は配線
材料を残しておく。
板１上に下地となる酸化膜２をＣＶＤ法等により形成
し、その上にＡｌ合金等の配線材料を全面に堆積する。
尚、このとき図示していないトランジスタ等の半導体素
子と配線材料とは図示していない酸化膜２のコンタクト
ホールにより電気的に接続される。そして配線材料をフ
ォト工程により所定パターンにエッチングしてＡｌ配線
３を形成する。このＡｌ配線３のパターニングは図示し
ない集積回路領域等におけるＡｌ配線パターンを形成す
るものであるが、集積回路においては集積度を上げるた
めに配線間を狭くする必要があり、従って、Ａｌ配線の
エッチング断面になるべくテーパが形成できないような
エッチングを行う。このエッチングにはリン酸と硝酸か
らなるエッチング液を用いることができる。尚、このエ
ッチングの際、後に強磁性体薄膜を形成する領域は配線
材料を残しておく。
【００１０】次に、配線材料を残した領域のうち、図示
しない回路部への接続部と強磁性体薄膜とのコンタクト
部を除いた部分をフォト工程によりエッチング除去す
る。この時、配線材料の段差部で強磁性体薄膜が段切れ
を起こすことを防ぐためにテーパーエッチングを行い段
差部をなだらかなものとする。その方法としては例えば
リン酸と硝酸からなるエッチング液に酢酸を混ぜたもの
を用いることにより、図２（ｂ）に示すようにフォトレ
ジスト７を浮かせながらエッチングを進行させることが
でき、フォトレジスト７と配線材料との界面でのエッチ
ングを促進させてフォトレジスト７の下の配線材料にテ
ーパー部Ａを得ることができる。その後、フォトレジス
トを有機溶剤にて除去して図２（ｃ）に示す構造を得
る。
しない回路部への接続部と強磁性体薄膜とのコンタクト
部を除いた部分をフォト工程によりエッチング除去す
る。この時、配線材料の段差部で強磁性体薄膜が段切れ
を起こすことを防ぐためにテーパーエッチングを行い段
差部をなだらかなものとする。その方法としては例えば
リン酸と硝酸からなるエッチング液に酢酸を混ぜたもの
を用いることにより、図２（ｂ）に示すようにフォトレ
ジスト７を浮かせながらエッチングを進行させることが
でき、フォトレジスト７と配線材料との界面でのエッチ
ングを促進させてフォトレジスト７の下の配線材料にテ
ーパー部Ａを得ることができる。その後、フォトレジス
トを有機溶剤にて除去して図２（ｃ）に示す構造を得
る。
【００１１】次に、図３（ａ）に示すようにシリコン基
板１上の全面に層間絶縁膜６を形成する。この膜として
はシリコン酸化膜（ＳｉＯ2 ）あるいはリンやボロンな
どの不純物を含む酸化膜、シリコン窒化膜（ＳｉＮ）、
ＳＯＧ(Spin On Glass) 等を用いることができる。そし
てこれらの膜をＣＶＤ法、スパッタ法、スピンコート法
等により形成する。
板１上の全面に層間絶縁膜６を形成する。この膜として
はシリコン酸化膜（ＳｉＯ2 ）あるいはリンやボロンな
どの不純物を含む酸化膜、シリコン窒化膜（ＳｉＮ）、
ＳＯＧ(Spin On Glass) 等を用いることができる。そし
てこれらの膜をＣＶＤ法、スパッタ法、スピンコート法
等により形成する。
【００１２】その後、図３（ｂ）に示すようにフォト工
程によりフォトレジスト８を形成し、層間絶縁膜６にＡ
ｌ配線３と強磁性体薄膜とのコンタクトをとる領域のみ
を開口してコンタクトホール９を形成する。この時、や
はりこのコンタクトホール９の段差部にて強磁性体薄膜
が段切れを起こさないように層間絶縁膜６をテーパエッ
チングし、図３（ｂ）に示すようなテーパ部Ｂを形成す
る。このテーパエッチングはフッ酸と酢酸とを混合した
ものをエッチング液として使用でき、図２（ｂ）に示し
たエッチングと同様にフォトレジスト８を浮かせながら
エッチングを行う。その後、フォトレジスト８を除去し
図３（ｃ）に示す構造を得る。
程によりフォトレジスト８を形成し、層間絶縁膜６にＡ
ｌ配線３と強磁性体薄膜とのコンタクトをとる領域のみ
を開口してコンタクトホール９を形成する。この時、や
はりこのコンタクトホール９の段差部にて強磁性体薄膜
が段切れを起こさないように層間絶縁膜６をテーパエッ
チングし、図３（ｂ）に示すようなテーパ部Ｂを形成す
る。このテーパエッチングはフッ酸と酢酸とを混合した
ものをエッチング液として使用でき、図２（ｂ）に示し
たエッチングと同様にフォトレジスト８を浮かせながら
エッチングを行う。その後、フォトレジスト８を除去し
図３（ｃ）に示す構造を得る。
【００１３】次に、図４に示すようにシリコン基板１上
にＮｉ−ＣｏやＮｉ−Ｆｅ等の強磁性体をスパッタ法に
より約５０〜１００ｎｍ程度堆積する。この時、下地の
Ａｌ配線３は強磁性体とコンタクトをとる部分以外は全
て層間絶縁膜６にて覆われているため、強磁性体とコン
タクトをとる部分以外は強磁性体と接触しない。従っ
て、酸類を用いたエッチング液にて強磁性体をパターニ
ングする時はＡｌ配線３がエッチング液に露出されるこ
とがないため、磁気抵抗素子４として必要な部分以外の
強磁性体をＡｌ配線３へダメージを与えることなく除去
することができる。尚、磁気抵抗素子４下の層間絶縁膜
６の下には磁気抵抗素子４とのコンタクト部を除いてＡ
ｌ配線３は形成されていない。これは磁気抵抗素子４下
に段差があると磁気抵抗素子の特性が変動してしまうた
めこれを防ぐためである。
にＮｉ−ＣｏやＮｉ−Ｆｅ等の強磁性体をスパッタ法に
より約５０〜１００ｎｍ程度堆積する。この時、下地の
Ａｌ配線３は強磁性体とコンタクトをとる部分以外は全
て層間絶縁膜６にて覆われているため、強磁性体とコン
タクトをとる部分以外は強磁性体と接触しない。従っ
て、酸類を用いたエッチング液にて強磁性体をパターニ
ングする時はＡｌ配線３がエッチング液に露出されるこ
とがないため、磁気抵抗素子４として必要な部分以外の
強磁性体をＡｌ配線３へダメージを与えることなく除去
することができる。尚、磁気抵抗素子４下の層間絶縁膜
６の下には磁気抵抗素子４とのコンタクト部を除いてＡ
ｌ配線３は形成されていない。これは磁気抵抗素子４下
に段差があると磁気抵抗素子の特性が変動してしまうた
めこれを防ぐためである。
【００１４】その後、シリコン基板１に形成した半導体
素子やＡｌ配線３及び磁気抵抗素子４を保護するために
プラズマ窒化膜（Ｐ−ＳｉＮ膜）などの保護膜５をＣＶ
Ｄ法により堆積し、図示しないワイヤボンド等、外部へ
の接続部のみフォト工程により開口して図１に示す半導
体装置を得る。このように本実施形態においてはＡｌ配
線３と磁気抵抗素子４との間に層間絶縁膜６が存在する
ため、強磁性体をエッチングして磁気抵抗素子４を形成
する際に強磁性体のエッチング液がＡｌ配線３に接触す
ることはなく、磁気抵抗素子４を形成する際のエッチン
グ液によりＡｌ配線３が侵食されることはない。
素子やＡｌ配線３及び磁気抵抗素子４を保護するために
プラズマ窒化膜（Ｐ−ＳｉＮ膜）などの保護膜５をＣＶ
Ｄ法により堆積し、図示しないワイヤボンド等、外部へ
の接続部のみフォト工程により開口して図１に示す半導
体装置を得る。このように本実施形態においてはＡｌ配
線３と磁気抵抗素子４との間に層間絶縁膜６が存在する
ため、強磁性体をエッチングして磁気抵抗素子４を形成
する際に強磁性体のエッチング液がＡｌ配線３に接触す
ることはなく、磁気抵抗素子４を形成する際のエッチン
グ液によりＡｌ配線３が侵食されることはない。
【００１５】また、磁気抵抗素子４を形成する際にＡｌ
配線３上に強磁性体を残す場合には例えばマスクずれに
より強磁性体がＡｌ配線３間をショートするようにパタ
ーニングされるフォト欠陥が生ずることがあるが、本実
施形態ではそのような構造が必要なく、Ａｌ配線３間を
ショートするような不具合は生じない。同様に強磁性体
のエッチング残査が生じてもＡｌ配線３とはコンタクト
部のみでしか接触していないためＡｌ配線３間をショー
トするような不具合は生じない。従って、本実施形態の
ようにすることでＡｌ配線３上に強磁性体を残す場合に
比べて不良率を増加させることはない。さらに、Ａｌ配
線３上に強磁性体を残す必要がないので強磁性体パター
ンを単純化できパターン設計が容易になる。
配線３上に強磁性体を残す場合には例えばマスクずれに
より強磁性体がＡｌ配線３間をショートするようにパタ
ーニングされるフォト欠陥が生ずることがあるが、本実
施形態ではそのような構造が必要なく、Ａｌ配線３間を
ショートするような不具合は生じない。同様に強磁性体
のエッチング残査が生じてもＡｌ配線３とはコンタクト
部のみでしか接触していないためＡｌ配線３間をショー
トするような不具合は生じない。従って、本実施形態の
ようにすることでＡｌ配線３上に強磁性体を残す場合に
比べて不良率を増加させることはない。さらに、Ａｌ配
線３上に強磁性体を残す必要がないので強磁性体パター
ンを単純化できパターン設計が容易になる。
【図１】本発明の一実施形態による半導体装置の断面図
である。
である。
【図２】（ａ）は本発明の一実施形態による半導体装置
の製造工程を示す図である。（ｃ）は本発明の一実施形
態による半導体装置の製造工程を示す図である。（ｂ）
は本発明の一実施形態による半導体装置の製造工程を示
す図である。
の製造工程を示す図である。（ｃ）は本発明の一実施形
態による半導体装置の製造工程を示す図である。（ｂ）
は本発明の一実施形態による半導体装置の製造工程を示
す図である。
【図３】（ａ）は本発明の一実施形態による半導体装置
の製造工程を示す図である。（ｃ）は本発明の一実施形
態による半導体装置の製造工程を示す図である。（ｂ）
は本発明の一実施形態による半導体装置の製造工程を示
す図である。
の製造工程を示す図である。（ｃ）は本発明の一実施形
態による半導体装置の製造工程を示す図である。（ｂ）
は本発明の一実施形態による半導体装置の製造工程を示
す図である。
【図４】（ａ）は本発明の一実施形態による半導体装置
の製造工程を示す図である。（ｂ）は本発明の一実施形
態による半導体装置の製造工程を示す図である。
の製造工程を示す図である。（ｂ）は本発明の一実施形
態による半導体装置の製造工程を示す図である。
【図５】従来の半導体装置の断面図である。
１ シリコン基板 ２ 層間絶縁膜 ３ Ａｌ配線 ４ 磁気抵抗素子 ５ 保護膜 ６ 層間絶縁膜
Claims (1)
- 【請求項１】 基板上に絶縁膜を介して形成された配線
層と、 該配線層上に形成され、所定領域が開口して前記配線層
の一部を露出させるコンタクトホールを有する層間絶縁
膜と、 該層間絶縁膜上に形成されて所定のパターンに形成され
るとともに、前記コンタクトホールを介して前記配線層
と電気的に接続される磁気抵抗素子とを有することを特
徴とする磁気抵抗素子を有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9009975A JPH10209521A (ja) | 1997-01-23 | 1997-01-23 | 磁気抵抗素子を有する半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9009975A JPH10209521A (ja) | 1997-01-23 | 1997-01-23 | 磁気抵抗素子を有する半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209521A true JPH10209521A (ja) | 1998-08-07 |
Family
ID=11734924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9009975A Pending JPH10209521A (ja) | 1997-01-23 | 1997-01-23 | 磁気抵抗素子を有する半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10209521A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441611B2 (en) * | 1998-07-08 | 2002-08-27 | Fujitsu Limited | Magnetic sensor having a GMR layer |
| US6734671B2 (en) * | 2001-03-07 | 2004-05-11 | Denso Corporation | Magnetic sensor and manufacturing method therefor |
-
1997
- 1997-01-23 JP JP9009975A patent/JPH10209521A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441611B2 (en) * | 1998-07-08 | 2002-08-27 | Fujitsu Limited | Magnetic sensor having a GMR layer |
| US6734671B2 (en) * | 2001-03-07 | 2004-05-11 | Denso Corporation | Magnetic sensor and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| US4172004A (en) | Method for forming dense dry etched multi-level metallurgy with non-overlapped vias | |
| US5309025A (en) | Semiconductor bond pad structure and method | |
| US4289834A (en) | Dense dry etched multi-level metallurgy with non-overlapped vias | |
| KR900002084B1 (ko) | 반도체장치 | |
| US5719087A (en) | Process for bonding pad protection from damage | |
| US5427982A (en) | Method for fabricating a semiconductor device | |
| US6784067B2 (en) | Method of manufacturing semiconductor device | |
| JPH10209521A (ja) | 磁気抵抗素子を有する半導体装置 | |
| JPH0837289A (ja) | 半導体装置及びその製造方法 | |
| JP2906877B2 (ja) | 半導体装置及びその製造方法 | |
| KR100324595B1 (ko) | 리프트-오프법을 이용한 반도체 소자의 금속배선 형성방법 | |
| JPH07122518A (ja) | コンタクト電極の形成方法 | |
| JPS61289649A (ja) | 半導体装置の製造方法 | |
| JP2003101103A (ja) | 磁気トンネル接合素子の製法 | |
| JPH0570301B2 (ja) | ||
| JPH05175428A (ja) | 集積回路装置 | |
| JPS61242018A (ja) | 半導体装置の製造方法 | |
| JPS6260241A (ja) | 多層配線構造の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| KR0172553B1 (ko) | 반도체 소자 제조방법 | |
| KR100728945B1 (ko) | 금속라인의 형성방법 | |
| JP2720657B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05206133A (ja) | 半導体装置の製造方法 | |
| JPS61280634A (ja) | 多層配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050315 |