JP2003101103A - 磁気トンネル接合素子の製法 - Google Patents
磁気トンネル接合素子の製法Info
- Publication number
- JP2003101103A JP2003101103A JP2001288809A JP2001288809A JP2003101103A JP 2003101103 A JP2003101103 A JP 2003101103A JP 2001288809 A JP2001288809 A JP 2001288809A JP 2001288809 A JP2001288809 A JP 2001288809A JP 2003101103 A JP2003101103 A JP 2003101103A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tunnel junction
- magnetic tunnel
- conductive material
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 磁気トンネル接合素子（ＴＭＲ素子）の製法
において、製造歩留りを向上させる。 【解決手段】 基板２０を覆う絶縁膜２２の上に下から
順に第１の導電材層、反強磁性層、第１の強磁性層、ト
ンネルバリア層、第２の強磁性層及び第２の導電材層を
形成した後、第１の強磁性層から第２の導電材層までの
積層を選択的にエッチングして分離溝３８を形成し、溝
３８で分離された磁気トンネル接合部を得る。第１の導
電材層及び反強磁性層の積層を選択的にエッチングして
分離溝４２を形成し、磁気トンネル接合部に対応したＴ
ＭＲ素子Ｔａ〜Ｔｃを得る。素子Ｔａ〜Ｔｃを覆ってス
パッタ法により絶縁膜を被着した後、この絶縁膜に素子
Ｔａ〜Ｔｃに対応した接続孔を設け、これらの接続孔を
介して素子Ｔａ〜Ｔｃを直列接続するように配線層を絶
縁膜の上に形成する。分離溝４２の深さＤが小さく、絶
縁膜の欠陥発生を抑制できる。
において、製造歩留りを向上させる。 【解決手段】 基板２０を覆う絶縁膜２２の上に下から
順に第１の導電材層、反強磁性層、第１の強磁性層、ト
ンネルバリア層、第２の強磁性層及び第２の導電材層を
形成した後、第１の強磁性層から第２の導電材層までの
積層を選択的にエッチングして分離溝３８を形成し、溝
３８で分離された磁気トンネル接合部を得る。第１の導
電材層及び反強磁性層の積層を選択的にエッチングして
分離溝４２を形成し、磁気トンネル接合部に対応したＴ
ＭＲ素子Ｔａ〜Ｔｃを得る。素子Ｔａ〜Ｔｃを覆ってス
パッタ法により絶縁膜を被着した後、この絶縁膜に素子
Ｔａ〜Ｔｃに対応した接続孔を設け、これらの接続孔を
介して素子Ｔａ〜Ｔｃを直列接続するように配線層を絶
縁膜の上に形成する。分離溝４２の深さＤが小さく、絶
縁膜の欠陥発生を抑制できる。
Description
【０００１】
【発明の属する技術分野】この発明は、磁気センサ等に
用いられる磁気トンネル接合素子の製法に関するもので
ある。この後の説明では、磁気トンネル接合素子をＴＭ
Ｒ素子と略記する。
用いられる磁気トンネル接合素子の製法に関するもので
ある。この後の説明では、磁気トンネル接合素子をＴＭ
Ｒ素子と略記する。
【０００２】
【従来の技術】従来、複数のＴＭＲ素子を備えた磁気セ
ンサの製法としては、図１２〜１７に示すものが提案さ
れている（例えば、本願と同一出願人の出願に係る特願
平１１−３６８７７６号参照）。
ンサの製法としては、図１２〜１７に示すものが提案さ
れている（例えば、本願と同一出願人の出願に係る特願
平１１−３６８７７６号参照）。
【０００３】図１２の工程では、シリコン基板１の表面
を覆う酸化シリコン膜２の上に下電極層としてのＣｒ層
３と、反強磁性層としてのＲｈ−Ｍｎ合金層４と、下強
磁性層としてのＮｉ−Ｆｅ合金層５とを順次に重ねてス
パッタ法で形成した後、Ｎｉ−Ｆｅ合金層５の上にＡｌ
層を形成して酸化することによりトンネルバリア層とし
てのアルミナ層６を形成し、アルミナ層６の上に上強磁
性層としてのＮｉ−Ｆｅ合金／Ｃｏ積層（Ｃｏが下層）
７と、上電極層としてのＭｏ層８とを順次に重ねてスパ
ッタ法で形成する。Ｍｏ層８の上には、それぞれ図７の
２６ａ，２６ｂに示すような四辺形状のパターンを有す
るレジスト層９ａ，９ｂを周知のホトリソグラフィ処理
により形成する。
を覆う酸化シリコン膜２の上に下電極層としてのＣｒ層
３と、反強磁性層としてのＲｈ−Ｍｎ合金層４と、下強
磁性層としてのＮｉ−Ｆｅ合金層５とを順次に重ねてス
パッタ法で形成した後、Ｎｉ−Ｆｅ合金層５の上にＡｌ
層を形成して酸化することによりトンネルバリア層とし
てのアルミナ層６を形成し、アルミナ層６の上に上強磁
性層としてのＮｉ−Ｆｅ合金／Ｃｏ積層（Ｃｏが下層）
７と、上電極層としてのＭｏ層８とを順次に重ねてスパ
ッタ法で形成する。Ｍｏ層８の上には、それぞれ図７の
２６ａ，２６ｂに示すような四辺形状のパターンを有す
るレジスト層９ａ，９ｂを周知のホトリソグラフィ処理
により形成する。
【０００４】次に、図１３の工程では、レジスト層９
ａ，９ｂをマスクとする選択的イオンミリング処理によ
り層３〜８の積層に分離溝１０を酸化シリコン膜２に達
するように形成することにより該積層を層３〜８の部分
３ａ〜８ａからなる第１の積層部分と層３〜８の部分３
ｂ〜８ｂからなる第２の積層部分とに分離する。この
後、レジスト層９ａ，９ｂを除去する。
ａ，９ｂをマスクとする選択的イオンミリング処理によ
り層３〜８の積層に分離溝１０を酸化シリコン膜２に達
するように形成することにより該積層を層３〜８の部分
３ａ〜８ａからなる第１の積層部分と層３〜８の部分３
ｂ〜８ｂからなる第２の積層部分とに分離する。この
後、レジスト層９ａ，９ｂを除去する。
【０００５】図１４の工程では、図１３の工程で得られ
た第１及び第２の積層部分の上にそれぞれレジスト層９
ｃ，９ｄ及びレジスト層９ｅをホトリソグラフィ処理に
より形成する。レジスト層９ｃ，９ｄ，９ｅのパターン
は、図７のＴａ，Ｔｂ，Ｔｃに示すような四辺形状のパ
ターンとする。
た第１及び第２の積層部分の上にそれぞれレジスト層９
ｃ，９ｄ及びレジスト層９ｅをホトリソグラフィ処理に
より形成する。レジスト層９ｃ，９ｄ，９ｅのパターン
は、図７のＴａ，Ｔｂ，Ｔｃに示すような四辺形状のパ
ターンとする。
【０００６】図１５の工程では、レジスト層９ｃ〜９ｅ
をマスクとする選択的イオンミリング処理（又は選択的
ウエットエッチング処理）により第１及び第２の積層部
分に分離溝１２を層部分４ａ，４ｂに達するように形成
することによりＴＭＲ素子Ｔａ，Ｔｂ，Ｔｃを得る。Ｔ
ＭＲ素子Ｔａは、分離溝１０で囲まれた層３，４の部分
３ａ，４ａと分離溝１２で囲まれた層５〜８の部分５ａ
１〜８ａ１との積層からなり、ＴＭＲ素子Ｔｂは、分離
溝１０で囲まれた層３，４の部分３ａ，４ａと分離溝１
２で囲まれた層５〜８の部分５ａ２〜８ａ２との積層か
らなる。層部分３ａ，４ａの積層は、ＴＭＲ素子Ｔａ，
Ｔｂに共通の電極層であり、ＴＭＲ素子Ｔａ，Ｔｂを相
互接続している。ＴＭＲ素子Ｔｃは、分離溝１０で層部
分３ａ、４ａから分離された層３，４の部分３ｂ，４ｂ
と分離溝１２で囲まれた層５〜８の部分５ｂ〜８ｂとの
積層からなる。イオンミリング処理の後、レジスト層９
ｃ〜９ｅを除去する。
をマスクとする選択的イオンミリング処理（又は選択的
ウエットエッチング処理）により第１及び第２の積層部
分に分離溝１２を層部分４ａ，４ｂに達するように形成
することによりＴＭＲ素子Ｔａ，Ｔｂ，Ｔｃを得る。Ｔ
ＭＲ素子Ｔａは、分離溝１０で囲まれた層３，４の部分
３ａ，４ａと分離溝１２で囲まれた層５〜８の部分５ａ
１〜８ａ１との積層からなり、ＴＭＲ素子Ｔｂは、分離
溝１０で囲まれた層３，４の部分３ａ，４ａと分離溝１
２で囲まれた層５〜８の部分５ａ２〜８ａ２との積層か
らなる。層部分３ａ，４ａの積層は、ＴＭＲ素子Ｔａ，
Ｔｂに共通の電極層であり、ＴＭＲ素子Ｔａ，Ｔｂを相
互接続している。ＴＭＲ素子Ｔｃは、分離溝１０で層部
分３ａ、４ａから分離された層３，４の部分３ｂ，４ｂ
と分離溝１２で囲まれた層５〜８の部分５ｂ〜８ｂとの
積層からなる。イオンミリング処理の後、レジスト層９
ｃ〜９ｅを除去する。
【０００７】図１６の工程では、ＴＭＲ素子Ｔａ〜Ｔｃ
及び分離溝１０，１２を覆って基板上面にスパッタ法に
より層間絶縁膜としての酸化シリコン膜１３を形成す
る。そして、選択的イオンミリング処理によりＴＭＲ素
子Ｔａ〜ＴｃのＭｏ層８ａ１，８ａ２，８ｂにそれぞれ
対応する接続孔１３ａ〜１３ｃを絶縁膜１３に形成す
る。
及び分離溝１０，１２を覆って基板上面にスパッタ法に
より層間絶縁膜としての酸化シリコン膜１３を形成す
る。そして、選択的イオンミリング処理によりＴＭＲ素
子Ｔａ〜ＴｃのＭｏ層８ａ１，８ａ２，８ｂにそれぞれ
対応する接続孔１３ａ〜１３ｃを絶縁膜１３に形成す
る。
【０００８】図１７の工程では、絶縁膜１３の上に接続
孔１３ａ〜１３ｃを覆ってＡｌをスパッタ法で被着した
後、その被着層を選択的イオンミリング処理によりパタ
ーニングして配線層としてのＡｌ層１４ａ，１４ｂを形
成する。Ａｌ層１４ａは、接続孔１３ａを介してＴＭＲ
素子ＴａのＭｏ層８ａ１に接続され、Ａｌ層１４ｂは、
接続孔１３ｂ，１３ｃを介してＴＭＲ素子Ｔｂ，Ｔｃの
Ｍｏ層８ａ２，８ｂを相互接続する。この結果、ＴＭＲ
素子Ｔａ〜Ｔｃは、直列接続されたことになる。
孔１３ａ〜１３ｃを覆ってＡｌをスパッタ法で被着した
後、その被着層を選択的イオンミリング処理によりパタ
ーニングして配線層としてのＡｌ層１４ａ，１４ｂを形
成する。Ａｌ層１４ａは、接続孔１３ａを介してＴＭＲ
素子ＴａのＭｏ層８ａ１に接続され、Ａｌ層１４ｂは、
接続孔１３ｂ，１３ｃを介してＴＭＲ素子Ｔｂ，Ｔｃの
Ｍｏ層８ａ２，８ｂを相互接続する。この結果、ＴＭＲ
素子Ｔａ〜Ｔｃは、直列接続されたことになる。
【０００９】
【発明が解決しようとする課題】上記した従来技術によ
ると、図１５の工程で分離溝１２を形成する際に分離溝
１０の底部で酸化シリコン膜２がエッチングされるた
め、分離溝１０の深さＤがエッチング分だけ増大し、分
離溝１０の段差が急峻となる。このため、図１６の工程
でスパッタ法により酸化シリコン膜１３を形成すると、
分離溝１０の開口端の近傍部Ｑで膜欠陥が生じやすく、
図１７の工程でＡｌ層１４ｂを形成すると、Ａｌ層１４
ｂと層部分４ａとが膜欠陥を介して短絡する不良を生ず
ることがある。なお、スパッタ法に比べて段差被覆性が
良好なＣＶＤ（ケミカル・ベーパー・デポジション）法
は、膜欠陥は生じないものの、４００℃程度の処理とな
り、ＴＭＲ素子が高温に弱いため、酸化シリコン膜１３
の形成に適していない。
ると、図１５の工程で分離溝１２を形成する際に分離溝
１０の底部で酸化シリコン膜２がエッチングされるた
め、分離溝１０の深さＤがエッチング分だけ増大し、分
離溝１０の段差が急峻となる。このため、図１６の工程
でスパッタ法により酸化シリコン膜１３を形成すると、
分離溝１０の開口端の近傍部Ｑで膜欠陥が生じやすく、
図１７の工程でＡｌ層１４ｂを形成すると、Ａｌ層１４
ｂと層部分４ａとが膜欠陥を介して短絡する不良を生ず
ることがある。なお、スパッタ法に比べて段差被覆性が
良好なＣＶＤ（ケミカル・ベーパー・デポジション）法
は、膜欠陥は生じないものの、４００℃程度の処理とな
り、ＴＭＲ素子が高温に弱いため、酸化シリコン膜１３
の形成に適していない。
【００１０】基板１の表面に酸化シリコン膜２のような
透明性の絶縁膜が存在する場合、図１４のホトリソグラ
フィ処理では、露光条件が安定せず、レジスト層９ｃ〜
９ｅの寸法精度が低下したり、分離溝１０内等にレジス
ト残りが生じたりすることがある。露光条件が安定しな
い原因は、酸化シリコン膜２の形成時に生ずる膜厚のば
らつきに対して分離溝１０の形成時に生ずるオーバーエ
ッチ量のばらつきが加算されることで基板１の面内にお
いて分離溝１０直下の膜２の厚さｄが一定とならない
（相当にばらつく）ことにある。
透明性の絶縁膜が存在する場合、図１４のホトリソグラ
フィ処理では、露光条件が安定せず、レジスト層９ｃ〜
９ｅの寸法精度が低下したり、分離溝１０内等にレジス
ト残りが生じたりすることがある。露光条件が安定しな
い原因は、酸化シリコン膜２の形成時に生ずる膜厚のば
らつきに対して分離溝１０の形成時に生ずるオーバーエ
ッチ量のばらつきが加算されることで基板１の面内にお
いて分離溝１０直下の膜２の厚さｄが一定とならない
（相当にばらつく）ことにある。
【００１１】図１５のイオンミリング処理では、エッチ
ング終点検出法としてプラズマ発光測定法を用いること
が多い。この方法を用いた場合、反強磁性層としてのＲ
ｈ−Ｍｎ合金層４ａ，４ｂの構成原子に基づく発光を検
出してイオンミリングを停止する。図１５の工程の前に
分離溝１０を形成しておくと、図１５の工程においてＲ
ｈ−Ｍｎ合金層４ａ，４ｂのの露出面積が分離溝１０に
相当する分だけ減少するため、発光検出に十分な信号強
度が得られず、エッチング終点の検出精度が低下する。
従って、アンダーエッチングによりＴＭＲ素子Ｔｂ，Ｔ
ｃ間の短絡を招いたり、オーバーエッチングによりＴＭ
Ｒ素子Ｔａ，Ｔｂ間で接続抵抗の増大（更には断線）を
招いたりすることがあった。
ング終点検出法としてプラズマ発光測定法を用いること
が多い。この方法を用いた場合、反強磁性層としてのＲ
ｈ−Ｍｎ合金層４ａ，４ｂの構成原子に基づく発光を検
出してイオンミリングを停止する。図１５の工程の前に
分離溝１０を形成しておくと、図１５の工程においてＲ
ｈ−Ｍｎ合金層４ａ，４ｂのの露出面積が分離溝１０に
相当する分だけ減少するため、発光検出に十分な信号強
度が得られず、エッチング終点の検出精度が低下する。
従って、アンダーエッチングによりＴＭＲ素子Ｔｂ，Ｔ
ｃ間の短絡を招いたり、オーバーエッチングによりＴＭ
Ｒ素子Ｔａ，Ｔｂ間で接続抵抗の増大（更には断線）を
招いたりすることがあった。
【００１２】従来、ＴＭＲ素子の製法としては、磁気ト
ンネル接合積層を選択的イオンミリング処理によりパタ
ーニングしてＴＭＲ素子を形成する際に酸化性又は窒化
性雰囲気中でイオンミリングを行なうことによりＴＭＲ
素子の側壁に酸化物又は窒化物からなる絶縁層を形成し
てトンネルバリア層の端部にてリーク電流の低減を図る
ものが知られている（例えば、特開２００１−５２３１
６号公報参照）。このようなイオンミリング処理を図１
５の工程で採用した場合、酸素又は窒素を含まない雰囲
気中でイオンミリングを行なう場合に比べてエッチレー
トが低下するため、単位時間当りの励起原子の発生量が
減少し、発光検出に必要な信号強度が低下する。従っ
て、エッチング終点の検出が一層困難となり、アンダー
エッチング又はオーバーエッチングが一層発生しやすく
なる。
ンネル接合積層を選択的イオンミリング処理によりパタ
ーニングしてＴＭＲ素子を形成する際に酸化性又は窒化
性雰囲気中でイオンミリングを行なうことによりＴＭＲ
素子の側壁に酸化物又は窒化物からなる絶縁層を形成し
てトンネルバリア層の端部にてリーク電流の低減を図る
ものが知られている（例えば、特開２００１−５２３１
６号公報参照）。このようなイオンミリング処理を図１
５の工程で採用した場合、酸素又は窒素を含まない雰囲
気中でイオンミリングを行なう場合に比べてエッチレー
トが低下するため、単位時間当りの励起原子の発生量が
減少し、発光検出に必要な信号強度が低下する。従っ
て、エッチング終点の検出が一層困難となり、アンダー
エッチング又はオーバーエッチングが一層発生しやすく
なる。
【００１３】この発明の目的は、上記のような問題点を
解決し、高い製造歩留りを得ることができる新規なＴＭ
Ｒ素子の製法を提供することにある。
解決し、高い製造歩留りを得ることができる新規なＴＭ
Ｒ素子の製法を提供することにある。
【００１４】
【課題を解決するための手段】この発明に係る第１のＴ
ＭＲ素子の製法は、基板の絶縁性の一主面に導電材層を
介して磁気トンネル接合積層を形成する工程であって、
前記導電材層の上に下から順に反強磁性層、第１の磁性
層、トンネルバリア層及び第２の磁性層を重ねて前記磁
気トンネル接合積層を形成するものと、前記第１の磁性
層、前記トンネルバリア層及び前記第２の磁性層を含む
積層を所望の素子パターンに従って残存させるように該
積層に第１のエッチング処理を施すことにより該積層の
残存部分からなる磁気トンネル接合部を形成する工程
と、前記磁気トンネル接合部を形成した後、前記導電材
層と前記反強磁性層との積層を前記磁気トンネル接合部
より広い電極パターンに従って残存させるように該積層
に第２の選択エッチング処理を施すことにより該積層の
残存部分からなる電極層を前記磁気トンネル接合部の下
に形成する工程とを含むものである。
ＭＲ素子の製法は、基板の絶縁性の一主面に導電材層を
介して磁気トンネル接合積層を形成する工程であって、
前記導電材層の上に下から順に反強磁性層、第１の磁性
層、トンネルバリア層及び第２の磁性層を重ねて前記磁
気トンネル接合積層を形成するものと、前記第１の磁性
層、前記トンネルバリア層及び前記第２の磁性層を含む
積層を所望の素子パターンに従って残存させるように該
積層に第１のエッチング処理を施すことにより該積層の
残存部分からなる磁気トンネル接合部を形成する工程
と、前記磁気トンネル接合部を形成した後、前記導電材
層と前記反強磁性層との積層を前記磁気トンネル接合部
より広い電極パターンに従って残存させるように該積層
に第２の選択エッチング処理を施すことにより該積層の
残存部分からなる電極層を前記磁気トンネル接合部の下
に形成する工程とを含むものである。
【００１５】第１のＴＭＲ素子の製法によれば、第１の
磁性層、トンネルバリア層及び第２の磁性層を含む積層
に第１の選択エッチング処理を施して磁気トンネル接合
部を形成した後、導電材層と反強磁性層との積層に第２
の選択エッチング処理を施して磁気トンネル接合部の下
に電極層を形成するので、導電材層の下地膜（図１５の
酸化シリコン膜２に対応）は、第２の選択エッチング処
理時にエッチングされるものの、第１の選択エッチング
処理時にはエッチングされず、電極層の端部における段
差を低くすることができる。従って、磁気トンネル接合
部及び電極層を覆ってスパッタ法で絶縁膜を形成する際
に絶縁膜に欠陥が生じにくく、絶縁膜の上に形成される
配線層が絶縁膜の欠陥を介して電極層と短絡するような
不良を低減することができる。
磁性層、トンネルバリア層及び第２の磁性層を含む積層
に第１の選択エッチング処理を施して磁気トンネル接合
部を形成した後、導電材層と反強磁性層との積層に第２
の選択エッチング処理を施して磁気トンネル接合部の下
に電極層を形成するので、導電材層の下地膜（図１５の
酸化シリコン膜２に対応）は、第２の選択エッチング処
理時にエッチングされるものの、第１の選択エッチング
処理時にはエッチングされず、電極層の端部における段
差を低くすることができる。従って、磁気トンネル接合
部及び電極層を覆ってスパッタ法で絶縁膜を形成する際
に絶縁膜に欠陥が生じにくく、絶縁膜の上に形成される
配線層が絶縁膜の欠陥を介して電極層と短絡するような
不良を低減することができる。
【００１６】また、第１の選択エッチング処理では、透
明性の下地絶縁膜（図１５の酸化シリコン膜２に対応）
をエッチングしないので、基板面内における下地絶縁膜
の膜厚ばらつきが低減される。このため、第２の選択エ
ッチング処理において選択マスクとしてのレジスト層を
形成するためのホトリソグラフィ処理では、露光条件が
安定し、レジスト層の寸法精度が向上すると共にレジス
ト残りの発生が抑制される。
明性の下地絶縁膜（図１５の酸化シリコン膜２に対応）
をエッチングしないので、基板面内における下地絶縁膜
の膜厚ばらつきが低減される。このため、第２の選択エ
ッチング処理において選択マスクとしてのレジスト層を
形成するためのホトリソグラフィ処理では、露光条件が
安定し、レジスト層の寸法精度が向上すると共にレジス
ト残りの発生が抑制される。
【００１７】その上、第１の選択エッチング処理は、導
電材層と反強磁性層との積層に分離溝等が存在しない状
態で行なわれるので、導電材層と反強磁性層との積層の
露出面積が増大する。このため、エッチング終点検出法
としてプラズマ発光測定法を用いても、発光検出に十分
な信号強度が得られ、エッチング終点の検出精度が向上
する。この場合において、エッチング処理として酸化性
又は窒化性雰囲気中でイオンミリング処理を行なって
も、上記した露出面積の増大により酸素又は窒素の添加
に伴う信号強度の低下を補うことができるので、エッチ
ング終点を十分な精度で検出可能となる。従って、アン
ダーエッチングによるＴＭＲ素子間の短絡やオーバーエ
ッチングによるＴＭＲ素子間の接続抵抗の増大（又は断
線）を防止することができる。
電材層と反強磁性層との積層に分離溝等が存在しない状
態で行なわれるので、導電材層と反強磁性層との積層の
露出面積が増大する。このため、エッチング終点検出法
としてプラズマ発光測定法を用いても、発光検出に十分
な信号強度が得られ、エッチング終点の検出精度が向上
する。この場合において、エッチング処理として酸化性
又は窒化性雰囲気中でイオンミリング処理を行なって
も、上記した露出面積の増大により酸素又は窒素の添加
に伴う信号強度の低下を補うことができるので、エッチ
ング終点を十分な精度で検出可能となる。従って、アン
ダーエッチングによるＴＭＲ素子間の短絡やオーバーエ
ッチングによるＴＭＲ素子間の接続抵抗の増大（又は断
線）を防止することができる。
【００１８】この発明に係る第２のＴＭＲ素子の製法
は、基板の絶縁性の一主面に導電材層を介して磁気トン
ネル接合積層を形成する工程であって、前記導電材層の
上に下から順に反強磁性層、第１の磁性層、トンネルバ
リア層及び第２の磁性層を重ねて前記磁気トンネル接合
積層を形成するものと、前記磁気トンネル接合積層を所
望の素子パターンに従って残存させるように前記磁気ト
ンネル接合積層に第１のエッチング処理を施すことによ
り前記磁気トンネル接合積層の残存部分からなる磁気ト
ンネル接合部を形成する工程と、前記磁気トンネル接合
部を形成した後、前記導電材層を前記磁気トンネル接合
部より広い電極パターンに従って残存させるように前記
導電材層に第２の選択エッチング処理を施すことにより
前記導電材層の残存部分からなる電極層を前記磁気トン
ネル接合部の下に形成する工程とを含むものである。
は、基板の絶縁性の一主面に導電材層を介して磁気トン
ネル接合積層を形成する工程であって、前記導電材層の
上に下から順に反強磁性層、第１の磁性層、トンネルバ
リア層及び第２の磁性層を重ねて前記磁気トンネル接合
積層を形成するものと、前記磁気トンネル接合積層を所
望の素子パターンに従って残存させるように前記磁気ト
ンネル接合積層に第１のエッチング処理を施すことによ
り前記磁気トンネル接合積層の残存部分からなる磁気ト
ンネル接合部を形成する工程と、前記磁気トンネル接合
部を形成した後、前記導電材層を前記磁気トンネル接合
部より広い電極パターンに従って残存させるように前記
導電材層に第２の選択エッチング処理を施すことにより
前記導電材層の残存部分からなる電極層を前記磁気トン
ネル接合部の下に形成する工程とを含むものである。
【００１９】第２のＴＭＲ素子の製法において、磁気ト
ンネル接合積層を形成する工程では、導電材層の上に下
から順に第１の磁性層、トンネルバリア層、第２の磁性
層及び反強磁性層を重ねて磁気トンネル接合積層を形成
してもよい。この場合、磁気トンネル接合部を形成する
工程及び電極層を形成する工程は、第２のＴＭＲ素子の
製法に関して前述したと同様に実行する。
ンネル接合積層を形成する工程では、導電材層の上に下
から順に第１の磁性層、トンネルバリア層、第２の磁性
層及び反強磁性層を重ねて磁気トンネル接合積層を形成
してもよい。この場合、磁気トンネル接合部を形成する
工程及び電極層を形成する工程は、第２のＴＭＲ素子の
製法に関して前述したと同様に実行する。
【００２０】第２のＴＭＲ素子の製法によれば、磁気ト
ンネル接合積層に第１の選択エッチング処理を施して磁
気トンネル接合部を形成した後、導電材層に第２の選択
エッチング処理を施して磁気トンネル接合部の下に電極
層を形成するので、導電材層の下地膜（図１５の酸化シ
リコン膜２に対応）は、第２の選択エッチング処理時に
エッチングされるものの、第１の選択エッチング処理時
にはエッチングされず、電極層の端部における段差を低
くすることができる。従って、磁気トンネル接合部及び
電極層を覆ってスパッタ法で絶縁膜を形成する際に絶縁
膜に欠陥が生じにくく、絶縁膜の上に形成される配線層
が絶縁膜の欠陥を介して電極層と短絡するような不良を
低減することができる。
ンネル接合積層に第１の選択エッチング処理を施して磁
気トンネル接合部を形成した後、導電材層に第２の選択
エッチング処理を施して磁気トンネル接合部の下に電極
層を形成するので、導電材層の下地膜（図１５の酸化シ
リコン膜２に対応）は、第２の選択エッチング処理時に
エッチングされるものの、第１の選択エッチング処理時
にはエッチングされず、電極層の端部における段差を低
くすることができる。従って、磁気トンネル接合部及び
電極層を覆ってスパッタ法で絶縁膜を形成する際に絶縁
膜に欠陥が生じにくく、絶縁膜の上に形成される配線層
が絶縁膜の欠陥を介して電極層と短絡するような不良を
低減することができる。
【００２１】また、第１の選択エッチング処理では、透
明性の下地絶縁膜（図１５の酸化シリコン膜２に対応）
をエッチングしないので、基板面内における下地絶縁膜
の膜厚ばらつきが低減される。このため、第２の選択エ
ッチング処理において選択マスクとしてのレジスト層を
形成するためのホトリソグラフィ処理では、露光条件が
安定し、レジスト層の寸法精度が向上すると共にレジス
ト残りの発生が抑制される。
明性の下地絶縁膜（図１５の酸化シリコン膜２に対応）
をエッチングしないので、基板面内における下地絶縁膜
の膜厚ばらつきが低減される。このため、第２の選択エ
ッチング処理において選択マスクとしてのレジスト層を
形成するためのホトリソグラフィ処理では、露光条件が
安定し、レジスト層の寸法精度が向上すると共にレジス
ト残りの発生が抑制される。
【００２２】その上、第１の選択エッチング処理は、導
電材層に分離溝等が存在しない状態で行なわれるので、
導電材層の露出面積が増大する。このため、エッチング
終点検出法としてプラズマ発光測定法を用いても、発光
検出に十分な信号強度が得られ、エッチング終点の検出
精度が向上する。この場合において、エッチング処理と
して酸化性又は窒化性雰囲気中でイオンミリング処理を
行なっても、上記した露出面積の増大により酸素又は窒
素の添加に伴う信号強度の低下を補うことができるの
で、エッチング終点を十分な精度で検出可能となる。従
って、アンダーエッチングによるＴＭＲ素子間の短絡や
オーバーエッチングによるＴＭＲ素子間の接続抵抗の増
大（又は断線）を防止することができる。
電材層に分離溝等が存在しない状態で行なわれるので、
導電材層の露出面積が増大する。このため、エッチング
終点検出法としてプラズマ発光測定法を用いても、発光
検出に十分な信号強度が得られ、エッチング終点の検出
精度が向上する。この場合において、エッチング処理と
して酸化性又は窒化性雰囲気中でイオンミリング処理を
行なっても、上記した露出面積の増大により酸素又は窒
素の添加に伴う信号強度の低下を補うことができるの
で、エッチング終点を十分な精度で検出可能となる。従
って、アンダーエッチングによるＴＭＲ素子間の短絡や
オーバーエッチングによるＴＭＲ素子間の接続抵抗の増
大（又は断線）を防止することができる。
【００２３】
【発明の実施の形態】図１〜６は、この発明の一実施形
態に係るＴＭＲ素子を備えた磁気センサの製法を示すも
ので、各々の図に対応する工程（１）〜（６）を順次に
説明する。
態に係るＴＭＲ素子を備えた磁気センサの製法を示すも
ので、各々の図に対応する工程（１）〜（６）を順次に
説明する。
【００２４】（１）例えばシリコンからなる半導体基板
１０の表面に熱酸化法により酸化シリコンからなる絶縁
膜２２を形成する。表面に絶縁膜２２を形成した半導体
基板１０の代りに、ガラス又は石英等からなる絶縁性基
板を用いてもよい。次に、絶縁膜２２の上には、スパッ
タ法によりＣｒからなる導電材層２４を１０〜３０ｎｍ
の厚さに形成する。導電材層２４としては、Ｔｉの単層
又はＴｉ層にＣｕ層を重ねた積層等を用いてもよく、あ
るいはＷ，Ｔａ，Ａｕ，Ｍｏ等の導電性非磁性金属材料
を用いてもよい。
１０の表面に熱酸化法により酸化シリコンからなる絶縁
膜２２を形成する。表面に絶縁膜２２を形成した半導体
基板１０の代りに、ガラス又は石英等からなる絶縁性基
板を用いてもよい。次に、絶縁膜２２の上には、スパッ
タ法によりＣｒからなる導電材層２４を１０〜３０ｎｍ
の厚さに形成する。導電材層２４としては、Ｔｉの単層
又はＴｉ層にＣｕ層を重ねた積層等を用いてもよく、あ
るいはＷ，Ｔａ，Ａｕ，Ｍｏ等の導電性非磁性金属材料
を用いてもよい。
【００２５】次に、導電材層２４の上には、スパッタ法
によりＰｔ−Ｍｎ合金からなる反強磁性層２６を３０〜
５０ｎｍの厚さに形成する。反強磁性層２６としては、
Ｒｈ−Ｍｎ合金、Ｆｅ−Ｍｎ合金等を用いてもよい。こ
の後、反強磁性層２６の上には、スパッタ法によりＮｉ
−Ｆｅ合金からなる強磁性層２８を１０ｎｍの厚さに形
成する。強磁性層２８としては、Ｎｉ，Ｆｅ，Ｃｏのう
ちのいずれかの金属、Ｎｉ，Ｆｅ，Ｃｏのうちの２つ以
上の金属の合金又は金属間化合物等を用いてもよく、あ
るいはＮｉ−Ｆｅ合金層２８の下にＣｏ層を敷くなどし
て積層構造のものを用いてもよい。
によりＰｔ−Ｍｎ合金からなる反強磁性層２６を３０〜
５０ｎｍの厚さに形成する。反強磁性層２６としては、
Ｒｈ−Ｍｎ合金、Ｆｅ−Ｍｎ合金等を用いてもよい。こ
の後、反強磁性層２６の上には、スパッタ法によりＮｉ
−Ｆｅ合金からなる強磁性層２８を１０ｎｍの厚さに形
成する。強磁性層２８としては、Ｎｉ，Ｆｅ，Ｃｏのう
ちのいずれかの金属、Ｎｉ，Ｆｅ，Ｃｏのうちの２つ以
上の金属の合金又は金属間化合物等を用いてもよく、あ
るいはＮｉ−Ｆｅ合金層２８の下にＣｏ層を敷くなどし
て積層構造のものを用いてもよい。
【００２６】次に、強磁性層２８の上には、スパッタ法
によりＡｌ層を１〜２ｎｍの厚さに形成する。そして、
Ａｌ層に酸化処理を施すことによりアルミナ（酸化アル
ミニウム）からなるトンネルバリア層３０を形成する。
トンネルバリア層３０としては、金属又は半導体を改変
した酸化物（例えばＴｉＯｘ，ＳｉＯ２，ＭｇＯ，Ａｌ
２Ｏ２＋ＳｉＯ２［サイアロン］）、窒化物（例えばＡ
ｌＮ，Ｓｉ３Ｎ４）、酸化窒化物（例えばＡｌＮ＋Ａｌ
２Ｏ３）等を用いてもよい。
によりＡｌ層を１〜２ｎｍの厚さに形成する。そして、
Ａｌ層に酸化処理を施すことによりアルミナ（酸化アル
ミニウム）からなるトンネルバリア層３０を形成する。
トンネルバリア層３０としては、金属又は半導体を改変
した酸化物（例えばＴｉＯｘ，ＳｉＯ２，ＭｇＯ，Ａｌ
２Ｏ２＋ＳｉＯ２［サイアロン］）、窒化物（例えばＡ
ｌＮ，Ｓｉ３Ｎ４）、酸化窒化物（例えばＡｌＮ＋Ａｌ
２Ｏ３）等を用いてもよい。
【００２７】次に、トンネルバリア層３０の上には、ス
パッタ法によりＮｉ−Ｆｅ合金からなる強磁性層３２を
２０〜１００ｎｍの厚さに形成する。強磁性層３２とし
ては、強磁性層２８に関して前述したと同様の強磁性層
を用いることができる。この後、強磁性層３２の上に
は、スパッタ法によりＭｏからなる導電材層３４を３０
〜６０ｎｍの厚さに形成する。導電材層３４としては、
Ｍｏの代りに、導電材層２４に関して前述したと同様の
金属材料を用いてもよい。
パッタ法によりＮｉ−Ｆｅ合金からなる強磁性層３２を
２０〜１００ｎｍの厚さに形成する。強磁性層３２とし
ては、強磁性層２８に関して前述したと同様の強磁性層
を用いることができる。この後、強磁性層３２の上に
は、スパッタ法によりＭｏからなる導電材層３４を３０
〜６０ｎｍの厚さに形成する。導電材層３４としては、
Ｍｏの代りに、導電材層２４に関して前述したと同様の
金属材料を用いてもよい。
【００２８】次に、導電材層３４の上には、それぞれ図
７のＴａ，Ｔｂ，Ｔｃに示すような四辺形状のパターン
を有するレジスト層３６ａ，３６ｂ，３６ｃをホトリソ
グラフィ処理により形成する。
７のＴａ，Ｔｂ，Ｔｃに示すような四辺形状のパターン
を有するレジスト層３６ａ，３６ｂ，３６ｃをホトリソ
グラフィ処理により形成する。
【００２９】（２）レジスト層３６Ａ〜３６ｃをマスク
とする選択的イオンミリング処理により層２８〜３４の
積層に分離溝３８を反強磁性層２６に達するように形成
することにより磁気トンネル接合部ＡＴａ，ＡＴｂ，Ａ
Ｔｃを得る。磁気トンネル接合部ＡＴａは、分離溝３８
で囲まれた層２８〜３４の部分２８ａ〜３４ａの積層か
らなり、磁気トンネル接合部ＡＴｂは、分離溝３８で囲
まれた層２８〜３４の部分２８ｂ〜３４ｂの積層からな
り、磁気トンネル接合部ＡＴｃは、分離溝３８で囲まれ
た層２８〜３４の部分２８ｃ〜３４ｃの積層からなる。
層２４，２６の積層は、磁気トンネル接合部ＡＴａ〜Ａ
Ｔｃに共通に配置されている。
とする選択的イオンミリング処理により層２８〜３４の
積層に分離溝３８を反強磁性層２６に達するように形成
することにより磁気トンネル接合部ＡＴａ，ＡＴｂ，Ａ
Ｔｃを得る。磁気トンネル接合部ＡＴａは、分離溝３８
で囲まれた層２８〜３４の部分２８ａ〜３４ａの積層か
らなり、磁気トンネル接合部ＡＴｂは、分離溝３８で囲
まれた層２８〜３４の部分２８ｂ〜３４ｂの積層からな
り、磁気トンネル接合部ＡＴｃは、分離溝３８で囲まれ
た層２８〜３４の部分２８ｃ〜３４ｃの積層からなる。
層２４，２６の積層は、磁気トンネル接合部ＡＴａ〜Ａ
Ｔｃに共通に配置されている。
【００３０】イオンミリング処理は、一例として、
Ａｒ流量：４ｓｃｃｍ
圧力：２．０×１０−４Ｔｏｒｒ
角度：０〜６０度
パワー：５００Ｖ、１９０ｍＡ
の条件で行なうことができる。エッチング終点の検出法
としては、プラズマ発光測定法を用い、反強磁性層２６
の構成原子に基づく発光を検出してイオンミリングを停
止する。反強磁性層２６の露出面積が大きいため、発光
検出に十分な信号強度が得られ、エッチング終点を高精
度で検出可能である。この場合、イオンミリング処理
は、酸化性又は窒化性雰囲気中で行ない、各磁気トンネ
ル接合部の側壁に酸化物または窒化物からなる絶縁層を
形成して各トンネルバリア層の端部にてリーク電流の低
減を図るようにしてもよい。このようにしても、エッチ
ング終点を高精度で検出可能である。
としては、プラズマ発光測定法を用い、反強磁性層２６
の構成原子に基づく発光を検出してイオンミリングを停
止する。反強磁性層２６の露出面積が大きいため、発光
検出に十分な信号強度が得られ、エッチング終点を高精
度で検出可能である。この場合、イオンミリング処理
は、酸化性又は窒化性雰囲気中で行ない、各磁気トンネ
ル接合部の側壁に酸化物または窒化物からなる絶縁層を
形成して各トンネルバリア層の端部にてリーク電流の低
減を図るようにしてもよい。このようにしても、エッチ
ング終点を高精度で検出可能である。
【００３１】イオンミリング処理の後、レジスト層３６
ａ〜３６ｃを除去する。レジスト除去は、例えばＯ２プ
ラズマによるアッシング処理を施した後、有機剥離液を
用いた薬液処理を施すことにより行なうことができる。
なお、独立のレジスト除去工程を設ける代りに、イオン
ミリング処理中に同時にレジスト層３６ａ〜３６ｃを除
去するようにしてもよい。
ａ〜３６ｃを除去する。レジスト除去は、例えばＯ２プ
ラズマによるアッシング処理を施した後、有機剥離液を
用いた薬液処理を施すことにより行なうことができる。
なお、独立のレジスト除去工程を設ける代りに、イオン
ミリング処理中に同時にレジスト層３６ａ〜３６ｃを除
去するようにしてもよい。
【００３２】（３）基板上面には、図７の２６ａ，２６
ｂに示すような四辺形状のパターンを有するレジスト層
４０ａ，４０ｂをホトリソグラフィ処理により形成す
る。レジスト層４０ａは、磁気トンネル接合部ＡＴａ，
ＡＴｂを覆うように形成し、レジスト層４０ｂは、磁気
トンネル接合部ＡＴｃを覆うように形成する。
ｂに示すような四辺形状のパターンを有するレジスト層
４０ａ，４０ｂをホトリソグラフィ処理により形成す
る。レジスト層４０ａは、磁気トンネル接合部ＡＴａ，
ＡＴｂを覆うように形成し、レジスト層４０ｂは、磁気
トンネル接合部ＡＴｃを覆うように形成する。
【００３３】ホトリソグラフィ処理では、透明性の絶縁
膜２２が導電材層２４及び反強磁性層２６の積層（不透
明層）で覆われているので、露光条件が安定し、レジス
ト層４０ａ，４０ｂの寸法精度が向上すると共にレジス
ト残りの発生が抑制される。
膜２２が導電材層２４及び反強磁性層２６の積層（不透
明層）で覆われているので、露光条件が安定し、レジス
ト層４０ａ，４０ｂの寸法精度が向上すると共にレジス
ト残りの発生が抑制される。
【００３４】（４）レジスト層４０ａ，４０ｂをマスク
とする選択的イオンミリング処理により層２４，２６の
積層に分離溝４２を絶縁膜２２に達するように形成する
ことにより該積層を分離溝４２により第１及び第２の接
続部分（電極層）に分離して磁気トンネル接合部ＡＴａ
〜ＡＴｃにそれぞれ対応するＴＭＲ素子Ｔａ〜Ｔｃを得
る。第１の接続部分は、層２４、２６の部分２４ａ、２
６ａの積層からなるもので、ＴＭＲ素子Ｔａ，Ｔｂを相
互接続した状態で残される。第２の接続部分は、層２
４、２６の部分２４ｂ、２６ｂの積層からなるもので、
ＴＭＲ素子Ｔｃに接続された状態で残される。分離溝４
２の深さＤは、イオンミリングによるエッチング深さに
相当するもので、図１５の場合のように増大しない。従
って、分離溝４２の段差を低く抑えることができる。な
お、イオンミリング処理は、先に例示したのと同様の条
件で行なうことができ、レジスト層４０ａ，４０ｂは、
レジスト層３６ａ〜３６ｃの場合と同様の除去処理で除
去する。
とする選択的イオンミリング処理により層２４，２６の
積層に分離溝４２を絶縁膜２２に達するように形成する
ことにより該積層を分離溝４２により第１及び第２の接
続部分（電極層）に分離して磁気トンネル接合部ＡＴａ
〜ＡＴｃにそれぞれ対応するＴＭＲ素子Ｔａ〜Ｔｃを得
る。第１の接続部分は、層２４、２６の部分２４ａ、２
６ａの積層からなるもので、ＴＭＲ素子Ｔａ，Ｔｂを相
互接続した状態で残される。第２の接続部分は、層２
４、２６の部分２４ｂ、２６ｂの積層からなるもので、
ＴＭＲ素子Ｔｃに接続された状態で残される。分離溝４
２の深さＤは、イオンミリングによるエッチング深さに
相当するもので、図１５の場合のように増大しない。従
って、分離溝４２の段差を低く抑えることができる。な
お、イオンミリング処理は、先に例示したのと同様の条
件で行なうことができ、レジスト層４０ａ，４０ｂは、
レジスト層３６ａ〜３６ｃの場合と同様の除去処理で除
去する。
【００３５】（５）基板上面には、ＴＭＲ素子Ｔａ〜Ｔ
ｃ及び分離溝３８，４２を覆ってスパッタ法により酸化
シリコンからなる層間絶縁膜４４を形成する。図４に示
したように分離溝４２の段差が低いので、絶縁膜４４
は、分離溝４２の開口端の近傍部Ｑで膜欠陥が発生しに
くい。この後、選択的イオンミリング処理によりＴＭＲ
素子Ｔａ〜Ｔｃの導電材層３４ａ〜３４ｃにそれぞれ対
応する接続孔４４ａ〜４４ｃを絶縁膜４４に形成する。
ｃ及び分離溝３８，４２を覆ってスパッタ法により酸化
シリコンからなる層間絶縁膜４４を形成する。図４に示
したように分離溝４２の段差が低いので、絶縁膜４４
は、分離溝４２の開口端の近傍部Ｑで膜欠陥が発生しに
くい。この後、選択的イオンミリング処理によりＴＭＲ
素子Ｔａ〜Ｔｃの導電材層３４ａ〜３４ｃにそれぞれ対
応する接続孔４４ａ〜４４ｃを絶縁膜４４に形成する。
【００３６】（６）絶縁膜４４の上には、接続孔４４ａ
〜４４ｃを覆ってスパッタ法によりＡｌ等の配線用金属
を被着すると共にその被着層を選択的イオンミリング処
理（又は選択的ウエットエッチング処理）によりパター
ニングして配線層４６ａ，４６ｂを形成する。配線層４
６ａは、接続孔４４ａを介してＴＭＲ素子Ｔａの導電材
層３４ａに接続され、配線層４６ｂは、接続孔４４ｂ，
４４ｃを介してＴＭＲ素子Ｔｂ，Ｔｃの導電材層３４
ｂ，３４ｃを相互接続する。この結果、ＴＭＲ素子Ｔａ
〜Ｔｃは、直列接続されたことになる。図７は、ＴＭＲ
素子Ｔａ〜Ｔｃの接続状況を示すもので、図６は、図７
のＸ−Ｘ’線断面に対応する。
〜４４ｃを覆ってスパッタ法によりＡｌ等の配線用金属
を被着すると共にその被着層を選択的イオンミリング処
理（又は選択的ウエットエッチング処理）によりパター
ニングして配線層４６ａ，４６ｂを形成する。配線層４
６ａは、接続孔４４ａを介してＴＭＲ素子Ｔａの導電材
層３４ａに接続され、配線層４６ｂは、接続孔４４ｂ，
４４ｃを介してＴＭＲ素子Ｔｂ，Ｔｃの導電材層３４
ｂ，３４ｃを相互接続する。この結果、ＴＭＲ素子Ｔａ
〜Ｔｃは、直列接続されたことになる。図７は、ＴＭＲ
素子Ｔａ〜Ｔｃの接続状況を示すもので、図６は、図７
のＸ−Ｘ’線断面に対応する。
【００３７】図６の工程では、分離溝４２の開口端の近
傍部Ｑにおいて絶縁膜４４の欠陥の発生が抑制されるた
め、配線層４６ｂが反強磁性層２６ａと短絡するような
不良を低減することができる。
傍部Ｑにおいて絶縁膜４４の欠陥の発生が抑制されるた
め、配線層４６ｂが反強磁性層２６ａと短絡するような
不良を低減することができる。
【００３８】上記した実施形態の製法によれば、図２の
工程でエッチング終点を高精度で検出できること、図３
の工程でレジスト層を寸法精度よく形成できること、図
４の工程で分離溝４２の段差を低くして図５の工程で絶
縁膜４４の欠陥発生を抑制できること等の理由により磁
気センサの製造歩留りが向上する。
工程でエッチング終点を高精度で検出できること、図３
の工程でレジスト層を寸法精度よく形成できること、図
４の工程で分離溝４２の段差を低くして図５の工程で絶
縁膜４４の欠陥発生を抑制できること等の理由により磁
気センサの製造歩留りが向上する。
【００３９】図６に示す磁気センサにおいて、ＴＭＲ素
子Ｔａ〜Ｔｃの動作は同様であり、代表として素子Ｔａ
の動作を説明する。反強磁性層２６ａは、強磁性層２８
ａの磁化の向きを固定すべく作用するので、強磁性層２
８ａは、磁化固定層となる。一方、強磁性層３２ａは、
磁化の向きが自由であり、磁化自由層となる。
子Ｔａ〜Ｔｃの動作は同様であり、代表として素子Ｔａ
の動作を説明する。反強磁性層２６ａは、強磁性層２８
ａの磁化の向きを固定すべく作用するので、強磁性層２
８ａは、磁化固定層となる。一方、強磁性層３２ａは、
磁化の向きが自由であり、磁化自由層となる。
【００４０】導電材層（電極層）２４ａ，３４ａ間に一
定の電流を流した状態において基板２０の平面内に外部
磁界を印加すると、磁界の向きと強さに応じて強磁性層
２８ａ，３２ａ間で磁化の相対角度が変化し、このよう
な相対角度の変化に応じて電極層２４ａ，３４ａ間の電
気抵抗値が変化する。従って、このような電気抵抗値の
変化に基づいて磁界検出を行なうことができる。
定の電流を流した状態において基板２０の平面内に外部
磁界を印加すると、磁界の向きと強さに応じて強磁性層
２８ａ，３２ａ間で磁化の相対角度が変化し、このよう
な相対角度の変化に応じて電極層２４ａ，３４ａ間の電
気抵抗値が変化する。従って、このような電気抵抗値の
変化に基づいて磁界検出を行なうことができる。
【００４１】図８，９は、上記した実施形態の変形例を
示すもので、図１〜６と同様の部分には同様の符号を付
して詳細な説明を省略する。
示すもので、図１〜６と同様の部分には同様の符号を付
して詳細な説明を省略する。
【００４２】図８の工程は、図１の工程の後、レジスト
層３６ａ〜３６ｃをマスクとして選択的イオンミリング
処理を行なう工程であり、分離溝３８を導電材層２４に
達するように深く形成する点で図２の工程とは異なるも
のである。この場合、ＴＭＲ素子Ｔａ，Ｔｂ，Ｔｃは、
分離溝３８で囲まれた層２６の部分２６ａ１，２６
ａ ２，２６ｂをそれぞれ含み、これらの層部分２６
ａ１，２６ａ２，２６ｂに共通に導電材層２４が配置さ
れた状態となる。イオンミリング処理の後、前述したと
同様にしてレジスト層３６ａ〜３６ｃを除去する。
層３６ａ〜３６ｃをマスクとして選択的イオンミリング
処理を行なう工程であり、分離溝３８を導電材層２４に
達するように深く形成する点で図２の工程とは異なるも
のである。この場合、ＴＭＲ素子Ｔａ，Ｔｂ，Ｔｃは、
分離溝３８で囲まれた層２６の部分２６ａ１，２６
ａ ２，２６ｂをそれぞれ含み、これらの層部分２６
ａ１，２６ａ２，２６ｂに共通に導電材層２４が配置さ
れた状態となる。イオンミリング処理の後、前述したと
同様にしてレジスト層３６ａ〜３６ｃを除去する。
【００４３】図８の工程では、図２に関して前述したと
同様にエッチング終点検出法としてプラズマ発光測定法
を用いたり、イオンミリング処理を酸化性又は窒化性雰
囲気中で行なうことで各ＴＭＲ素子の側壁にリーク電流
低減用の絶縁層を形成したりすることができる。このよ
うにしても、高い精度でエッチング終点を検出可能であ
る。
同様にエッチング終点検出法としてプラズマ発光測定法
を用いたり、イオンミリング処理を酸化性又は窒化性雰
囲気中で行なうことで各ＴＭＲ素子の側壁にリーク電流
低減用の絶縁層を形成したりすることができる。このよ
うにしても、高い精度でエッチング終点を検出可能であ
る。
【００４４】次に、図３に関して前述したと同様にして
基板上面にレジスト層４０ａ，４０ｂを形成する。そし
て、図９の工程では、レジスト層４０ａ，４０ｂをマス
クとする選択的イオンミリング処理により導電材層２４
に分離溝４２を絶縁膜２２に達するように形成すること
により層２４を分離溝４２により第１及び第２の接続部
分（電極層）に分離する。第１の接続部分は、層２４の
部分２４ａからなるもので、反強磁性層２６ａ１，２６
ａ２を相互接続した状態で残される。第２の接続部分
は、層２４の部分２４ｂからなるもので、反強磁性層２
６ｂに接続された状態で残される。分離溝４２の深さＤ
は、図８の工程で反強磁性層２６をエッチングしたた
め、図４の場合に比べて小さくなる。この後、前述した
と同様にしてレジスト層４０ａ，４０ｂを除去する。
基板上面にレジスト層４０ａ，４０ｂを形成する。そし
て、図９の工程では、レジスト層４０ａ，４０ｂをマス
クとする選択的イオンミリング処理により導電材層２４
に分離溝４２を絶縁膜２２に達するように形成すること
により層２４を分離溝４２により第１及び第２の接続部
分（電極層）に分離する。第１の接続部分は、層２４の
部分２４ａからなるもので、反強磁性層２６ａ１，２６
ａ２を相互接続した状態で残される。第２の接続部分
は、層２４の部分２４ｂからなるもので、反強磁性層２
６ｂに接続された状態で残される。分離溝４２の深さＤ
は、図８の工程で反強磁性層２６をエッチングしたた
め、図４の場合に比べて小さくなる。この後、前述した
と同様にしてレジスト層４０ａ，４０ｂを除去する。
【００４５】次に、図５に関して前述したと同様に基板
上面に層間絶縁膜４４を形成する。このとき、分離溝４
２の段差が低いので、絶縁膜４４には欠陥が発生しにく
い。図５に関して前述したと同様にして絶縁膜４４に接
続孔４４ａ〜４４ｃを形成した後、図６に関して前述し
たと同様にして絶縁膜４４の上に配線層４６ａ，４６ｂ
を形成する。
上面に層間絶縁膜４４を形成する。このとき、分離溝４
２の段差が低いので、絶縁膜４４には欠陥が発生しにく
い。図５に関して前述したと同様にして絶縁膜４４に接
続孔４４ａ〜４４ｃを形成した後、図６に関して前述し
たと同様にして絶縁膜４４の上に配線層４６ａ，４６ｂ
を形成する。
【００４６】図８，９の変形例に係る製法によれば、図
１〜６の実施形態に係る製法と同様に磁気センサの製造
歩留りが向上する。また、得られる磁気センサは、図６
に示した磁気センサと同様に動作する。
１〜６の実施形態に係る製法と同様に磁気センサの製造
歩留りが向上する。また、得られる磁気センサは、図６
に示した磁気センサと同様に動作する。
【００４７】図１０，１１は、図１〜６に関して前述し
た実施形態の他の変形例を示すもので、図１〜６と同様
の部分には同様の符号を付して詳細な説明を省略する。
た実施形態の他の変形例を示すもので、図１〜６と同様
の部分には同様の符号を付して詳細な説明を省略する。
【００４８】図１０，１１の変形例では、図１に対応す
る工程において、絶縁膜２２の上に下から順に導電材層
２４、強磁性層２８、トンネルバリア層３０、強磁性層
３２、反強磁性層、導電材層３４を形成する。ここで、
強磁性層３２と導電材層３４との間の反強磁性層は、前
述した反強磁性層２６と同様のもので、強磁性層３２を
磁化固定層とするためのものである。
る工程において、絶縁膜２２の上に下から順に導電材層
２４、強磁性層２８、トンネルバリア層３０、強磁性層
３２、反強磁性層、導電材層３４を形成する。ここで、
強磁性層３２と導電材層３４との間の反強磁性層は、前
述した反強磁性層２６と同様のもので、強磁性層３２を
磁化固定層とするためのものである。
【００４９】図１０の工程は、図１に対応する工程の
後、図８に関して前述したと同様にレジスト層３６ａ〜
３６ｃをマスクとする選択的イオンミリング処理により
分離溝３８を形成してＴＭＲ素子Ｔａ〜Ｔｃを得る工程
であり、導電材層３４ａ，３４ｂ，３４ｃの下に（強磁
性層３２ａ，３２ｂ，３２ｃの上に）反強磁性層３３
ａ，３３ｂ，３３ｃがそれぞれ存在すると共に強磁性層
２８ａ〜２８ｃに共通に導電材層２４が配置された状態
になる点で図８の工程とは異なるものである。イオンミ
リング処理の後、前述したと同様にしてレジスト層３６
ａ〜３６ｃを除去する。
後、図８に関して前述したと同様にレジスト層３６ａ〜
３６ｃをマスクとする選択的イオンミリング処理により
分離溝３８を形成してＴＭＲ素子Ｔａ〜Ｔｃを得る工程
であり、導電材層３４ａ，３４ｂ，３４ｃの下に（強磁
性層３２ａ，３２ｂ，３２ｃの上に）反強磁性層３３
ａ，３３ｂ，３３ｃがそれぞれ存在すると共に強磁性層
２８ａ〜２８ｃに共通に導電材層２４が配置された状態
になる点で図８の工程とは異なるものである。イオンミ
リング処理の後、前述したと同様にしてレジスト層３６
ａ〜３６ｃを除去する。
【００５０】図１０の工程では、図２に関して前述した
と同様にエッチング終点検出法としてプラズマ発光測定
法を用いたり、イオンミリング処理を酸化性又は窒化性
雰囲気中で行なうことで各ＴＭＲ素子の側壁にリーク電
流低減用の絶縁層を形成したりすることができる。この
ようにしても、高い精度でエッチング終点を検出可能で
ある。
と同様にエッチング終点検出法としてプラズマ発光測定
法を用いたり、イオンミリング処理を酸化性又は窒化性
雰囲気中で行なうことで各ＴＭＲ素子の側壁にリーク電
流低減用の絶縁層を形成したりすることができる。この
ようにしても、高い精度でエッチング終点を検出可能で
ある。
【００５１】次に、図３に関して前述したと同様にして
基板上面にレジスト層４０ａ，４０ｂを形成する。そし
て、図１１の工程では、図９に関して前述したと同様に
してレジスト層４０ａ，４０ｂをマスクとする選択的イ
オンミリング処理により導電材層２４に分離溝４２を絶
縁膜２２に達するように形成することにより層２４を分
離溝４２により第１及び第２の接続部分（電極層）に分
離する。第１の接続部分は、層２４の部分２４ａからな
るもので、強磁性層２８ａ，２８ｂを相互接続した状態
で残される。第２の接続部分は、層２４の部分２４ｂか
らなるもので、強磁性層２８ｃに接続された状態で残さ
れる。分離溝４２の深さＤは、導電材層２４の上に（強
磁性層２８ａ〜２８ｃの下に）反強磁性層が存在しない
ため、図４の場合に比べて小さくなる。この後、前述し
たと同様にしてレジスト層４０ａ，４０ｂを除去する。
基板上面にレジスト層４０ａ，４０ｂを形成する。そし
て、図１１の工程では、図９に関して前述したと同様に
してレジスト層４０ａ，４０ｂをマスクとする選択的イ
オンミリング処理により導電材層２４に分離溝４２を絶
縁膜２２に達するように形成することにより層２４を分
離溝４２により第１及び第２の接続部分（電極層）に分
離する。第１の接続部分は、層２４の部分２４ａからな
るもので、強磁性層２８ａ，２８ｂを相互接続した状態
で残される。第２の接続部分は、層２４の部分２４ｂか
らなるもので、強磁性層２８ｃに接続された状態で残さ
れる。分離溝４２の深さＤは、導電材層２４の上に（強
磁性層２８ａ〜２８ｃの下に）反強磁性層が存在しない
ため、図４の場合に比べて小さくなる。この後、前述し
たと同様にしてレジスト層４０ａ，４０ｂを除去する。
【００５２】次に、図５に関して前述したと同様に基板
上面に層間絶縁膜４４を形成する。このとき、分離溝４
２の段差が低いので、絶縁膜４４には欠陥が発生しにく
い。図５に関して前述したと同様にして絶縁膜４４に接
続孔４４ａ〜４４ｃを形成した後、図６に関して前述し
たと同様にして絶縁膜４４の上に配線層４６ａ，４６ｂ
を形成する。
上面に層間絶縁膜４４を形成する。このとき、分離溝４
２の段差が低いので、絶縁膜４４には欠陥が発生しにく
い。図５に関して前述したと同様にして絶縁膜４４に接
続孔４４ａ〜４４ｃを形成した後、図６に関して前述し
たと同様にして絶縁膜４４の上に配線層４６ａ，４６ｂ
を形成する。
【００５３】図１０，１１の変形例に係る製法によれ
ば、図１〜６の実施形態に係る製法と同様に磁気センサ
の製造歩留りが向上する。また、得られる磁気センサ
は、図６に示した磁気センサと同様に動作する。
ば、図１〜６の実施形態に係る製法と同様に磁気センサ
の製造歩留りが向上する。また、得られる磁気センサ
は、図６に示した磁気センサと同様に動作する。
【００５４】なお、この発明は、上記したような磁気セ
ンサに限らず、他の磁気センサ、磁気メモリ、磁気ヘッ
ド等のＴＭＲ素子応用製品の製造にも適用することがで
きる。
ンサに限らず、他の磁気センサ、磁気メモリ、磁気ヘッ
ド等のＴＭＲ素子応用製品の製造にも適用することがで
きる。
【００５５】
【発明の効果】以上のように、この発明によれば、基板
の絶縁性主面に導電材層を介して磁気トンネル接合積層
を形成した後、磁気トンネル接合積層に第１の選択エッ
チング処理を施して磁気トンネル接合部を形成し、導電
材層とその上の反強磁性層との積層又は導電材層の単層
に第２の選択エッチング処理を施して磁気トンネル接合
部の下に電極層を形成するようにしたので、第１の選択
エッチング処理ではエッチング終点の検出精度を向上さ
せることができると共に、第２の選択エッチング処理で
はレジスト層の寸法精度を向上させることができ、しか
も第２の選択エッチング処理では電極層端部の段差を低
くして層間絶縁膜の欠陥発生を抑制することができる。
従って、ＴＭＲ素子及びその応用製品の製造歩留りが向
上する効果が得られる。
の絶縁性主面に導電材層を介して磁気トンネル接合積層
を形成した後、磁気トンネル接合積層に第１の選択エッ
チング処理を施して磁気トンネル接合部を形成し、導電
材層とその上の反強磁性層との積層又は導電材層の単層
に第２の選択エッチング処理を施して磁気トンネル接合
部の下に電極層を形成するようにしたので、第１の選択
エッチング処理ではエッチング終点の検出精度を向上さ
せることができると共に、第２の選択エッチング処理で
はレジスト層の寸法精度を向上させることができ、しか
も第２の選択エッチング処理では電極層端部の段差を低
くして層間絶縁膜の欠陥発生を抑制することができる。
従って、ＴＭＲ素子及びその応用製品の製造歩留りが向
上する効果が得られる。
【図１】 この発明の一実施形態に係る磁気センサの製
法における積層形成工程及びレジスト層形成工程を示す
基板断面図である。
法における積層形成工程及びレジスト層形成工程を示す
基板断面図である。
【図２】 図１の工程に続くイオンミリング工程及びレ
ジスト除去工程を示す基板断面図である。
ジスト除去工程を示す基板断面図である。
【図３】 図２の工程に続くレジスト層形成工程を示す
基板断面図である。
基板断面図である。
【図４】 図３の工程に続くイオンミリング工程及びレ
ジスト除去工程を示す基板断面図である。
ジスト除去工程を示す基板断面図である。
【図５】 図４の工程に続く絶縁膜形成工程及び接続孔
形成工程を示す基板断面図である。
形成工程を示す基板断面図である。
【図６】 図５の工程に続く配線形成工程を示す基板断
面図である。
面図である。
【図７】 ＴＭＲ素子の接続状況を示す上面図である。
【図８】 図２の工程の変形例を示す基板断面図であ
る。
る。
【図９】 図８の変形例における分離溝形成工程を示す
基板断面図である。
基板断面図である。
【図１０】 図２の工程の他の変形例を示す基板断面図
である。
である。
【図１１】 図１０の変形例における分離溝形成工程を
示す基板断面図である。
示す基板断面図である。
【図１２】 従来の磁気センサの製法における積層形成
工程及びレジスト層形成工程を示す基板断面図である。
工程及びレジスト層形成工程を示す基板断面図である。
【図１３】 図１２の工程に続くイオンミリング工程及
びレジスト除去工程を示す基板断面図である。
びレジスト除去工程を示す基板断面図である。
【図１４】 図１３の工程に続くレジスト層形成工程を
示す基板断面図である。
示す基板断面図である。
【図１５】 図１４の工程に続くイオンミリング工程及
びレジスト除去工程を示す基板断面図である。
びレジスト除去工程を示す基板断面図である。
【図１６】 図１５の工程に続く絶縁膜形成工程及び接
続孔形成工程を示す基板断面図である。
続孔形成工程を示す基板断面図である。
【図１７】 図１６の工程に続く配線形成工程を示す基
板断面図である。
板断面図である。
２０：半導体基板、２２：絶縁膜、２４，３４：導電材
層、２６，３３ａ〜３３ｃ：反強磁性層、２８，３２：
強磁性層、３０：トンネルバリア層、３６ａ〜３６ｃ，
４０ａ，４０ｂ：レジスト層、３８，４２：分離溝、４
４：絶縁膜、４４ａ〜４４ｃ：接続孔、４６ａ，４６
ｂ：配線層、ＡＴａ〜ＡＴｃ：磁気トンネル接合部、Ｔ
ａ〜Ｔｃ：ＴＭＲ素子。
層、２６，３３ａ〜３３ｃ：反強磁性層、２８，３２：
強磁性層、３０：トンネルバリア層、３６ａ〜３６ｃ，
４０ａ，４０ｂ：レジスト層、３８，４２：分離溝、４
４：絶縁膜、４４ａ〜４４ｃ：接続孔、４６ａ，４６
ｂ：配線層、ＡＴａ〜ＡＴｃ：磁気トンネル接合部、Ｔ
ａ〜Ｔｃ：ＴＭＲ素子。
【手続補正書】
【提出日】平成１３年１０月４日（２００１．１０．
４）
４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】図１６の工程では、ＴＭＲ素子Ｔａ〜Ｔｃ
及び分離溝１０，１２を覆って基板上面にスパッタ法に
より層間絶縁膜としての酸化シリコン膜１３を形成す
る。そして、選択的イオンミリング処理によりＴＭＲ素
子Ｔａ〜ＴｃのＭｏ層８ａ１，８ａ２，８ｂにそれぞれ
対応する接続孔１３ａ〜１３ｃを酸化シリコン膜１３に
形成する。
及び分離溝１０，１２を覆って基板上面にスパッタ法に
より層間絶縁膜としての酸化シリコン膜１３を形成す
る。そして、選択的イオンミリング処理によりＴＭＲ素
子Ｔａ〜ＴｃのＭｏ層８ａ１，８ａ２，８ｂにそれぞれ
対応する接続孔１３ａ〜１３ｃを酸化シリコン膜１３に
形成する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】図１７の工程では、酸化シリコン膜１３の
上に接続孔１３ａ〜１３ｃを覆ってＡｌをスパッタ法で
被着した後、その被着層を選択的イオンミリング処理に
よりパターニングして配線層としてのＡｌ層１４ａ，１
４ｂを形成する。Ａｌ層１４ａは、接続孔１３ａを介し
てＴＭＲ素子ＴａのＭｏ層８ａ１に接続され、Ａｌ層１
４ｂは、接続孔１３ｂ，１３ｃを介してＴＭＲ素子Ｔ
ｂ，ＴｃのＭｏ層８ａ２，８ｂを相互接続する。この結
果、ＴＭＲ素子Ｔａ〜Ｔｃは、直列接続されたことにな
る。
上に接続孔１３ａ〜１３ｃを覆ってＡｌをスパッタ法で
被着した後、その被着層を選択的イオンミリング処理に
よりパターニングして配線層としてのＡｌ層１４ａ，１
４ｂを形成する。Ａｌ層１４ａは、接続孔１３ａを介し
てＴＭＲ素子ＴａのＭｏ層８ａ１に接続され、Ａｌ層１
４ｂは、接続孔１３ｂ，１３ｃを介してＴＭＲ素子Ｔ
ｂ，ＴｃのＭｏ層８ａ２，８ｂを相互接続する。この結
果、ＴＭＲ素子Ｔａ〜Ｔｃは、直列接続されたことにな
る。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】
【課題を解決するための手段】この発明に係る第１のＴ
ＭＲ素子の製法は、基板の絶縁性の一主面に導電材層を
介して磁気トンネル接合積層を形成する工程であって、
前記導電材層の上に下から順に反強磁性層、第１の磁性
層、トンネルバリア層及び第２の磁性層を重ねて前記磁
気トンネル接合積層を形成するものと、前記第１の磁性
層、前記トンネルバリア層及び前記第２の磁性層を含む
積層を所望の素子パターンに従って残存させるように該
積層に第１の選択エッチング処理を施すことにより該積
層の残存部分からなる磁気トンネル接合部を形成する工
程と、前記磁気トンネル接合部を形成した後、前記導電
材層と前記反強磁性層との積層を前記磁気トンネル接合
部より広い電極パターンに従って残存させるように該積
層に第２の選択エッチング処理を施すことにより該積層
の残存部分からなる電極層を前記磁気トンネル接合部の
下に形成する工程とを含むものである。
ＭＲ素子の製法は、基板の絶縁性の一主面に導電材層を
介して磁気トンネル接合積層を形成する工程であって、
前記導電材層の上に下から順に反強磁性層、第１の磁性
層、トンネルバリア層及び第２の磁性層を重ねて前記磁
気トンネル接合積層を形成するものと、前記第１の磁性
層、前記トンネルバリア層及び前記第２の磁性層を含む
積層を所望の素子パターンに従って残存させるように該
積層に第１の選択エッチング処理を施すことにより該積
層の残存部分からなる磁気トンネル接合部を形成する工
程と、前記磁気トンネル接合部を形成した後、前記導電
材層と前記反強磁性層との積層を前記磁気トンネル接合
部より広い電極パターンに従って残存させるように該積
層に第２の選択エッチング処理を施すことにより該積層
の残存部分からなる電極層を前記磁気トンネル接合部の
下に形成する工程とを含むものである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】この発明に係る第２のＴＭＲ素子の製法
は、基板の絶縁性の一主面に導電材層を介して磁気トン
ネル接合積層を形成する工程であって、前記導電材層の
上に下から順に反強磁性層、第１の磁性層、トンネルバ
リア層及び第２の磁性層を重ねて前記磁気トンネル接合
積層を形成するものと、前記磁気トンネル接合積層を所
望の素子パターンに従って残存させるように前記磁気ト
ンネル接合積層に第１の選択エッチング処理を施すこと
により前記磁気トンネル接合積層の残存部分からなる磁
気トンネル接合部を形成する工程と、前記磁気トンネル
接合部を形成した後、前記導電材層を前記磁気トンネル
接合部より広い電極パターンに従って残存させるように
前記導電材層に第２の選択エッチング処理を施すことに
より前記導電材層の残存部分からなる電極層を前記磁気
トンネル接合部の下に形成する工程とを含むものであ
る。
は、基板の絶縁性の一主面に導電材層を介して磁気トン
ネル接合積層を形成する工程であって、前記導電材層の
上に下から順に反強磁性層、第１の磁性層、トンネルバ
リア層及び第２の磁性層を重ねて前記磁気トンネル接合
積層を形成するものと、前記磁気トンネル接合積層を所
望の素子パターンに従って残存させるように前記磁気ト
ンネル接合積層に第１の選択エッチング処理を施すこと
により前記磁気トンネル接合積層の残存部分からなる磁
気トンネル接合部を形成する工程と、前記磁気トンネル
接合部を形成した後、前記導電材層を前記磁気トンネル
接合部より広い電極パターンに従って残存させるように
前記導電材層に第２の選択エッチング処理を施すことに
より前記導電材層の残存部分からなる電極層を前記磁気
トンネル接合部の下に形成する工程とを含むものであ
る。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正内容】
【００２９】（２）レジスト層３６ａ〜３６ｃをマスク
とする選択的イオンミリング処理により層２８〜３４の
積層に分離溝３８を反強磁性層２６に達するように形成
することにより磁気トンネル接合部ＡＴａ，ＡＴｂ，Ａ
Ｔｃを得る。磁気トンネル接合部ＡＴａは、分離溝３８
で囲まれた層２８〜３４の部分２８ａ〜３４ａの積層か
らなり、磁気トンネル接合部ＡＴｂは、分離溝３８で囲
まれた層２８〜３４の部分２８ｂ〜３４ｂの積層からな
り、磁気トンネル接合部ＡＴｃは、分離溝３８で囲まれ
た層２８〜３４の部分２８ｃ〜３４ｃの積層からなる。
層２４，２６の積層は、磁気トンネル接合部ＡＴａ〜Ａ
Ｔｃに共通に配置されている。
とする選択的イオンミリング処理により層２８〜３４の
積層に分離溝３８を反強磁性層２６に達するように形成
することにより磁気トンネル接合部ＡＴａ，ＡＴｂ，Ａ
Ｔｃを得る。磁気トンネル接合部ＡＴａは、分離溝３８
で囲まれた層２８〜３４の部分２８ａ〜３４ａの積層か
らなり、磁気トンネル接合部ＡＴｂは、分離溝３８で囲
まれた層２８〜３４の部分２８ｂ〜３４ｂの積層からな
り、磁気トンネル接合部ＡＴｃは、分離溝３８で囲まれ
た層２８〜３４の部分２８ｃ〜３４ｃの積層からなる。
層２４，２６の積層は、磁気トンネル接合部ＡＴａ〜Ａ
Ｔｃに共通に配置されている。
Claims (5)
- 【請求項１】基板の絶縁性の一主面に導電材層を介して
磁気トンネル接合積層を形成する工程であって、前記導
電材層の上に下から順に反強磁性層、第１の磁性層、ト
ンネルバリア層及び第２の磁性層を重ねて前記磁気トン
ネル接合積層を形成するものと、 前記第１の磁性層、前記トンネルバリア層及び前記第２
の磁性層を含む積層を所望の素子パターンに従って残存
させるように該積層に第１のエッチング処理を施すこと
により該積層の残存部分からなる磁気トンネル接合部を
形成する工程と、 前記磁気トンネル接合部を形成した後、前記導電材層と
前記反強磁性層との積層を前記磁気トンネル接合部より
広い電極パターンに従って残存させるように該積層に第
２の選択エッチング処理を施すことにより該積層の残存
部分からなる電極層を前記磁気トンネル接合部の下に形
成する工程とを含む磁気トンネル接合素子の製法。 - 【請求項２】 前記第１の選択エッチング処理ではエッ
チング処理として酸化性又は窒化性雰囲気中でイオンミ
リング処理を行なうと共に、このイオンミリング処理中
に前記反強磁性層の構成原子に基づく発光を検出してイ
オンミリングを停止する請求項１記載の磁気トンネル接
合素子の製法。 - 【請求項３】基板の絶縁性の一主面に導電材層を介して
磁気トンネル接合積層を形成する工程であって、前記導
電材層の上に下から順に反強磁性層、第１の磁性層、ト
ンネルバリア層及び第２の磁性層を重ねて前記磁気トン
ネル接合積層を形成するものと、 前記磁気トンネル接合積層を所望の素子パターンに従っ
て残存させるように前記磁気トンネル接合積層に第１の
エッチング処理を施すことにより前記磁気トンネル接合
積層の残存部分からなる磁気トンネル接合部を形成する
工程と、 前記磁気トンネル接合部を形成した後、前記導電材層を
前記磁気トンネル接合部より広い電極パターンに従って
残存させるように前記導電材層に第２の選択エッチング
処理を施すことにより前記導電材層の残存部分からなる
電極層を前記磁気トンネル接合部の下に形成する工程と
を含む磁気トンネル接合素子の製法。 - 【請求項４】基板の絶縁性の一主面に導電材層を介して
磁気トンネル接合積層を形成する工程であって、前記導
電材層の上に下から順に第１の磁性層、トンネルバリア
層、第２の磁性層及び反強磁性層を重ねて前記磁気トン
ネル接合積層を形成するものと、 前記磁気トンネル接合積層を所望の素子パターンに従っ
て残存させるように前記磁気トンネル接合積層に第１の
エッチング処理を施すことにより前記磁気トンネル接合
積層の残存部分からなる磁気トンネル接合部を形成する
工程と、 前記磁気トンネル接合部を形成した後、前記導電材層を
前記磁気トンネル接合部より広い電極パターンに従って
残存させるように前記導電材層に第２の選択エッチング
処理を施すことにより前記導電材層の残存部分からなる
電極層を前記磁気トンネル接合部の下に形成する工程と
を含む磁気トンネル接合素子の製法。 - 【請求項５】 前記第１の選択エッチング処理ではエッ
チング処理として酸化性又は窒化性雰囲気中でイオンミ
リング処理を行なうと共に、このイオンミリング処理中
に前記導電材層の構成原子に基づく発光を検出してイオ
ンミリングを停止する請求項３又は４記載の磁気トンネ
ル接合素子の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001288809A JP3918484B2 (ja) | 2001-09-21 | 2001-09-21 | 磁気トンネル接合素子の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001288809A JP3918484B2 (ja) | 2001-09-21 | 2001-09-21 | 磁気トンネル接合素子の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003101103A true JP2003101103A (ja) | 2003-04-04 |
| JP3918484B2 JP3918484B2 (ja) | 2007-05-23 |
Family
ID=19111391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001288809A Expired - Fee Related JP3918484B2 (ja) | 2001-09-21 | 2001-09-21 | 磁気トンネル接合素子の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3918484B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100382146C (zh) * | 2005-01-25 | 2008-04-16 | 日立环球储存科技荷兰有限公司 | 制造磁阻磁头的方法 |
| US7639456B2 (en) | 2005-10-06 | 2009-12-29 | Hitachi Global Storage Technologies Netherlands B.V. | Double mill process for patterning current perpendicular to plane (CPP) magnetoresistive devices to minimize barrier shorting and barrier damage |
| US8264023B2 (en) | 2009-12-25 | 2012-09-11 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103359683B (zh) * | 2013-07-10 | 2016-01-20 | 华中科技大学 | 一种mtj纳米柱阵列的制备方法 |
-
2001
- 2001-09-21 JP JP2001288809A patent/JP3918484B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100382146C (zh) * | 2005-01-25 | 2008-04-16 | 日立环球储存科技荷兰有限公司 | 制造磁阻磁头的方法 |
| US7639456B2 (en) | 2005-10-06 | 2009-12-29 | Hitachi Global Storage Technologies Netherlands B.V. | Double mill process for patterning current perpendicular to plane (CPP) magnetoresistive devices to minimize barrier shorting and barrier damage |
| US8264023B2 (en) | 2009-12-25 | 2012-09-11 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3918484B2 (ja) | 2007-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7223711B2 (ja) | 超伝導集積回路の製造のためのシステム及び方法 | |
| US7078238B2 (en) | Method for manufacturing magnetic sensor | |
| TWI467821B (zh) | 磁阻感測器及其製造方法 | |
| US10266950B2 (en) | Process for NiFe fluxgate device | |
| US6764960B2 (en) | Manufacture of composite oxide film and magnetic tunneling junction element having thin composite oxide film | |
| US20080096290A1 (en) | Magnetic tunnel junction memory and method with etch-stop layer | |
| JP3951902B2 (ja) | 磁気トンネル接合素子の製法と磁気トンネル接合装置 | |
| JP3918612B2 (ja) | 磁気トンネル接合素子の製法と磁気トンネル接合装置 | |
| US10017851B2 (en) | Magnetic field annealing for integrated fluxgate sensors | |
| JP3918484B2 (ja) | 磁気トンネル接合素子の製法 | |
| JP3843827B2 (ja) | 磁気トンネル接合素子とその製法 | |
| US6746875B2 (en) | Magnetic memory and method of its manufacture | |
| JP3888168B2 (ja) | 磁気トンネル接合素子の製法 | |
| JP2007158361A (ja) | 磁気トンネル接合素子の製法 | |
| JPH10209521A (ja) | 磁気抵抗素子を有する半導体装置 | |
| JP2018101735A (ja) | 磁気抵抗効果素子の製造方法及び磁気抵抗効果素子 | |
| JP2011066310A (ja) | 薄膜抵抗素子、および、その製造方法 | |
| JPH08250481A (ja) | 半導体装置及び絶縁膜ドライエッチング方法 | |
| CN111725392A (zh) | 高性能磁阻传感器的制造 | |
| JPH06224489A (ja) | 抵抗装置およびその製造方法 | |
| JP2003198007A (ja) | トンネル接合の作製方法及びトンネル接合素子 | |
| JPH0945765A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH11265938A (ja) | 半導体装置及びその製造方法 | |
| JPH0829509A (ja) | 磁気センサ及び磁気センサの製造方法 | |
| JPH06152001A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070205 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |