JPH06152001A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06152001A JPH06152001A JP4298950A JP29895092A JPH06152001A JP H06152001 A JPH06152001 A JP H06152001A JP 4298950 A JP4298950 A JP 4298950A JP 29895092 A JP29895092 A JP 29895092A JP H06152001 A JPH06152001 A JP H06152001A
- Authority
- JP
- Japan
- Prior art keywords
- wiring metal
- thin film
- aluminum
- semiconductor substrate
- magnetoresistive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【目的】 アルミ系配線金属の断線を回避できる半導体
装置及びその製造方法を提供することにある。 【構成】 半導体基板１にトランジスタを形成し、半導
体基板１上にシリコン酸化膜４を介してアルミ配線金属
９を形成し、アルミ配線金属９を含む半導体基板１上に
強磁性磁気抵抗素子薄膜１０を堆積する。そして、トラ
ンジスタ形成領域の半導体基板１上でのアルミ配線金属
９の段差部９ｂを含む強磁性磁気抵抗素子薄膜１０ａ，
１０ｂの配置領域に強磁性磁気抵抗素子薄膜１０を残し
て当該薄膜１０をエッチングした。よって、トランジス
タ形成領域の半導体基板１上でのアルミ配線金属９の段
差部９ｂ上に強磁性磁気抵抗素子薄膜１０が積層される
こととなる。
装置及びその製造方法を提供することにある。 【構成】 半導体基板１にトランジスタを形成し、半導
体基板１上にシリコン酸化膜４を介してアルミ配線金属
９を形成し、アルミ配線金属９を含む半導体基板１上に
強磁性磁気抵抗素子薄膜１０を堆積する。そして、トラ
ンジスタ形成領域の半導体基板１上でのアルミ配線金属
９の段差部９ｂを含む強磁性磁気抵抗素子薄膜１０ａ，
１０ｂの配置領域に強磁性磁気抵抗素子薄膜１０を残し
て当該薄膜１０をエッチングした。よって、トランジス
タ形成領域の半導体基板１上でのアルミ配線金属９の段
差部９ｂ上に強磁性磁気抵抗素子薄膜１０が積層される
こととなる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置及びその
製造方法に係り、詳しくは、半導体基板上に磁気抵抗素
子薄膜を有する半導体装置及びその製造方法に関するも
のである。
製造方法に係り、詳しくは、半導体基板上に磁気抵抗素
子薄膜を有する半導体装置及びその製造方法に関するも
のである。
【０００２】
【従来の技術】従来、素子を形成した半導体基板上に強
磁性磁気抵抗素子薄膜を配置する際には、例えば特開平
１−１２５８８２号公報に示す構造が知られている。つ
まり、図９に示すように、半導体基板２１上にシリコン
酸化膜２２を配置し、その上にアルミ配線金属２３を配
置し、さらにその上に強磁性磁気抵抗素子薄膜２４を堆
積する。その後、信号処理回路等を形成するシリコンＩ
Ｃ部のアルミ配線金属２３上にはこの薄膜２４を残さな
いようにエッチング除去し、磁気センサとして必要な部
分のみ強磁性磁気抵抗素子薄膜２４を残している。
磁性磁気抵抗素子薄膜を配置する際には、例えば特開平
１−１２５８８２号公報に示す構造が知られている。つ
まり、図９に示すように、半導体基板２１上にシリコン
酸化膜２２を配置し、その上にアルミ配線金属２３を配
置し、さらにその上に強磁性磁気抵抗素子薄膜２４を堆
積する。その後、信号処理回路等を形成するシリコンＩ
Ｃ部のアルミ配線金属２３上にはこの薄膜２４を残さな
いようにエッチング除去し、磁気センサとして必要な部
分のみ強磁性磁気抵抗素子薄膜２４を残している。
【０００３】より詳細には、アルミ配線金属２３を堆積
及びパターンエッチング後、４５０℃×３０分のシンタ
ー処理を行う。この時のアルミ配線金属２３の下地のシ
リコン酸化膜２２に対するステップカバーは良好で、段
切れもなく一様に覆っている。次に、強磁性磁気抵抗素
子薄膜２４を約５００Å堆積し、磁気センサとして用い
る部分以外の強磁性磁気抵抗素子薄膜２４をフォトリソ
グラフィによりエッチング除去する。
及びパターンエッチング後、４５０℃×３０分のシンタ
ー処理を行う。この時のアルミ配線金属２３の下地のシ
リコン酸化膜２２に対するステップカバーは良好で、段
切れもなく一様に覆っている。次に、強磁性磁気抵抗素
子薄膜２４を約５００Å堆積し、磁気センサとして用い
る部分以外の強磁性磁気抵抗素子薄膜２４をフォトリソ
グラフィによりエッチング除去する。
【０００４】
【発明が解決しようとする課題】ところが、強磁性磁気
抵抗素子薄膜２４は約５００Åと薄いため、アルミ配線
金属２３の段差部２３ａでは、ステップカバー不良で強
磁性磁気抵抗素子薄膜２４が堆積されないか、あるいは
非常に薄い（１００Å程度以下）膜しか堆積されない。
このため、強磁性磁気抵抗素子薄膜２４をエッチング除
去する時に、図８に示すように、そのエッチング液（リ
ン酸＋硝酸＋硝酸アンモニウム＋水）にてアルミ配線金
属２３の段差部２３ａがエッチングされてしまう。この
エッチングにより最悪の場合、アルミ配線金属２３の断
線に至る。又、アルミ配線金属２３の段差部２３ａにお
いてはアルミが粗の状態にあり、エッチング速度が速い
状態になっている。その結果、強磁性磁気抵抗素子薄膜
２４のエッチングの際にアルミ配線金属２３の段差部２
３ａのエッチングが速いものとなり、アルミ配線金属２
３の断線を招くことにつながる。
抵抗素子薄膜２４は約５００Åと薄いため、アルミ配線
金属２３の段差部２３ａでは、ステップカバー不良で強
磁性磁気抵抗素子薄膜２４が堆積されないか、あるいは
非常に薄い（１００Å程度以下）膜しか堆積されない。
このため、強磁性磁気抵抗素子薄膜２４をエッチング除
去する時に、図８に示すように、そのエッチング液（リ
ン酸＋硝酸＋硝酸アンモニウム＋水）にてアルミ配線金
属２３の段差部２３ａがエッチングされてしまう。この
エッチングにより最悪の場合、アルミ配線金属２３の断
線に至る。又、アルミ配線金属２３の段差部２３ａにお
いてはアルミが粗の状態にあり、エッチング速度が速い
状態になっている。その結果、強磁性磁気抵抗素子薄膜
２４のエッチングの際にアルミ配線金属２３の段差部２
３ａのエッチングが速いものとなり、アルミ配線金属２
３の断線を招くことにつながる。
【０００５】そこで、この発明は、アルミ系配線金属の
断線を回避できる半導体装置及びその製造方法を提供す
ることにある。
断線を回避できる半導体装置及びその製造方法を提供す
ることにある。
【０００６】
【課題を解決するための手段】第１の発明は、素子が形
成された半導体基板上に絶縁膜を介してアルミ系配線金
属を配置するとともに当該アルミ系配線金属上から所定
パターンの磁気抵抗素子薄膜を延設した半導体装置にお
いて、素子形成領域の半導体基板上でのアルミ系配線金
属の少なくとも段差部上に前記磁気抵抗素子薄膜を積層
した半導体装置をその要旨とする。
成された半導体基板上に絶縁膜を介してアルミ系配線金
属を配置するとともに当該アルミ系配線金属上から所定
パターンの磁気抵抗素子薄膜を延設した半導体装置にお
いて、素子形成領域の半導体基板上でのアルミ系配線金
属の少なくとも段差部上に前記磁気抵抗素子薄膜を積層
した半導体装置をその要旨とする。
【０００７】第２の発明は、半導体基板に素子を形成す
る第１工程と、前記半導体基板上に絶縁膜を介してアル
ミ系配線金属を形成する第２工程と、アルミ系配線金属
を含む半導体基板上に磁気抵抗素子薄膜を堆積する第３
工程と、素子形成領域の半導体基板上でのアルミ系配線
金属の少なくとも段差部上を含む磁気抵抗素子薄膜の配
置領域に磁気抵抗素子薄膜を残して当該薄膜をエッチン
グする第４工程とを備えた半導体装置の製造方法をその
要旨とするものである。
る第１工程と、前記半導体基板上に絶縁膜を介してアル
ミ系配線金属を形成する第２工程と、アルミ系配線金属
を含む半導体基板上に磁気抵抗素子薄膜を堆積する第３
工程と、素子形成領域の半導体基板上でのアルミ系配線
金属の少なくとも段差部上を含む磁気抵抗素子薄膜の配
置領域に磁気抵抗素子薄膜を残して当該薄膜をエッチン
グする第４工程とを備えた半導体装置の製造方法をその
要旨とするものである。
【０００８】
【作用】第１の発明は、素子形成領域の半導体基板上で
のアルミ系配線金属の少なくとも段差部上にも磁気抵抗
素子薄膜が積層される。よって、アルミ系配線金属上か
ら所定パターンの磁気抵抗素子薄膜を延設する際にアル
ミ系配線金属の段差部の磁気抵抗素子薄膜のレジストに
てアルミ系配線金属がエッチングされることが回避され
る。
のアルミ系配線金属の少なくとも段差部上にも磁気抵抗
素子薄膜が積層される。よって、アルミ系配線金属上か
ら所定パターンの磁気抵抗素子薄膜を延設する際にアル
ミ系配線金属の段差部の磁気抵抗素子薄膜のレジストに
てアルミ系配線金属がエッチングされることが回避され
る。
【０００９】第２の発明は、第１工程により半導体基板
に素子が形成され、第２工程により半導体基板上に絶縁
膜を介してアルミ系配線金属が形成される。第３工程に
よりアルミ系配線金属を含む半導体基板上に磁気抵抗素
子薄膜が堆積され、第４工程により素子形成領域の半導
体基板上でのアルミ系配線金属の少なくとも段差部上を
含む磁気抵抗素子薄膜の配置領域に磁気抵抗素子薄膜を
残して当該薄膜がエッチングされる。
に素子が形成され、第２工程により半導体基板上に絶縁
膜を介してアルミ系配線金属が形成される。第３工程に
よりアルミ系配線金属を含む半導体基板上に磁気抵抗素
子薄膜が堆積され、第４工程により素子形成領域の半導
体基板上でのアルミ系配線金属の少なくとも段差部上を
含む磁気抵抗素子薄膜の配置領域に磁気抵抗素子薄膜を
残して当該薄膜がエッチングされる。
【００１０】その結果、第１の発明の半導体装置が製造
される。
される。
【００１１】
【実施例】以下、この発明を磁気センサに具体化した一
実施例を図面に従って説明する。図１は磁気センサの断
面図であり、強磁性磁気抵抗素子薄膜１０ａと信号処理
回路（トランジスタ）とが同一基板内に集積化されてい
る。図２は図１のＡ部拡大図である。
実施例を図面に従って説明する。図１は磁気センサの断
面図であり、強磁性磁気抵抗素子薄膜１０ａと信号処理
回路（トランジスタ）とが同一基板内に集積化されてい
る。図２は図１のＡ部拡大図である。
【００１２】図３〜図６には、その製造工程を示す。ま
ず、図３に示すように、Ｐ型半導体基板（単結晶シリコ
ン基板）１の主表面に、公知の半導体加工技術を用いて
縦型ＮＰＮバイポーラトランジスタを形成する。つま
り、Ｐ型半導体基板１の主表面上に、Ｎ+ 型埋込層２、
Ｎ- 型エピタキシャル層３を形成する。そして、Ｎ- 型
エピタキシャル層３の主表面上にシリコン酸化膜４をＣ
ＶＤ装置を用いて形成し、シリコン酸化膜４を所望に回
路パターンによりホトエッチングし、不純物の拡散にて
Ｐ+ 型素子分離領域５、Ｐ+ 型拡散領域６、Ｎ+ 型拡散
領域７，８を形成する。即ち、Ｎ+ ならばリンを、Ｐ+
ならばボロンをイオン注入法もしくは拡散法により選択
的に拡散して形成する。このようにして、縦形ＮＰＮバ
イポーラトランジスタがＮ+ 型埋込層２、Ｎ- 型エピタ
キシャル層３、Ｐ+ 型拡散領域６、及びＮ+ 型拡散領域
７，８にて構成され、このトランジスタは後述する強磁
性磁気抵抗素子薄膜１０ａからの信号を増幅する。
ず、図３に示すように、Ｐ型半導体基板（単結晶シリコ
ン基板）１の主表面に、公知の半導体加工技術を用いて
縦型ＮＰＮバイポーラトランジスタを形成する。つま
り、Ｐ型半導体基板１の主表面上に、Ｎ+ 型埋込層２、
Ｎ- 型エピタキシャル層３を形成する。そして、Ｎ- 型
エピタキシャル層３の主表面上にシリコン酸化膜４をＣ
ＶＤ装置を用いて形成し、シリコン酸化膜４を所望に回
路パターンによりホトエッチングし、不純物の拡散にて
Ｐ+ 型素子分離領域５、Ｐ+ 型拡散領域６、Ｎ+ 型拡散
領域７，８を形成する。即ち、Ｎ+ ならばリンを、Ｐ+
ならばボロンをイオン注入法もしくは拡散法により選択
的に拡散して形成する。このようにして、縦形ＮＰＮバ
イポーラトランジスタがＮ+ 型埋込層２、Ｎ- 型エピタ
キシャル層３、Ｐ+ 型拡散領域６、及びＮ+ 型拡散領域
７，８にて構成され、このトランジスタは後述する強磁
性磁気抵抗素子薄膜１０ａからの信号を増幅する。
【００１３】次に、シリコン酸化膜４にフォトリソグラ
フィを用いて選択的に開口部４ａを明け、コンタクト部
を形成する。このとき、図２に示すように、シリコン酸
化膜４における開口部４ａの側壁の上部は垂直となって
いるとともに、開口部４ａの側壁の下部は斜状となって
いる。そして、図４に示すように、Ｐ型半導体基板１の
主表面上に薄膜のアルミ配線金属９を蒸着するととも
に、このアルミ配線金属９をフォトエッチングによりパ
ターニングする。この際、アルミ配線金属９の端部に対
し、その断面を斜状（テーパ状）に加工する（図におい
て斜状部を９ａで示す）。
フィを用いて選択的に開口部４ａを明け、コンタクト部
を形成する。このとき、図２に示すように、シリコン酸
化膜４における開口部４ａの側壁の上部は垂直となって
いるとともに、開口部４ａの側壁の下部は斜状となって
いる。そして、図４に示すように、Ｐ型半導体基板１の
主表面上に薄膜のアルミ配線金属９を蒸着するととも
に、このアルミ配線金属９をフォトエッチングによりパ
ターニングする。この際、アルミ配線金属９の端部に対
し、その断面を斜状（テーパ状）に加工する（図におい
て斜状部を９ａで示す）。
【００１４】又、アルミ配線金属９の蒸着時に、シリコ
ン酸化膜４の開口部４ａの側壁上においてアルミ配線金
属９に段差部９ｂが形成される。つまり、シリコン酸化
膜４における開口部４ａの側壁の上部は垂直となってい
るので、開口部４ａ上にアルミ配線金属９を堆積した際
にアルミ配線金属９に段差部９ｂが形成される。
ン酸化膜４の開口部４ａの側壁上においてアルミ配線金
属９に段差部９ｂが形成される。つまり、シリコン酸化
膜４における開口部４ａの側壁の上部は垂直となってい
るので、開口部４ａ上にアルミ配線金属９を堆積した際
にアルミ配線金属９に段差部９ｂが形成される。
【００１５】引き続き、図５に示すように、アルミ配線
金属９を含めたシリコン酸化膜４の上に強磁性磁気抵抗
素子薄膜１０を堆積する。この強磁性磁気抵抗素子薄膜
１０は、Ｃｏを含み、Ｎｉを主成分とした強磁性体薄
膜、即ちＮｉ−Ｃｏの薄膜からなる。この強磁性磁気抵
抗素子薄膜１０の厚さは５００Å程度となっている。そ
して、図６に示すように、強磁性磁気抵抗素子薄膜１０
ａ，１０ｂ以外の薄膜１０をエッチング液又はエッチン
グガスを用いてエッチングして所定パターンに形成す
る。
金属９を含めたシリコン酸化膜４の上に強磁性磁気抵抗
素子薄膜１０を堆積する。この強磁性磁気抵抗素子薄膜
１０は、Ｃｏを含み、Ｎｉを主成分とした強磁性体薄
膜、即ちＮｉ−Ｃｏの薄膜からなる。この強磁性磁気抵
抗素子薄膜１０の厚さは５００Å程度となっている。そ
して、図６に示すように、強磁性磁気抵抗素子薄膜１０
ａ，１０ｂ以外の薄膜１０をエッチング液又はエッチン
グガスを用いてエッチングして所定パターンに形成す
る。
【００１６】即ち、センサ部の強磁性磁気抵抗素子薄膜
１０ａ、及び全てのアルミ配線金属９上の強磁性磁気抵
抗素子薄膜１０ｂを残すようにする。特に下地シリコン
酸化膜４の端部上のアルミ配線金属９の段差部９ｂに十
分オーバラップ（積層）させる。
１０ａ、及び全てのアルミ配線金属９上の強磁性磁気抵
抗素子薄膜１０ｂを残すようにする。特に下地シリコン
酸化膜４の端部上のアルミ配線金属９の段差部９ｂに十
分オーバラップ（積層）させる。
【００１７】つまり、信号処理回路等を形成するシリコ
ン集積回路部（トランジスタ形成領域）のアルミ配線金
属９上に強磁性磁気抵抗素子薄膜１０ａ，１０ｂを堆積
し、２層構造とする。
ン集積回路部（トランジスタ形成領域）のアルミ配線金
属９上に強磁性磁気抵抗素子薄膜１０ａ，１０ｂを堆積
し、２層構造とする。
【００１８】このようにすると、図７のように、強磁性
磁気抵抗素子薄膜１０ａ，１０ｂをパターンエッチング
する際には、同薄膜１０ａ，１０ｂがレジスト１１によ
り完全に保護されるので、例え強磁性磁気抵抗素子薄膜
１０ａ，１０ｂの膜厚が薄くても、又、膜がなくても下
地のアルミ配線金属９がエッチングされることはない。
磁気抵抗素子薄膜１０ａ，１０ｂをパターンエッチング
する際には、同薄膜１０ａ，１０ｂがレジスト１１によ
り完全に保護されるので、例え強磁性磁気抵抗素子薄膜
１０ａ，１０ｂの膜厚が薄くても、又、膜がなくても下
地のアルミ配線金属９がエッチングされることはない。
【００１９】又、アルミ配線金属９の段差部９ｂにおい
てはアルミが粗の状態にあり、エッチング速度が速い状
態になっている。しかしながら、強磁性磁気抵抗素子薄
膜１０ａ，１０ｂのエッチングの際にアルミ配線金属９
の段差部９ｂがレジスト１１にてマスクされているの
で、アルミ配線金属９の段差部９ｂがエッチングされる
ことはない。
てはアルミが粗の状態にあり、エッチング速度が速い状
態になっている。しかしながら、強磁性磁気抵抗素子薄
膜１０ａ，１０ｂのエッチングの際にアルミ配線金属９
の段差部９ｂがレジスト１１にてマスクされているの
で、アルミ配線金属９の段差部９ｂがエッチングされる
ことはない。
【００２０】その後、図１に示すように、シリコン窒化
膜よりなるパッシベーション膜１２を形成する。このよ
うに本実施例では、半導体基板１にトランジスタ（素
子）を形成し（第１工程）、半導体基板１上にシリコン
酸化膜４（絶縁膜）を介してアルミ配線金属９を形成し
（第２工程）、アルミ配線金属９を含む半導体基板１上
に強磁性磁気抵抗素子薄膜１０を堆積する（第３工
程）。そして、トランジスタ形成領域の半導体基板１上
でのアルミ配線金属９の段差部９ｂを含む強磁性磁気抵
抗素子薄膜１０ａ，１０ｂの配置領域に強磁性磁気抵抗
素子薄膜１０を残し当該薄膜１０をエッチングした（第
４工程）。
膜よりなるパッシベーション膜１２を形成する。このよ
うに本実施例では、半導体基板１にトランジスタ（素
子）を形成し（第１工程）、半導体基板１上にシリコン
酸化膜４（絶縁膜）を介してアルミ配線金属９を形成し
（第２工程）、アルミ配線金属９を含む半導体基板１上
に強磁性磁気抵抗素子薄膜１０を堆積する（第３工
程）。そして、トランジスタ形成領域の半導体基板１上
でのアルミ配線金属９の段差部９ｂを含む強磁性磁気抵
抗素子薄膜１０ａ，１０ｂの配置領域に強磁性磁気抵抗
素子薄膜１０を残し当該薄膜１０をエッチングした（第
４工程）。
【００２１】よって、トランジスタが形成された半導体
基板１上にシリコン酸化膜４（絶縁膜）を介してアルミ
配線金属９を配置するとともにアルミ配線金属９上から
所定パターンの強磁性磁気抵抗素子薄膜１０ａを延設し
た磁気センサにおいて、トランジタ素子形成領域の半導
体基板１上でのアルミ配線金属９の段差部９ｂ上に強磁
性磁気抵抗素子薄膜１０ｂが積層される。
基板１上にシリコン酸化膜４（絶縁膜）を介してアルミ
配線金属９を配置するとともにアルミ配線金属９上から
所定パターンの強磁性磁気抵抗素子薄膜１０ａを延設し
た磁気センサにおいて、トランジタ素子形成領域の半導
体基板１上でのアルミ配線金属９の段差部９ｂ上に強磁
性磁気抵抗素子薄膜１０ｂが積層される。
【００２２】つまり、アルミ配線金属９上から所定パタ
ーンの強磁性磁気抵抗素子薄膜１０ａを延設する際にア
ルミ配線金属９の段差部９ｂの強磁性磁気抵抗素子薄膜
１０ｂのレジスト１１にてアルミ配線金属９がエッチン
グされることが回避される。
ーンの強磁性磁気抵抗素子薄膜１０ａを延設する際にア
ルミ配線金属９の段差部９ｂの強磁性磁気抵抗素子薄膜
１０ｂのレジスト１１にてアルミ配線金属９がエッチン
グされることが回避される。
【００２３】このように、アルミ配線金属９の断線や細
りのない高信頼性の磁気抵抗素子が作製できる。又、こ
の構造は、強磁性磁気抵抗素子薄膜１０をエッチングす
る時のマスクパターン形状を修正するのみで可能とな
り、新たにマスクが必要とはならない。さらに、強磁性
磁気抵抗素子薄膜１０ａによる磁気センサのオフセット
電圧やシリコンＩＣの電気特性、パッシベーション膜に
よる応力マイグレーションに対する耐性も良好である。
りのない高信頼性の磁気抵抗素子が作製できる。又、こ
の構造は、強磁性磁気抵抗素子薄膜１０をエッチングす
る時のマスクパターン形状を修正するのみで可能とな
り、新たにマスクが必要とはならない。さらに、強磁性
磁気抵抗素子薄膜１０ａによる磁気センサのオフセット
電圧やシリコンＩＣの電気特性、パッシベーション膜に
よる応力マイグレーションに対する耐性も良好である。
【００２４】尚、この発明は上記実施例に限定されるも
のではなく、例えば、上記実施例では半導体基板１にバ
イポーラＩＣを形成した場合を示したが、ＭＯＳ構造に
より回路を形成する場合に適用できる。
のではなく、例えば、上記実施例では半導体基板１にバ
イポーラＩＣを形成した場合を示したが、ＭＯＳ構造に
より回路を形成する場合に適用できる。
【００２５】又、上記実施例では、強磁性磁気抵抗素子
薄膜としてＮｉ−Ｃｏ薄膜を用いたが、他にもＮｉ−Ｆ
ｅ、Ｎｉ−Ｆｅ−Ｃｏ等の強磁性磁気抵抗素子薄膜を用
いてもよい。
薄膜としてＮｉ−Ｃｏ薄膜を用いたが、他にもＮｉ−Ｆ
ｅ、Ｎｉ−Ｆｅ−Ｃｏ等の強磁性磁気抵抗素子薄膜を用
いてもよい。
【００２６】さらに、上記実施例では、アルミ配線金属
を用いたが、Ａｌ以外のＡｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ
等を用いてもよい。
を用いたが、Ａｌ以外のＡｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ
等を用いてもよい。
【００２７】
【発明の効果】以上詳述したようにこの発明によれば、
アルミ系配線金属の断線を回避できる優れた効果を発揮
する。
アルミ系配線金属の断線を回避できる優れた効果を発揮
する。
【図１】実施例の磁気センサの断面図である。
【図２】図１のＡ部の拡大図である。
【図３】磁気センサの製造工程を示す断面図である。
【図４】磁気センサの製造工程を示す断面図である。
【図５】磁気センサの製造工程を示す断面図である。
【図６】磁気センサの製造工程を示す断面図である。
【図７】製造工程時の磁気センサの一部拡大図である。
【図８】従来の製造工程時の磁気センサの一部拡大図で
ある。
ある。
【図９】従来の磁気センサの断面図である。
１ 半導体基板 ４ 絶縁膜としてのシリコン酸化膜 ９ アルミ配線金属 １０ａ 強磁性磁気抵抗素子薄膜 １０ｂ 強磁性磁気抵抗素子薄膜
Claims (2)
- 【請求項１】 素子が形成された半導体基板上に絶縁膜
を介してアルミ系配線金属を配置するとともに当該アル
ミ系配線金属上から所定パターンの磁気抵抗素子薄膜を
延設した半導体装置において、 素子形成領域の半導体基板上でのアルミ系配線金属の少
なくとも段差部上に前記磁気抵抗素子薄膜を積層したこ
とを特徴とする半導体装置。 - 【請求項２】 半導体基板に素子を形成する第１工程
と、 前記半導体基板上に絶縁膜を介してアルミ系配線金属を
形成する第２工程と、 アルミ系配線金属を含む半導体基板上に磁気抵抗素子薄
膜を堆積する第３工程と、 素子形成領域の半導体基板上でのアルミ系配線金属の少
なくとも段差部上を含む磁気抵抗素子薄膜の配置領域に
磁気抵抗素子薄膜を残して当該薄膜をエッチングする第
４工程とを備えたことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4298950A JP2906877B2 (ja) | 1992-11-09 | 1992-11-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4298950A JP2906877B2 (ja) | 1992-11-09 | 1992-11-09 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06152001A true JPH06152001A (ja) | 1994-05-31 |
| JP2906877B2 JP2906877B2 (ja) | 1999-06-21 |
Family
ID=17866283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4298950A Expired - Lifetime JP2906877B2 (ja) | 1992-11-09 | 1992-11-09 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2906877B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993007653A1 (en) * | 1991-10-03 | 1993-04-15 | Thomson Consumer Electronics S.A. | Waveguide coupling arrangement |
-
1992
- 1992-11-09 JP JP4298950A patent/JP2906877B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993007653A1 (en) * | 1991-10-03 | 1993-04-15 | Thomson Consumer Electronics S.A. | Waveguide coupling arrangement |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2906877B2 (ja) | 1999-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2874620B2 (ja) | 半導体装置の製造方法 | |
| JPH06152001A (ja) | 半導体装置及びその製造方法 | |
| JP3080400B2 (ja) | 半導体装置 | |
| JPH10163430A (ja) | 半導体装置およびその製造方法 | |
| JP2870340B2 (ja) | 半導体装置の製造方法 | |
| JPH10209521A (ja) | 磁気抵抗素子を有する半導体装置 | |
| JPH07122518A (ja) | コンタクト電極の形成方法 | |
| JPH05175428A (ja) | 集積回路装置 | |
| JP2943541B2 (ja) | 磁気抵抗素子およびその製造方法 | |
| JP3341435B2 (ja) | 半導体装置の製造方法 | |
| JP2882442B2 (ja) | 半導体装置の製造方法 | |
| JP2001196463A (ja) | 半導体装置の製造方法 | |
| JPS60219772A (ja) | 半導体装置の製造方法 | |
| JPH0462178B2 (ja) | ||
| JPH06232122A (ja) | 半導体装置の製造方法 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH03169018A (ja) | 半導体集積回路の製造方法 | |
| JPH10223842A (ja) | 半導体集積回路およびその製造方法 | |
| JP2003060043A (ja) | 半導体装置の製造方法 | |
| JPH06163719A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS63296277A (ja) | 半導体集積回路装置 | |
| JPH02170569A (ja) | Ｍｏｓ型半導体集積回路 | |
| JPH03203321A (ja) | 半導体集積回路の製造方法 | |
| JPH04286324A (ja) | 低抵抗コンタクト製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 14 |