JPH06232122A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06232122A JPH06232122A JP5015393A JP1539393A JPH06232122A JP H06232122 A JPH06232122 A JP H06232122A JP 5015393 A JP5015393 A JP 5015393A JP 1539393 A JP1539393 A JP 1539393A JP H06232122 A JPH06232122 A JP H06232122A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- wiring material
- wiring
- substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 Ａｌ等の配線材料のパターニングのためのエ
ッチングにおいて、すべてのＡｌ等の配線材料のエッチ
ングレートが等しく安定したエッチングとなるような半
導体装置の製造方法を提供することを目的とする。 【構成】 Ａｌ等の配線を形成するためのエッチング工
程の際、単結晶Ｓｉ基板１の裏面にシリコン酸化膜から
なる絶縁膜１２が形成されているため、Ａｌ等の配線材
料９，単結晶Ｓｉ基板１，エッチング液を通してエッチ
ングの化学反応による電圧は発生しなく、エッチングレ
ートの等しい安定したエッチングとなる。そのため、Ａ
ｌ等の配線幅のばらつきや、Ａｌ等の配線材料のエッチ
ング残りなどが発生しない。
ッチングにおいて、すべてのＡｌ等の配線材料のエッチ
ングレートが等しく安定したエッチングとなるような半
導体装置の製造方法を提供することを目的とする。 【構成】 Ａｌ等の配線を形成するためのエッチング工
程の際、単結晶Ｓｉ基板１の裏面にシリコン酸化膜から
なる絶縁膜１２が形成されているため、Ａｌ等の配線材
料９，単結晶Ｓｉ基板１，エッチング液を通してエッチ
ングの化学反応による電圧は発生しなく、エッチングレ
ートの等しい安定したエッチングとなる。そのため、Ａ
ｌ等の配線幅のばらつきや、Ａｌ等の配線材料のエッチ
ング残りなどが発生しない。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特に半導体基板上に配線した配線金属がそのパタ
ーニングによって前記半導体基板から電気的にフローテ
ィングの状態となる配線領域を有する半導体装置の製造
に用いて好適な方法に関するものである。
係り、特に半導体基板上に配線した配線金属がそのパタ
ーニングによって前記半導体基板から電気的にフローテ
ィングの状態となる配線領域を有する半導体装置の製造
に用いて好適な方法に関するものである。
【０００２】
【従来技術】従来、半導体装置において半導体基板上の
配線は、配線材料を堆積しエッチングによってパターニ
ングするようにしている。そして、この配線のパターニ
ングにより、例えば半導体基板内に形成した半導体素子
と半導体基板上に形成した磁気抵抗素子薄膜とを接続
し、集積化磁気センサを構成したものがある。これは図
１に示すように、トランジスタ等の集積回路素子を有す
る単結晶Ｓｉ基板１上に絶縁膜４を形成し、その絶縁膜
４上にＡｌ等の配線材料９を形成し、そのＡｌ等の配線
材料９上にＮｉ−Ｆｅ，Ｎｉ−Ｃｏ等の磁気抵抗素子薄
膜１０を形成するようにしている。ここでＡｌ等の配線
材料の磁気抵抗素子薄膜とのコンタクト部を作製すると
き、磁気抵抗素子薄膜は通常数百Åと非常に薄いため、
磁気抵抗素子薄膜の段切れが懸念され、基板に対して斜
状にＡｌ等の配線材料の端部を形成すべくリン酸：硝
酸：酢酸等のエッチング液を用いたテーパエッチングを
施すようにしている。
配線は、配線材料を堆積しエッチングによってパターニ
ングするようにしている。そして、この配線のパターニ
ングにより、例えば半導体基板内に形成した半導体素子
と半導体基板上に形成した磁気抵抗素子薄膜とを接続
し、集積化磁気センサを構成したものがある。これは図
１に示すように、トランジスタ等の集積回路素子を有す
る単結晶Ｓｉ基板１上に絶縁膜４を形成し、その絶縁膜
４上にＡｌ等の配線材料９を形成し、そのＡｌ等の配線
材料９上にＮｉ−Ｆｅ，Ｎｉ−Ｃｏ等の磁気抵抗素子薄
膜１０を形成するようにしている。ここでＡｌ等の配線
材料の磁気抵抗素子薄膜とのコンタクト部を作製すると
き、磁気抵抗素子薄膜は通常数百Åと非常に薄いため、
磁気抵抗素子薄膜の段切れが懸念され、基板に対して斜
状にＡｌ等の配線材料の端部を形成すべくリン酸：硝
酸：酢酸等のエッチング液を用いたテーパエッチングを
施すようにしている。
【０００３】
【発明が解決しようとする課題】しかしながら、Ａｌ等
の配線材料を所望のパターンに加工するためのリン酸：
硝酸系もしくはリン酸：硝酸：酢酸系のエッチングを用
いたウェットエッチングでは、Ａｌ等の配線材料の配線
幅が大きくばらついたり、Ａｌ等の配線材料がエッチン
グされずに残ってしまうエッチング残り等の問題が生じ
ている。
の配線材料を所望のパターンに加工するためのリン酸：
硝酸系もしくはリン酸：硝酸：酢酸系のエッチングを用
いたウェットエッチングでは、Ａｌ等の配線材料の配線
幅が大きくばらついたり、Ａｌ等の配線材料がエッチン
グされずに残ってしまうエッチング残り等の問題が生じ
ている。
【０００４】そこで本発明者らが実験検討を繰り返した
結果、これは、エッチング液とＡｌ等の配線材料と半導
体基板との間で化学的反応にて電圧が発生し、エッチン
グ液に対して半導体基板を通して電気的導通のある配線
領域１ａ部および１ｂ部では、エッチング液とＡｌ等の
配線材料と半導体基板に電流が流れることでエッチング
反応が促進させられ電解エッチングとなり、一方エッチ
ング液に対して電気的にフローティングの状態となる配
線領域１ｃ部では化学反応エッチングのみとなり、この
２つの配線領域におけるエッチングレートに差が生じる
ためと考えられる。
結果、これは、エッチング液とＡｌ等の配線材料と半導
体基板との間で化学的反応にて電圧が発生し、エッチン
グ液に対して半導体基板を通して電気的導通のある配線
領域１ａ部および１ｂ部では、エッチング液とＡｌ等の
配線材料と半導体基板に電流が流れることでエッチング
反応が促進させられ電解エッチングとなり、一方エッチ
ング液に対して電気的にフローティングの状態となる配
線領域１ｃ部では化学反応エッチングのみとなり、この
２つの配線領域におけるエッチングレートに差が生じる
ためと考えられる。
【０００５】そこで本発明は、上記問題点に鑑み、Ａｌ
等の配線材料のパターニングのためのエッチング工程に
おいて、Ａｌ等の配線材料のエッチングレートが等しく
安定したエッチングとなり、Ａｌ等の配線幅のばらつき
やエッチング残りのないような半導体装置の製造方法を
提供することを目的とするものである。
等の配線材料のパターニングのためのエッチング工程に
おいて、Ａｌ等の配線材料のエッチングレートが等しく
安定したエッチングとなり、Ａｌ等の配線幅のばらつき
やエッチング残りのないような半導体装置の製造方法を
提供することを目的とするものである。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に半導体素子を形成した後、前
記半導体基板上に第１の絶縁膜を形成し、前記半導体素
子との接続をとるためのコンタクトホールを前記第１の
絶縁膜上に形成する工程と、配線材料を該第１の絶縁膜
を含む前記半導体基板表面上に堆積し、所望の配線パタ
ーンに形成するパターニング工程と、を含む半導体装置
の製造方法において、少なくとも前記パターニング工程
の前に前記半導体基板の裏面に第２の絶縁膜を形成する
絶縁膜形成工程を付加したことを特徴とする。
造方法は、半導体基板上に半導体素子を形成した後、前
記半導体基板上に第１の絶縁膜を形成し、前記半導体素
子との接続をとるためのコンタクトホールを前記第１の
絶縁膜上に形成する工程と、配線材料を該第１の絶縁膜
を含む前記半導体基板表面上に堆積し、所望の配線パタ
ーンに形成するパターニング工程と、を含む半導体装置
の製造方法において、少なくとも前記パターニング工程
の前に前記半導体基板の裏面に第２の絶縁膜を形成する
絶縁膜形成工程を付加したことを特徴とする。
【０００７】
【作用】本発明によると、配線パターンを形成するパタ
ーニング工程の際、基板裏面に第２の絶縁膜が形成され
ているため、エッチング液と半導体基板が触れず、電圧
が発生しない。これにより、すべての配線材料において
化学反応エッチングのみが進行する。
ーニング工程の際、基板裏面に第２の絶縁膜が形成され
ているため、エッチング液と半導体基板が触れず、電圧
が発生しない。これにより、すべての配線材料において
化学反応エッチングのみが進行する。
【０００８】
【実施例】本発明を磁気センサに具体化した一実施例を
図面に従って説明する。図２は、磁気センサの断面図で
あり強磁性磁気抵抗素子薄膜１０と信号処理回路とが同
一基板内に集積化されている。又、図３には図２のＡ部
すなわち、Ａｌ等の配線材料と強磁性磁気抵抗素子薄膜
とのコンタクト部の拡大図を示す。
図面に従って説明する。図２は、磁気センサの断面図で
あり強磁性磁気抵抗素子薄膜１０と信号処理回路とが同
一基板内に集積化されている。又、図３には図２のＡ部
すなわち、Ａｌ等の配線材料と強磁性磁気抵抗素子薄膜
とのコンタクト部の拡大図を示す。
【０００９】図４〜図９には、その製造工程を示す。ま
ず、図４に示すように、単結晶Ｓｉ基板１の主表面に、
公知の半導体加工技術を用いて縦形ＮＰＮバイポーラト
ランジスタを形成する。つまり、単結晶Ｓｉ基板１の主
表面上に、Ｎ+ 型埋込層２，Ｎ- 型エピタキシャル層３
を形成する。そして、Ｎ- 型エピタキシャル層３の主表
面上にシリコン酸化膜をＣＶＤ法あるいは熱酸化により
形成し、シリコン酸化膜を所望の回路パターンによりホ
トエッチングし、不純物の拡散にてＰ+ 型素子分離領域
５、Ｐ型拡散領域６、Ｎ+ 型拡散領域７，８を形成す
る。即ち、Ｎ+ ならばリンを、Ｐ+ ならばボロンをイオ
ン注入法もしくは拡散法により選択的に拡散して形成す
る。このようにして、縦形ＮＰＮバイポーラトランジス
タがＮ+ 型埋込層２，Ｎ- 型エピタキシャル層３，Ｐ+
型拡散領域６，及びＮ+ 型拡散領域７，８にて構成さ
れ、このトランジスタは後述する強磁性磁気抵抗素子薄
膜１０からの信号を増幅する。
ず、図４に示すように、単結晶Ｓｉ基板１の主表面に、
公知の半導体加工技術を用いて縦形ＮＰＮバイポーラト
ランジスタを形成する。つまり、単結晶Ｓｉ基板１の主
表面上に、Ｎ+ 型埋込層２，Ｎ- 型エピタキシャル層３
を形成する。そして、Ｎ- 型エピタキシャル層３の主表
面上にシリコン酸化膜をＣＶＤ法あるいは熱酸化により
形成し、シリコン酸化膜を所望の回路パターンによりホ
トエッチングし、不純物の拡散にてＰ+ 型素子分離領域
５、Ｐ型拡散領域６、Ｎ+ 型拡散領域７，８を形成す
る。即ち、Ｎ+ ならばリンを、Ｐ+ ならばボロンをイオ
ン注入法もしくは拡散法により選択的に拡散して形成す
る。このようにして、縦形ＮＰＮバイポーラトランジス
タがＮ+ 型埋込層２，Ｎ- 型エピタキシャル層３，Ｐ+
型拡散領域６，及びＮ+ 型拡散領域７，８にて構成さ
れ、このトランジスタは後述する強磁性磁気抵抗素子薄
膜１０からの信号を増幅する。
【００１０】次に、単結晶Ｓｉ基板１の主表面全面に形
成したシリコン酸化膜４にフォトリソグラフィを用いて
選択的に開口部４ａを開け、コンタクト部を形成する。
そして、図５に示すように、単結晶Ｓｉ基板１の裏面側
にシリコン酸化膜１４を例えばＣＶＤ法あるいはプラズ
マＣＶＤ法により成膜する。次に、単結晶Ｓｉ基板１の
主表面上に薄膜のＡｌ等の配線材料９を、例えば蒸着法
あるいはスパッタ法を用いて成膜し、その後、リン酸：
硝酸系もしくはリン酸：硝酸：酢酸系のエッチング液を
用いたウェットエッチングにて所望のパターンに加工す
る。この際、単結晶Ｓｉ基板１の裏面には、図６に示す
ように、シリコン酸化膜１４からなる絶縁膜が形成され
ているため、単結晶Ｓｉ基板１とＡｌ等の配線材料９
は、エッチング液に対してフローティング電位となり、
その結果、Ａｌ等の配線材料９の配線幅のばらつきやエ
ッチング残りのない良好なエッチングを行うことができ
る。そして配線のパターニング後、図７に示すように、
裏面のシリコン酸化膜１４を全面エッチングにて除去す
る。
成したシリコン酸化膜４にフォトリソグラフィを用いて
選択的に開口部４ａを開け、コンタクト部を形成する。
そして、図５に示すように、単結晶Ｓｉ基板１の裏面側
にシリコン酸化膜１４を例えばＣＶＤ法あるいはプラズ
マＣＶＤ法により成膜する。次に、単結晶Ｓｉ基板１の
主表面上に薄膜のＡｌ等の配線材料９を、例えば蒸着法
あるいはスパッタ法を用いて成膜し、その後、リン酸：
硝酸系もしくはリン酸：硝酸：酢酸系のエッチング液を
用いたウェットエッチングにて所望のパターンに加工す
る。この際、単結晶Ｓｉ基板１の裏面には、図６に示す
ように、シリコン酸化膜１４からなる絶縁膜が形成され
ているため、単結晶Ｓｉ基板１とＡｌ等の配線材料９
は、エッチング液に対してフローティング電位となり、
その結果、Ａｌ等の配線材料９の配線幅のばらつきやエ
ッチング残りのない良好なエッチングを行うことができ
る。そして配線のパターニング後、図７に示すように、
裏面のシリコン酸化膜１４を全面エッチングにて除去す
る。
【００１１】その後、バイポーラトランジスタのコンタ
クト部とのオーミックコンタクトを得るためにアルミシ
ンターと呼ばれる熱処理を、例えば４５０℃，３０分、
フォーミングガス（Ｎ2 ＋Ｈ2 ）中の条件で行う。
クト部とのオーミックコンタクトを得るためにアルミシ
ンターと呼ばれる熱処理を、例えば４５０℃，３０分、
フォーミングガス（Ｎ2 ＋Ｈ2 ）中の条件で行う。
【００１２】しかる後に、単結晶Ｓｉ基板１を真空容器
内に配置し、例えばアルゴンにてＡｌ等の配線材料９の
表面に成長した酸化膜をプラズマエッチングし、引き続
き、真空を保持したまま、図８に示すように、Ａｌ等の
配線材料９を含めたシリコン酸化膜４の上に強磁性磁気
抵抗素子薄膜１０を例えば電子ビーム蒸着法により堆積
する。この強磁性磁気抵抗素子薄膜１０は、Ｆｅ，Ｃｏ
を含み、Ｎｉを主成分とした強磁性体薄膜、即ちＮｉ−
ＦｅあるいはＮｉ−Ｃｏの薄膜からなり、厚さが５００
Å程度（２００〜２０００Å）になっている。そして、
図９に示すように、強磁性磁気抵抗素子薄膜１０をエッ
チングして所望のパターンに形成する。この際、強磁性
磁気抵抗素子薄膜１０とＡｌ等の配線材料９は、図３に
示すように強磁性磁気抵抗素子薄膜１０をＡｌ等の配線
材料９の斜状部９ａに十分オーバラップさせる。この斜
状部９ａにより、強磁性磁気抵抗素子薄膜１０とＡｌ等
の配線材料９との電気的接合が行われる。このようにＡ
ｌ等の配線材料９の端部をテーパ構造とすることによ
り、強磁性磁気抵抗素子薄膜１０とＡｌ等の配線材料９
との間での断線故障が回避される。
内に配置し、例えばアルゴンにてＡｌ等の配線材料９の
表面に成長した酸化膜をプラズマエッチングし、引き続
き、真空を保持したまま、図８に示すように、Ａｌ等の
配線材料９を含めたシリコン酸化膜４の上に強磁性磁気
抵抗素子薄膜１０を例えば電子ビーム蒸着法により堆積
する。この強磁性磁気抵抗素子薄膜１０は、Ｆｅ，Ｃｏ
を含み、Ｎｉを主成分とした強磁性体薄膜、即ちＮｉ−
ＦｅあるいはＮｉ−Ｃｏの薄膜からなり、厚さが５００
Å程度（２００〜２０００Å）になっている。そして、
図９に示すように、強磁性磁気抵抗素子薄膜１０をエッ
チングして所望のパターンに形成する。この際、強磁性
磁気抵抗素子薄膜１０とＡｌ等の配線材料９は、図３に
示すように強磁性磁気抵抗素子薄膜１０をＡｌ等の配線
材料９の斜状部９ａに十分オーバラップさせる。この斜
状部９ａにより、強磁性磁気抵抗素子薄膜１０とＡｌ等
の配線材料９との電気的接合が行われる。このようにＡ
ｌ等の配線材料９の端部をテーパ構造とすることによ
り、強磁性磁気抵抗素子薄膜１０とＡｌ等の配線材料９
との間での断線故障が回避される。
【００１３】次に、真空熱処理（真空アニール）を一定
時間（例えば、３０分）行う。この真空熱処理条件とし
ては、温度が３５０〜４５０℃で、真空中（例えば１０
-2Ｔorr 程度以下）とする。このとき、強磁性磁気抵抗
素子薄膜１０とＡｌ等の配線材料９とのコンタクト部に
はＮｉ−Ａｌ系合金が形成され、強磁性磁気抵抗素子薄
膜１０とＡｌ等の配線材料９とはこのＮｉ−Ａｌ系合金
を介して電気的に接続される。
時間（例えば、３０分）行う。この真空熱処理条件とし
ては、温度が３５０〜４５０℃で、真空中（例えば１０
-2Ｔorr 程度以下）とする。このとき、強磁性磁気抵抗
素子薄膜１０とＡｌ等の配線材料９とのコンタクト部に
はＮｉ−Ａｌ系合金が形成され、強磁性磁気抵抗素子薄
膜１０とＡｌ等の配線材料９とはこのＮｉ−Ａｌ系合金
を介して電気的に接続される。
【００１４】その後に、図２に示すように、シリコンナ
イトライドよりなる表面保護膜１１をプラズマＣＶＤ装
置を用いて成膜する。つまり、単結晶Ｓｉ基板１を２０
０〜４００℃程度の温度とし、ガス（モノシラン，窒
素，アンモニウム等）を流し、高周波電源によりプラズ
マを励起させシリコンナイトライド膜を堆積させる。さ
らに、この表面保護膜１１を導通用端子部のみエッチン
グして開口部を設ける。この表面保護膜１１にて強磁性
磁気抵抗素子薄膜１０と、単結晶Ｓｉ基板１の主表面に
製作した回路素子とが外気から保護される。
イトライドよりなる表面保護膜１１をプラズマＣＶＤ装
置を用いて成膜する。つまり、単結晶Ｓｉ基板１を２０
０〜４００℃程度の温度とし、ガス（モノシラン，窒
素，アンモニウム等）を流し、高周波電源によりプラズ
マを励起させシリコンナイトライド膜を堆積させる。さ
らに、この表面保護膜１１を導通用端子部のみエッチン
グして開口部を設ける。この表面保護膜１１にて強磁性
磁気抵抗素子薄膜１０と、単結晶Ｓｉ基板１の主表面に
製作した回路素子とが外気から保護される。
【００１５】このように製造された磁気センサにおいて
は、単結晶Ｓｉ基板１の主表面に作製したＮＰＮトラン
ジスタ、及び図示しないＰＮＰトランジスタ，拡散抵
抗，コンデンサ等の回路素子をＡｌ等の配線材料９によ
り電気的に接続して、電気回路として機能させている。
は、単結晶Ｓｉ基板１の主表面に作製したＮＰＮトラン
ジスタ、及び図示しないＰＮＰトランジスタ，拡散抵
抗，コンデンサ等の回路素子をＡｌ等の配線材料９によ
り電気的に接続して、電気回路として機能させている。
【００１６】上記のように、本実施例によると、Ａｌ等
の配線材料９のパターニングのためのウェットエッチン
グの際、単結晶Ｓｉ基板１の裏面にシリコン酸化膜から
なる絶縁膜４が形成されているため、単結晶Ｓｉ基板１
とＡｌ等の配線材料９は、エッチング液に対してフロー
ティング電位となる。そのため、エッチング液と単結晶
Ｓｉ基板１とＡｌ等の配線材料９を通してエッチングの
化学反応による電圧が発生しない。その結果、すべての
Ａｌ等の配線材料９においてエッチングレートが等しく
なり、Ａｌ等の配線材料９の配線幅のばらつきやエッチ
ング残りのない良好なエッチングを行うことができる。
の配線材料９のパターニングのためのウェットエッチン
グの際、単結晶Ｓｉ基板１の裏面にシリコン酸化膜から
なる絶縁膜４が形成されているため、単結晶Ｓｉ基板１
とＡｌ等の配線材料９は、エッチング液に対してフロー
ティング電位となる。そのため、エッチング液と単結晶
Ｓｉ基板１とＡｌ等の配線材料９を通してエッチングの
化学反応による電圧が発生しない。その結果、すべての
Ａｌ等の配線材料９においてエッチングレートが等しく
なり、Ａｌ等の配線材料９の配線幅のばらつきやエッチ
ング残りのない良好なエッチングを行うことができる。
【００１７】この発明は前記実施例に限定されるもので
はなく、例えば、Ａｌ等の配線金属は、Ａｌ以外にもＡ
ｌ−Ｓｉ系やＡｌ−Ｓｉ−Ｃｕ系であってもよい。さら
には、前記実施例では、バイポーラトランジスタを集積
化した磁気センサについて説明したが、Ｃ−ＭＯＳ，Ｂ
ｉ−ＣＭＯＳ等のＭＯＳＦＥＴ上に形成した磁気センサ
にも適用できる。
はなく、例えば、Ａｌ等の配線金属は、Ａｌ以外にもＡ
ｌ−Ｓｉ系やＡｌ−Ｓｉ−Ｃｕ系であってもよい。さら
には、前記実施例では、バイポーラトランジスタを集積
化した磁気センサについて説明したが、Ｃ−ＭＯＳ，Ｂ
ｉ−ＣＭＯＳ等のＭＯＳＦＥＴ上に形成した磁気センサ
にも適用できる。
【００１８】又、前記実施例では、裏面に形成する絶縁
膜としてシリコン酸化膜を用いたが、その他に、シリコ
ンナイトライドよりなる膜（ＳｉｘＮｙ）や、有機樹
脂、例えばレジストや、ポリイミド膜を塗布してもよ
い。
膜としてシリコン酸化膜を用いたが、その他に、シリコ
ンナイトライドよりなる膜（ＳｉｘＮｙ）や、有機樹
脂、例えばレジストや、ポリイミド膜を塗布してもよ
い。
【００１９】また、表面保護膜としてシリコンナイトラ
イド膜（ＳｉｘＮｙ）について述べたが、ＳｉＯＮ等の
他の窒化膜を保護膜として用いてもよい。さらには、保
護膜としてこれら窒化膜に加え、最終保護膜として上層
にポリイミド膜を被着するようにしてもよい。
イド膜（ＳｉｘＮｙ）について述べたが、ＳｉＯＮ等の
他の窒化膜を保護膜として用いてもよい。さらには、保
護膜としてこれら窒化膜に加え、最終保護膜として上層
にポリイミド膜を被着するようにしてもよい。
【００２０】また、単結晶Ｓｉ基板１の裏面に形成した
絶縁膜は、除去しなくてもよい。
絶縁膜は、除去しなくてもよい。
【００２１】
【発明の効果】上記のように本発明によれば、配線のパ
ターニング工程においてすべての配線材料において化学
反応エッチングのみが進行するため、すべての配線材料
においてエッチングレートが等しくなり、配線幅のばら
つきや、配線のエッチング残りは発生しないという効果
がある。
ターニング工程においてすべての配線材料において化学
反応エッチングのみが進行するため、すべての配線材料
においてエッチングレートが等しくなり、配線幅のばら
つきや、配線のエッチング残りは発生しないという効果
がある。
【図１】磁気抵抗素子薄膜までを形成した半導体装置の
断面図である。
断面図である。
【図２】磁気センサの要部断面図である。
【図３】図２中のＡ部を拡大した断面図である。
【図４】絶縁膜を形成し基板と電極とのコンタクト部を
設けるまでの断面図である。
設けるまでの断面図である。
【図５】基板裏面に絶縁膜を形成した断面図である。
【図６】Ａｌ配線を形成した断面図である。
【図７】基板裏面の絶縁膜を除去した断面図である。
【図８】強磁性磁気抵抗素子薄膜を堆積した断面図であ
る。
る。
【図９】強磁性磁気抵抗素子薄膜をパターニングした断
面図である。
面図である。
１ 単結晶Ｓｉ基板 ２ Ｎ+ 型埋込層 ３ Ｎ- 型エピタキシャル層 ４ シリコン酸化膜 ５ Ｐ+ 型素子分離領域 ６ Ｐ+ 型拡散領域 ７，８ Ｎ+ 型拡散領域 ９ Ａｌ等の配線材料 １０ 強磁性磁気抵抗素子薄膜 １１ 表面保護膜 １４ シリコン酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉野 好 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内
Claims (3)
- 【請求項１】 半導体基板上に半導体素子を形成した
後、前記半導体基板上に第１の絶縁膜を形成し、前記半
導体素子との接続をとるためのコンタクトホールを前記
第１の絶縁膜に形成する工程と、 配線材料を該第１の絶縁膜を含む前記半導体基板表面上
に堆積し、所望の配線パターンに形成するパターニング
工程と、 を含む半導体装置の製造方法において、 少なくとも前記パターニング工程の前に前記半導体基板
の裏面に第２の絶縁膜を形成する絶縁膜形成工程を付加
することを特徴とした半導体装置の製造方法。 - 【請求項２】 前記パターニング工程後に、前記第２の
絶縁膜を除去する工程を付加したことを特徴とする請求
項１記載の半導体装置の製造方法。 - 【請求項３】 前記パターニング工程後に、パターン化
された前記配線材料に重なるように、前記第１の絶縁膜
上に金属薄膜からなる受動素子を形成する工程を付加し
たことを特徴とする請求項１もしくは２に記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5015393A JPH06232122A (ja) | 1993-02-02 | 1993-02-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5015393A JPH06232122A (ja) | 1993-02-02 | 1993-02-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232122A true JPH06232122A (ja) | 1994-08-19 |
Family
ID=11887494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5015393A Pending JPH06232122A (ja) | 1993-02-02 | 1993-02-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06232122A (ja) |
-
1993
- 1993-02-02 JP JP5015393A patent/JPH06232122A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06503693A (ja) | 共集積薄膜共振器及び能動デバイスを含む高周波発振器 | |
| JPH1154478A (ja) | シリコン基板における陽極化成方法及び表面型の加速度センサの製造方法 | |
| JPH06122982A (ja) | アルミニウムを主成分とする金属薄膜のエッチング液組成物 | |
| JPH06232122A (ja) | 半導体装置の製造方法 | |
| JP2870340B2 (ja) | 半導体装置の製造方法 | |
| JP2882442B2 (ja) | 半導体装置の製造方法 | |
| JP3341435B2 (ja) | 半導体装置の製造方法 | |
| JP2906877B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004282514A (ja) | 圧電共振子回路およびその製造方法 | |
| JPH08213621A (ja) | 電子素子及びその製造方法 | |
| JP2003218431A (ja) | 磁気トンネル接合素子の製法 | |
| JP2943541B2 (ja) | 磁気抵抗素子およびその製造方法 | |
| JP2946983B2 (ja) | 磁気抵抗素子 | |
| JPS5810855B2 (ja) | タソウハイセンコウゾウノセイホウ | |
| JP2626200B2 (ja) | 集積化磁気センサの製造方法 | |
| JPS63244772A (ja) | 半導体装置のコンタクトホ−ル | |
| JPH10209521A (ja) | 磁気抵抗素子を有する半導体装置 | |
| JP2004266207A (ja) | 抵抗体を備えた半導体装置の製造方法 | |
| JPS61125015A (ja) | 半導体装置の製造方法 | |
| JPS63227039A (ja) | 半導体装置の製造方法 | |
| JP2797351B2 (ja) | 半導体集積回路の製造方法 | |
| JPS58148444A (ja) | 集積回路の製造方法 | |
| JPS60115265A (ja) | 半導体装置及びその製造方法 | |
| JP2002026101A (ja) | 半導体評価用素子 | |
| JPH06224489A (ja) | 抵抗装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990622 |