JPS61125015A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61125015A JPS61125015A JP24660884A JP24660884A JPS61125015A JP S61125015 A JPS61125015 A JP S61125015A JP 24660884 A JP24660884 A JP 24660884A JP 24660884 A JP24660884 A JP 24660884A JP S61125015 A JPS61125015 A JP S61125015A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline silicon
- emitter
- silicon layer
- ion milling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置の製造方法、特に超高周波トランジ
スタの製造方法に関するものである。
スタの製造方法に関するものである。
（従来の技術およびその問題点）
一般に超高周波バイポーラ・トランジスタは、その特性
上の要求からペース・エミッタ間距離やエミツタ幅をせ
まくすると同時に接合を浅く形成する必要がある。この
ために１エミツタ不純物を含んだ多結晶クリコンをエミ
ッタ拡散源として使う技術が採用され、又、電極メタル
のパターンニング形成にはイオンミリング法ドライエツ
チング技術が使われている。これらの従来から知られて
いる製法によりつくられた超高周波トランジスタには次
のような欠点があった。
上の要求からペース・エミッタ間距離やエミツタ幅をせ
まくすると同時に接合を浅く形成する必要がある。この
ために１エミツタ不純物を含んだ多結晶クリコンをエミ
ッタ拡散源として使う技術が採用され、又、電極メタル
のパターンニング形成にはイオンミリング法ドライエツ
チング技術が使われている。これらの従来から知られて
いる製法によりつくられた超高周波トランジスタには次
のような欠点があった。
すなわち、エミッタ領域の上部にある多結晶シリコン層
に近接してペース電極を形成する際に両者が完全に接触
するか、又それに近い状態になりやすくエミッタ・ペー
ス間のショート又ハＢ ｖＥＢＯ劣化による不良が多発
するという欠点があった。
に近接してペース電極を形成する際に両者が完全に接触
するか、又それに近い状態になりやすくエミッタ・ペー
ス間のショート又ハＢ ｖＥＢＯ劣化による不良が多発
するという欠点があった。
第２図を参照しながら従来の方法を説明する。
半導体基板１の表面に酸化膜３を設け、エツチングによ
り開口を設けた後拡散によってペース領域２を形成する
。その後再度酸化膜を付けてエミッタを形成する窓を設
は不純物を含んだ多結晶シリコン層４を付着させ熱拡散
によりエミッタ領域１０を形成する。
り開口を設けた後拡散によってペース領域２を形成する
。その後再度酸化膜を付けてエミッタを形成する窓を設
は不純物を含んだ多結晶シリコン層４を付着させ熱拡散
によりエミッタ領域１０を形成する。
このように拡散工程を終った半導体基板１に白全７リサ
イド層５を形成後全表面にスパッタ法でチタン６−白金
７−金８の多層金属層を被覆しフォトレジストの様な゛
樹脂膜をマスクとしてイオンミリング装置を使いアルゴ
ンガス（真空度５Ｘ１０６Ｔｏｒｒ電圧５００ｖ電流０
．４６Ａの条件）でエツチングする。実験テークではエ
ツチング速度が金ためこれらの速度を考慮して、下地チ
タン層６が５００Ａ位残るように時間を設定した。次に
エツチング液（Ｈ，Ｏ，＋Ｈ，Ｏ＋ＮＨ，０Ｈ）＝（５
：５：１）で、残りのチタン層を除去して第１図に示す
ようにエミッタおよびベース電極を形成する。
イド層５を形成後全表面にスパッタ法でチタン６−白金
７−金８の多層金属層を被覆しフォトレジストの様な゛
樹脂膜をマスクとしてイオンミリング装置を使いアルゴ
ンガス（真空度５Ｘ１０６Ｔｏｒｒ電圧５００ｖ電流０
．４６Ａの条件）でエツチングする。実験テークではエ
ツチング速度が金ためこれらの速度を考慮して、下地チ
タン層６が５００Ａ位残るように時間を設定した。次に
エツチング液（Ｈ，Ｏ，＋Ｈ，Ｏ＋ＮＨ，０Ｈ）＝（５
：５：１）で、残りのチタン層を除去して第１図に示す
ようにエミッタおよびベース電極を形成する。
素子の高周波特性を向上させる為にはかかる製造法にお
いて、ベース・エミッタ間距離９をせまくすることを要
求される。さらに目合せのずれ等によりベース電極が多
結晶シリコン層４近傍まで接近、あるいは多結晶シリコ
ン層に接触してエミッタ・ベース間にショートを起すこ
とが多々あった。
いて、ベース・エミッタ間距離９をせまくすることを要
求される。さらに目合せのずれ等によりベース電極が多
結晶シリコン層４近傍まで接近、あるいは多結晶シリコ
ン層に接触してエミッタ・ベース間にショートを起すこ
とが多々あった。
本発明の目的は、上記のような欠点を除きエミッタ・ベ
ース間にショートを生じることのない半導体装置の製造
方法を提供することである。
ース間にショートを生じることのない半導体装置の製造
方法を提供することである。
（問題点を解決するための手段）
本発明は、通常の拡散法によりベース領域エミッタ領域
を形成し、多層金属をイオンｚ ’）フグ法で電極パタ
ーンを形成する半導体装置の製造方法において、イオン
ミリング法で電極パターンを形成した後多結晶シリコン
層の襄出部をウェット法で選択的にエツチング除去する
工程を含むことを特徴とする。エツチング液としては弗
酸硝酸系液を用いる。
を形成し、多層金属をイオンｚ ’）フグ法で電極パタ
ーンを形成する半導体装置の製造方法において、イオン
ミリング法で電極パターンを形成した後多結晶シリコン
層の襄出部をウェット法で選択的にエツチング除去する
工程を含むことを特徴とする。エツチング液としては弗
酸硝酸系液を用いる。
（実施例）
次に第１図により本発明の一実施例を説明する。
第１図は本発明方法によって製造した半導体装置の断面
図を示している。上記第２図の従来例と同様にして拡散
工程を終えた半導体基板１の多結晶シリコン層４および
ベース電極形成のための露出部に白金シリサイド層５を
形成後、表面にスパッタ法でチタン６−白金７−金８の
多層金属を被覆し樹脂膜をマスクとしてイオンミリング
等ドライエツチング技術で下地チタン層６を５ｏｏＡ位
残るよう時間設定し、残りのチタン層を弗酸硝酸系＝１
：５でウェットエツチングして除去する。ここまでは第
２図をもとに説明した従来方法と同じである。
図を示している。上記第２図の従来例と同様にして拡散
工程を終えた半導体基板１の多結晶シリコン層４および
ベース電極形成のための露出部に白金シリサイド層５を
形成後、表面にスパッタ法でチタン６−白金７−金８の
多層金属を被覆し樹脂膜をマスクとしてイオンミリング
等ドライエツチング技術で下地チタン層６を５ｏｏＡ位
残るよう時間設定し、残りのチタン層を弗酸硝酸系＝１
：５でウェットエツチングして除去する。ここまでは第
２図をもとに説明した従来方法と同じである。
次に多結晶シリコン層４上の白金シリサイド層５をイオ
ンミリング装置内で前記条件で３０〜６０秒間エツチン
グ除去し多結晶表面を露出させ、多結晶シリコン層４の
露出部分を弗酸硝酸系液触液でエツチングして除去する
。
ンミリング装置内で前記条件で３０〜６０秒間エツチン
グ除去し多結晶表面を露出させ、多結晶シリコン層４の
露出部分を弗酸硝酸系液触液でエツチングして除去する
。
このように多結晶シリコン層の露出部分を除去すると第
１図かられかるようにエミツタ多結晶シリコン層をベー
ス電極間の距離９′がひろくとれ、エミッタ・ベースシ
ョートが殆んど発生しなくなる。
１図かられかるようにエミツタ多結晶シリコン層をベー
ス電極間の距離９′がひろくとれ、エミッタ・ベースシ
ョートが殆んど発生しなくなる。
（発明の効果）
以上説明したように本発明によれば、高周波特性を向上
させるべく素子寸法を微細化した超高周波用バイポーラ
トランジスタのエミッタ・ベース間のショートによる不
良を激減させることができ、信頼性も著しく向上させる
ことができる。
させるべく素子寸法を微細化した超高周波用バイポーラ
トランジスタのエミッタ・ベース間のショートによる不
良を激減させることができ、信頼性も著しく向上させる
ことができる。
第１図は本発明により製造した半導体素子の断面図、第
２図は従来法による半導体素子の断面図である。 １・・・・・・半導体基板、２・・・・−・ベース領域
、３・・・・・・酸化膜、４・・・・・・多結晶シリコ
ン層、５・・・・・・白金７リサイド層、６・・・・・
・チタン層、７・・・・・・白金層、８・・・・・・金
層、９．９’・・・・・・エミッタ・ベース電極間距離
、１０・・・・・・エミッタ領域。 −１−二１、 代理人 弁理士 内 原 晋、・−゛）・−一−
２′
２図は従来法による半導体素子の断面図である。 １・・・・・・半導体基板、２・・・・−・ベース領域
、３・・・・・・酸化膜、４・・・・・・多結晶シリコ
ン層、５・・・・・・白金７リサイド層、６・・・・・
・チタン層、７・・・・・・白金層、８・・・・・・金
層、９．９’・・・・・・エミッタ・ベース電極間距離
、１０・・・・・・エミッタ領域。 −１−二１、 代理人 弁理士 内 原 晋、・−゛）・−一−
２′
Claims (1)
- 多層金属層をイオンミリング法で電極パターン形成す
る工程と前記イオンミリング後多結晶シリコン層の露出
部を選択的にウェット法でエッチング除去する工程とを
有することを特徴とする半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24660884A JPS61125015A (ja) | 1984-11-21 | 1984-11-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24660884A JPS61125015A (ja) | 1984-11-21 | 1984-11-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61125015A true JPS61125015A (ja) | 1986-06-12 |
Family
ID=17150936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24660884A Pending JPS61125015A (ja) | 1984-11-21 | 1984-11-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61125015A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5094979A (en) * | 1989-03-03 | 1992-03-10 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating semiconductor device |
-
1984
- 1984-11-21 JP JP24660884A patent/JPS61125015A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5094979A (en) * | 1989-03-03 | 1992-03-10 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61182230A (ja) | 半導体ウエーハの反応性スパツタクリーニング | |
| JPS5847852B2 (ja) | 半導体装置における埋込みコンタクトの形成方法 | |
| JPH0380338B2 (ja) | ||
| JP2932469B2 (ja) | ホール素子及びその製造方法 | |
| JPS61125015A (ja) | 半導体装置の製造方法 | |
| JPH0682652B2 (ja) | シリコン熱酸化膜の形成方法 | |
| JPH05259182A (ja) | 自己整列した接点窓 | |
| JPS6143484A (ja) | 半導体装置の電極形成方法 | |
| JP2761334B2 (ja) | 半導体装置の製法 | |
| JPH04208535A (ja) | 半導体装置の製造方法 | |
| KR810001161B1 (ko) | 경사진 단면을 갖도록 실리콘 산화물을 식각시키는 방법 | |
| JPH05267205A (ja) | 半導体装置の製造方法 | |
| JPH03276633A (ja) | 半導体装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPH03165515A (ja) | コンタクトの形成方法 | |
| JPS6362352A (ja) | 半導体装置の製造方法 | |
| JPS63204742A (ja) | 半導体装置の製造方法 | |
| JPH01286330A (ja) | 半導体装置の製造方法 | |
| JPS59184532A (ja) | 半導体装置の製造方法 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS60163466A (ja) | 半導体装置の製造方法 | |
| JPH0744161B2 (ja) | 半導体装置の製造方法 | |
| JPS6226574B2 (ja) | ||
| JPS6196735A (ja) | 導体パタ−ン形成方法 | |
| JPS6053086A (ja) | 化合物半導体集積回路の製造法 |