JPS6053086A - 化合物半導体集積回路の製造法 - Google Patents
化合物半導体集積回路の製造法Info
- Publication number
- JPS6053086A JPS6053086A JP16034883A JP16034883A JPS6053086A JP S6053086 A JPS6053086 A JP S6053086A JP 16034883 A JP16034883 A JP 16034883A JP 16034883 A JP16034883 A JP 16034883A JP S6053086 A JPS6053086 A JP S6053086A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ion implantation
- mask
- heat
- films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 150000001875 compounds Chemical class 0.000 title claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 238000000137 annealing Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 abstract 2
- 238000010438 heat treatment Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000011521 glass Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241001181114 Neta Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- WHOPEPSOPUIRQQ-UHFFFAOYSA-N oxoaluminum Chemical compound O1[Al]O[Al]1 WHOPEPSOPUIRQQ-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は化合物半導体を用いたＭＥＳＦＥＴ（Ｍｅｔａ
ｌ−８ｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆ
ｅｃｔ’ｌ’ｒａｎｓｉｓｔｏｒ ）の集積回路の製造
方法に関する。
ｌ−８ｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆ
ｅｃｔ’ｌ’ｒａｎｓｉｓｔｏｒ ）の集積回路の製造
方法に関する。
ＧａＡｓの集積回路に用いられるＭＥＳＦＥＴの製造法
は種々の方法が知られているが、その一方として高集積
化のために、ゲート電極となるべき場所に積層膜よシな
るマスク全形成し、これをイオン注入のマスクとしてｎ
＋層を形成し、後にこのマスクをゲート金属でおきかえ
るゲート後行セルファジイン法と呼ばれる技術が知られ
ている。しかし従来はこの積層膜が高耐熱性でないため
、注入不純物の活性化のためのアニール工程の前にこの
マスクを除去する必要があったシ（例えば日経エレクト
ロニクス、１９８２年１１月８日号１０５負）、またマ
スク形成の際にＧａＡｓ表面を露出してしまうため素子
の特性が劣化してしまうなどの欠点があった。
は種々の方法が知られているが、その一方として高集積
化のために、ゲート電極となるべき場所に積層膜よシな
るマスク全形成し、これをイオン注入のマスクとしてｎ
＋層を形成し、後にこのマスクをゲート金属でおきかえ
るゲート後行セルファジイン法と呼ばれる技術が知られ
ている。しかし従来はこの積層膜が高耐熱性でないため
、注入不純物の活性化のためのアニール工程の前にこの
マスクを除去する必要があったシ（例えば日経エレクト
ロニクス、１９８２年１１月８日号１０５負）、またマ
スク形成の際にＧａＡｓ表面を露出してしまうため素子
の特性が劣化してしまうなどの欠点があった。
本発明は従来のゲート後行セルファライン技術の欠点を
改良し、特性のすぐれたＧａＡＳ集積回路の製造法を提
供することにある。
改良し、特性のすぐれたＧａＡＳ集積回路の製造法を提
供することにある。
（発明の概要〕
本発明ではイオン注入のマスクとして５ｊ０２゜Ｓ １
３Ｎ４Ｐ ＳＧ （リンガラス）等の積層膜を用いて、
イオン注入後のアニール工程でもこの積層膜の除去を不
必要とし、またマスクのパターン加工の際、第１層の膜
を完全に除去しないことにより、パターン加工の際のダ
メージ、不純物等がらＧａＡＳ表面を保護する。
３Ｎ４Ｐ ＳＧ （リンガラス）等の積層膜を用いて、
イオン注入後のアニール工程でもこの積層膜の除去を不
必要とし、またマスクのパターン加工の際、第１層の膜
を完全に除去しないことにより、パターン加工の際のダ
メージ、不純物等がらＧａＡＳ表面を保護する。
以下実施例により本発明を説明する。第１図（ａ）のよ
うにＱ ａ Ａ ｓ基板（１）にフォトレジスト３をマ
スクとしてイオン注入によ９１層２を形成する。次いで
厚さ１０００人の５ｊ０２層４％８０００人の５ｔ３Ｎ
４層５．３０００人のＰＳＧ層６を第１図（ｂ）のよう
に形成する。この積層膜の上に第１図（Ｃ）のように所
定のパターンをもったフォトレジスト３′を設け、こね
をマスクとして、層６および層５を第１図（ｄ）のよう
にＣＦ ４ ガスを用いたドライエツチング加工をする
。所定の場所をフォトレジスト３で覆った後、加工され
た積層膜５，６をマスクとして第１図（ｅ）のようにｎ
′″層７を注入する。フォトレジスト３を除去ののち、
試料を８００Ｃ２０分の熱処理を行ない、注入された１
層２およびｎ＋層７を活性化する。このとき積層膜５お
よび６は高耐熱性の膜なので、加工された形状をアニー
ル後も保つことができる。このため、第１図（ｆ）のよ
うに積層膜４および５をサイドエッチ加工したのちにオ
ーミック電極８を形成すれば、積層膜がマスクとなるた
め、オーミック電極８の位置と０４層７の位Ｉｔ金精度
よく合わせることができる。
うにＱ ａ Ａ ｓ基板（１）にフォトレジスト３をマ
スクとしてイオン注入によ９１層２を形成する。次いで
厚さ１０００人の５ｊ０２層４％８０００人の５ｔ３Ｎ
４層５．３０００人のＰＳＧ層６を第１図（ｂ）のよう
に形成する。この積層膜の上に第１図（Ｃ）のように所
定のパターンをもったフォトレジスト３′を設け、こね
をマスクとして、層６および層５を第１図（ｄ）のよう
にＣＦ ４ ガスを用いたドライエツチング加工をする
。所定の場所をフォトレジスト３で覆った後、加工され
た積層膜５，６をマスクとして第１図（ｅ）のようにｎ
′″層７を注入する。フォトレジスト３を除去ののち、
試料を８００Ｃ２０分の熱処理を行ない、注入された１
層２およびｎ＋層７を活性化する。このとき積層膜５お
よび６は高耐熱性の膜なので、加工された形状をアニー
ル後も保つことができる。このため、第１図（ｆ）のよ
うに積層膜４および５をサイドエッチ加工したのちにオ
ーミック電極８を形成すれば、積層膜がマスクとなるた
め、オーミック電極８の位置と０４層７の位Ｉｔ金精度
よく合わせることができる。
さらに第１図（ｇ）のように積層膜４，５．ｅをフォト
レジスト３′で埋め込んだ後、積層膜を除去し、第１図
（ｈ）のように、積層膜を除去したその場所にゲート電
極９を形成すれば、ゲート電極９の位置は１層２の位置
に精度よく合わせることが可能となる。
レジスト３′で埋め込んだ後、積層膜を除去し、第１図
（ｈ）のように、積層膜を除去したその場所にゲート電
極９を形成すれば、ゲート電極９の位置は１層２の位置
に精度よく合わせることが可能となる。
第１図（ｄ）において第１層の耐熱性膜をＧａＡＳの表
面から除去しない理由は、イオン注入のマスクとなる積
層膜５，６が耐熱性の膜であるため一般に加工が困難で
あり、その加工にはドライエツチング等ＱａＡｓにダメ
ージ、不純物を与えやすい手段を用いる必要があハこの
ためＱ ａ Ａ ｓ表面を保護する必要が生じるからで
ある。
面から除去しない理由は、イオン注入のマスクとなる積
層膜５，６が耐熱性の膜であるため一般に加工が困難で
あり、その加工にはドライエツチング等ＱａＡｓにダメ
ージ、不純物を与えやすい手段を用いる必要があハこの
ためＱ ａ Ａ ｓ表面を保護する必要が生じるからで
ある。
以上のように本発明のようにＧａＡＳの表面を保護した
状態で耐熱性積層膜を加工してイオン注入のマスクとす
れば、注入層と電極を精度よく位置合わせすることが可
能となり、集積回路の作製上極めて有用である。
状態で耐熱性積層膜を加工してイオン注入のマスクとす
れば、注入層と電極を精度よく位置合わせすることが可
能となり、集積回路の作製上極めて有用である。
実施例では半導体としてＱａＡｓを用いたが、Ｑａｐ、
ＩｎＰ等他の化合物半導体においても同様に有用である
。また耐熱性膜の例としてＳ ’ ０２ ＋Ｓ！ａＮ４
．ＰＳＧを示したが、注入不純物の活性化ア＝ −ル（
Ｑ ａＡｓの場合８００〜８５（１）でその形状を保て
る材料であればこれに限らず、ＢＳＧ（ホウ素ガラス）
、 Ａｌ２Ｏ２さらにＷ、ＷＳｉ 等の高融点物質も
使用できる。
ＩｎＰ等他の化合物半導体においても同様に有用である
。また耐熱性膜の例としてＳ ’ ０２ ＋Ｓ！ａＮ４
．ＰＳＧを示したが、注入不純物の活性化ア＝ −ル（
Ｑ ａＡｓの場合８００〜８５（１）でその形状を保て
る材料であればこれに限らず、ＢＳＧ（ホウ素ガラス）
、 Ａｌ２Ｏ２さらにＷ、ＷＳｉ 等の高融点物質も
使用できる。
第１図（ａ）〜（ｈ）は本発明による集積回路の作製工
程を示す図である。 １・・・化合物半導体基板、２．７・・・イオン注入層
、３．３′・・・フォトレジスト、４．ｓ、６・・・耐
熱性第１頁の続き ［相］発明者 三島木 宏光 小平市上水ネタ事業本部
う 励１４５幡地 株式会社日立製作所コンビュー才バイス
開発センター内
程を示す図である。 １・・・化合物半導体基板、２．７・・・イオン注入層
、３．３′・・・フォトレジスト、４．ｓ、６・・・耐
熱性第１頁の続き ［相］発明者 三島木 宏光 小平市上水ネタ事業本部
う 励１４５幡地 株式会社日立製作所コンビュー才バイス
開発センター内
Claims (1)
- 【特許請求の範囲】 １、 イオン注入法によシ半導体中に電流通路を形成す
る工程において、千尋体上の所望領域に少くとも２層以
上の高耐熱性の膜を順次積層し、次いで第１層の膜を半
導体表面より除去することなく第２層以上の膜を所定の
パターンに加工してイオン注入のマスクとし、イオン注
入を行なう工程、次いで品耐熱性の膜よりなる該マスク
を除去することなくアニールを行なって、注入された不
純物を活性化する工程より成ることを特徴とする化合物
半導体集積回路の製造法。 ２ 上記の方法によるイオン注入およびアニールによっ
て、金属とのオーミーク接触を得るためのｎ＋の領域を
半導体中に形成し、次いでイオン注入のマスクとなった
高耐熱性の積層膜を除去し、除去したその場所にゲート
電極を形成することを特徴とする特１ｆ（−請求の範囲
第１項記載の化合物半導体集積回路の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16034883A JPS6053086A (ja) | 1983-09-02 | 1983-09-02 | 化合物半導体集積回路の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16034883A JPS6053086A (ja) | 1983-09-02 | 1983-09-02 | 化合物半導体集積回路の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6053086A true JPS6053086A (ja) | 1985-03-26 |
Family
ID=15713036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16034883A Pending JPS6053086A (ja) | 1983-09-02 | 1983-09-02 | 化合物半導体集積回路の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053086A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01233775A (ja) * | 1988-03-14 | 1989-09-19 | Rohm Co Ltd | Ｍｅｓ型半導体装置の製造方法 |
-
1983
- 1983-09-02 JP JP16034883A patent/JPS6053086A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01233775A (ja) * | 1988-03-14 | 1989-09-19 | Rohm Co Ltd | Ｍｅｓ型半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6053086A (ja) | 化合物半導体集積回路の製造法 | |
| US3592707A (en) | Precision masking using silicon nitride and silicon oxide | |
| US3847690A (en) | Method of protecting against electrochemical effects during metal etching | |
| JPS5918874B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS6143484A (ja) | 半導体装置の電極形成方法 | |
| JPS58122769A (ja) | 半導体装置の製造方法 | |
| JP3024258B2 (ja) | 化合物半導体装置の製造方法 | |
| JPS6025897B2 (ja) | 半導体装置の製造方法 | |
| JPS5852351B2 (ja) | 半導体装置の製造方法 | |
| JPS6169176A (ja) | 半導体装置の製造方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPS583252A (ja) | 半導体集積回路装置 | |
| JPS63202953A (ja) | 半導体装置の製造方法 | |
| JPS60128635A (ja) | 素子分離領域の形成方法 | |
| JPS6077467A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03165515A (ja) | コンタクトの形成方法 | |
| JPS5919357A (ja) | 半導体装置の製造方法 | |
| JPS6350014A (ja) | 半導体装置の製造方法 | |
| JPS58121643A (ja) | 半導体装置の製造方法 | |
| JPH0350722A (ja) | 半導体装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPS61125015A (ja) | 半導体装置の製造方法 | |
| JPS6161546B2 (ja) | ||
| JPH01179361A (ja) | 半導体素子製造方法 | |
| JPH02119222A (ja) | 半導体装置の製造方法 |