JPS5919357A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5919357A JPS5919357A JP13002182A JP13002182A JPS5919357A JP S5919357 A JPS5919357 A JP S5919357A JP 13002182 A JP13002182 A JP 13002182A JP 13002182 A JP13002182 A JP 13002182A JP S5919357 A JPS5919357 A JP S5919357A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon nitride
- nitride film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、シリコン窒化膜を用いた半導体装置の製造
方法における、同窒化膜の耐酸化性に関するものである
。
方法における、同窒化膜の耐酸化性に関するものである
。
従来、シリコン窒化膜を用いた半導体装置の製造方法、
特にシリコン基板による集積回路装置等の製造方法にお
いては、シリコン窒化膜はその耐酸化性を利用した基板
の部分的酸化、いわゆる選択酸化の工程に用いられるこ
とが多い。以下図に従って従来例の説明を行なう。
特にシリコン基板による集積回路装置等の製造方法にお
いては、シリコン窒化膜はその耐酸化性を利用した基板
の部分的酸化、いわゆる選択酸化の工程に用いられるこ
とが多い。以下図に従って従来例の説明を行なう。
第１図にその一例を示す。第１図（ａ）において（１）
はシリコン基板、（２）は同基板の主表面上に形成され
たシリコン酸化膜、（３）は同酸化膜上に形成されたシ
リコン窒化膜である。
はシリコン基板、（２）は同基板の主表面上に形成され
たシリコン酸化膜、（３）は同酸化膜上に形成されたシ
リコン窒化膜である。
ｓ１図（ａ）の構造に対し、次いで写真製版技術等によ
り、シリコン窒化膜の一部を除去し、第１図（ｂ）の構
造を得る。同図において（４）はレジストである。
り、シリコン窒化膜の一部を除去し、第１図（ｂ）の構
造を得る。同図において（４）はレジストである。
次に、イオン注入法等により、上記シリコン窒化膜の除
去された部分からシリコン基板に対し、ボロン等をイオ
ン注入し、レジストを除去した後、同シリコン基板を酸
化性雰囲気中で熱処理する。
去された部分からシリコン基板に対し、ボロン等をイオ
ン注入し、レジストを除去した後、同シリコン基板を酸
化性雰囲気中で熱処理する。
第１図（Ｃ）は上記熱処理後、残存したシリコン窒化膜
を除去した後の断面構造である。同図において（２）は
シリコン基板が選択酸化されてシリコン酸化膜となった
領域である。
を除去した後の断面構造である。同図において（２）は
シリコン基板が選択酸化されてシリコン酸化膜となった
領域である。
この様に、シリコン窒化膜を用いた従来の選択酸化法で
は、写真製版技術によるレジストをマスりとじて、不必
要な部分のシリコン窒化膜を除去した後に、酸化性雰囲
気中で熱処理を行なっていた。
は、写真製版技術によるレジストをマスりとじて、不必
要な部分のシリコン窒化膜を除去した後に、酸化性雰囲
気中で熱処理を行なっていた。
前述のごとく、従来法では、レジストのマスクによるシ
リコン窒化膜の除去工程が必要であるが、そのことはレ
ジストとシリコン窒化膜の密着性の良し悪し、又除去に
伴うサイドエツチング効果等により、レジストによるパ
ターンがいかに正確に形成されていても、最終的なパタ
ーン及び形状に精度と再現性を欠いていた。
リコン窒化膜の除去工程が必要であるが、そのことはレ
ジストとシリコン窒化膜の密着性の良し悪し、又除去に
伴うサイドエツチング効果等により、レジストによるパ
ターンがいかに正確に形成されていても、最終的なパタ
ーン及び形状に精度と再現性を欠いていた。
この発明は、上記の一例にみられる従来のものの欠点に
鑑み、かつ、シリコン窒化膜の半導体装置製造工程にお
ける応用例を拡大する意味も含めてなされたもので、イ
オン注入技術を用いることにより、パターン形成の精度
と再現性を高めることを目的としている。
鑑み、かつ、シリコン窒化膜の半導体装置製造工程にお
ける応用例を拡大する意味も含めてなされたもので、イ
オン注入技術を用いることにより、パターン形成の精度
と再現性を高めることを目的としている。
以下、この発明の一実施例を図によって説明する。
まず、第２図（ａｌに示す様に、シリコン半導体基板（
１）の主表面上にシリコン酸化膜（２）を形成し、その
上にシリコン窒化膜（３）を形成する。続いて、写真製
版技術によりシリコン窒化膜（３）上に、必要とするレ
ジストパターン（４）を形成する。これを第２図（ｂ）
に示す。
１）の主表面上にシリコン酸化膜（２）を形成し、その
上にシリコン窒化膜（３）を形成する。続いて、写真製
版技術によりシリコン窒化膜（３）上に、必要とするレ
ジストパターン（４）を形成する。これを第２図（ｂ）
に示す。
！２図（ｂ）に示された半導体基板上のシリコン窒化膜
に対し、たとえばリンを、イオン注入法により注入する
。
に対し、たとえばリンを、イオン注入法により注入する
。
この時の注入条件としては、イオンがレジスト（４）を
通過しない程度のエネルギーであればいくらでもよく、
また注入量及び注入角度についても、用途・目的に応じ
て任意に設定してよい。
通過しない程度のエネルギーであればいくらでもよく、
また注入量及び注入角度についても、用途・目的に応じ
て任意に設定してよい。
第２図（ｃ）は、レジストを除去後、酸化性雰囲気中で
熱処理したものである。（イ）はリンのイオン注入によ
りシリコン窒化膜の耐酸化性が弱まり酸化膜化したもの
である。
熱処理したものである。（イ）はリンのイオン注入によ
りシリコン窒化膜の耐酸化性が弱まり酸化膜化したもの
である。
次に本発明を適用した、実験例について説明する。
まず、第２図ｆａ）のシリコン半導体基板（１）として
Ｐ 形＜ＩＩＤのシリコン基板を用い、この上に１００
０大の熱酸化膜（２）及び４００人のシリコン窒化膜（
３）を形成する。続いて、第２図（ｂｌに示す様に、写
真製版技術を用いてレジスト（４）により必要とするパ
ターンを形成した後、シリコン半導体基板（１）に対し
、リンをイオン注入技術により注入した。注入条件は、
注入量を５ Ｘ １０” 、 Ｉ Ｘ １０”、 ２
Ｘ １０１０１６ａｔｏ ／ｃｒＡとし、いづれの場合
も注入エネルギーを２５Ｋｅｙとした。
Ｐ 形＜ＩＩＤのシリコン基板を用い、この上に１００
０大の熱酸化膜（２）及び４００人のシリコン窒化膜（
３）を形成する。続いて、第２図（ｂｌに示す様に、写
真製版技術を用いてレジスト（４）により必要とするパ
ターンを形成した後、シリコン半導体基板（１）に対し
、リンをイオン注入技術により注入した。注入条件は、
注入量を５ Ｘ １０” 、 Ｉ Ｘ １０”、 ２
Ｘ １０１０１６ａｔｏ ／ｃｒＡとし、いづれの場合
も注入エネルギーを２５Ｋｅｙとした。
注入エネルギーについては、注入された不純物の最大濃
度になる深さが、上記シリコン窒化膜（３）の膜厚のほ
ぼ中心になる様に選んだ。
度になる深さが、上記シリコン窒化膜（３）の膜厚のほ
ぼ中心になる様に選んだ。
次に、シリコン半導体基板を１０５０８ＣのＨ２１０２
雰囲気中で約７時間熱酸化を行なった。その断面は第２
図（ｃｌのようになる。
雰囲気中で約７時間熱酸化を行なった。その断面は第２
図（ｃｌのようになる。
レジストにより選択的にリンがイオン注入された領域（
イ）の酸化膜厚の測定結果は下記に示す。
イ）の酸化膜厚の測定結果は下記に示す。
また、リンがイオン注入されていない領域については、
シリコン窒化膜（３）がまだ幾分残存しており、耐酸化
性に変化のないことを示していた。
シリコン窒化膜（３）がまだ幾分残存しており、耐酸化
性に変化のないことを示していた。
このように、半導体基板主表面上に形成された 。
シリコン窒化膜に対して、選択的にリンをイオン注入し
た後、半導体基板を酸化性雰囲気中で熱処理することに
より、イオン注入された窒化膜のみを選択的に他の窒化
膜より早く酸化膜に変えることができる。
た後、半導体基板を酸化性雰囲気中で熱処理することに
より、イオン注入された窒化膜のみを選択的に他の窒化
膜より早く酸化膜に変えることができる。
シリコン窒化膜のイオン注入による耐酸化性の度合いは
、注入される不純物の注入量に依存するから、第２図（
ｃｌに示されるシリコン基板上の酸化膜（イ）の厚みも
、酸化温度・時間及び注入量によって正確に制御できる
。また、レジストパターンをマスクとしたイオン注入が
基本であるから、最終的に形成されるパターンや形状に
、従来法の様なレジストの密着性やサイドエッチ等によ
る精度の低下が少ない。
、注入される不純物の注入量に依存するから、第２図（
ｃｌに示されるシリコン基板上の酸化膜（イ）の厚みも
、酸化温度・時間及び注入量によって正確に制御できる
。また、レジストパターンをマスクとしたイオン注入が
基本であるから、最終的に形成されるパターンや形状に
、従来法の様なレジストの密着性やサイドエッチ等によ
る精度の低下が少ない。
なお、第２図に示された本発明の一実施例において、（
ｂｌ図のリンのイオン注入の前に、たとえばボロン等の
異種の不純物を基板側へ注入するという方法を併用して
も差支えない。
ｂｌ図のリンのイオン注入の前に、たとえばボロン等の
異種の不純物を基板側へ注入するという方法を併用して
も差支えない。
上記実施例においては、シリコン基板主表面上に形成さ
れたシリコン窒化膜に対する、リンの選択的イオン注入
について説明したが、基板は半導体ならば何でもよく、
注入不純物も絶縁膜の耐酸化性を変化させるものであれ
ば、異種の不純物の組み合わせでもよく、注入回数も条
件等を変えて何回でもよい。まｔこ、絶縁膜もシリコン
窒化膜に限らない。
れたシリコン窒化膜に対する、リンの選択的イオン注入
について説明したが、基板は半導体ならば何でもよく、
注入不純物も絶縁膜の耐酸化性を変化させるものであれ
ば、異種の不純物の組み合わせでもよく、注入回数も条
件等を変えて何回でもよい。まｔこ、絶縁膜もシリコン
窒化膜に限らない。
以上の様に、本発明によれば、半導体基板主表面上に形
成された絶縁膜に対してイオン注入法により選択的に不
純物を注入した後、半導体基板を酸化性雰囲気中で熱処
理することにより、パターン精度の向上と再現性を大巾
に改善することができる。
成された絶縁膜に対してイオン注入法により選択的に不
純物を注入した後、半導体基板を酸化性雰囲気中で熱処
理することにより、パターン精度の向上と再現性を大巾
に改善することができる。
第１図（ａｔ （ｂ） （ｃ）は、従来法によるシリコ
ン窒化膜を用いたシリコン基板の選択酸化法の一例を示
す断面図である。 図中（１）ｉ；ｔＰ形のシリコン基板、（２）はシリコ
ン酸化膜、（３）はシリコン窒化膜、（４）はレジスト
、（２）はシリコン基板の酸化による酸化膜領域である
。 第２図は、本発明による一実施例を示す断面図で、（支
）はシリコン窒化膜が酸化膜化したものを示す。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 葛野信− 第１図 第２図
ン窒化膜を用いたシリコン基板の選択酸化法の一例を示
す断面図である。 図中（１）ｉ；ｔＰ形のシリコン基板、（２）はシリコ
ン酸化膜、（３）はシリコン窒化膜、（４）はレジスト
、（２）はシリコン基板の酸化による酸化膜領域である
。 第２図は、本発明による一実施例を示す断面図で、（支
）はシリコン窒化膜が酸化膜化したものを示す。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 葛野信− 第１図 第２図
Claims (2)
- （１）半導体基板主表面上に絶縁膜を形成し、この絶縁
膜に対し、全面または一部選択的に不純物をイオン注入
しｔコ後、上記半導体基板を酸化性雰囲気中で熱処理す
ることを特徴とする半導体装置の製造方法。 - （２）半導体基板をシリコン、イオン注入する不純物を
リン、絶縁膜をシリコン窒化膜としたことを特徴とする
特許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13002182A JPS5919357A (ja) | 1982-07-24 | 1982-07-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13002182A JPS5919357A (ja) | 1982-07-24 | 1982-07-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5919357A true JPS5919357A (ja) | 1984-01-31 |
| JPS6366419B2 JPS6366419B2 (ja) | 1988-12-20 |
Family
ID=15024199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13002182A Granted JPS5919357A (ja) | 1982-07-24 | 1982-07-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5919357A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999010924A1 (en) * | 1997-08-25 | 1999-03-04 | Advanced Micro Devices, Inc. | Reduction of charge loss in nonvolatile memory cells by phosphorous implantation into pecvd nitride/oxynitride films |
| JP2007250734A (ja) * | 2006-03-15 | 2007-09-27 | Yamaha Corp | シリコン酸化膜形成法、容量素子の製法及び半導体装置の製法 |
-
1982
- 1982-07-24 JP JP13002182A patent/JPS5919357A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999010924A1 (en) * | 1997-08-25 | 1999-03-04 | Advanced Micro Devices, Inc. | Reduction of charge loss in nonvolatile memory cells by phosphorous implantation into pecvd nitride/oxynitride films |
| JP2007250734A (ja) * | 2006-03-15 | 2007-09-27 | Yamaha Corp | シリコン酸化膜形成法、容量素子の製法及び半導体装置の製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6366419B2 (ja) | 1988-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4253888A (en) | Pretreatment of photoresist masking layers resulting in higher temperature device processing | |
| US4292156A (en) | Method of manufacturing semiconductor devices | |
| JPS6174350A (ja) | 半導体装置の製造方法 | |
| JPS5919357A (ja) | 半導体装置の製造方法 | |
| US3592707A (en) | Precision masking using silicon nitride and silicon oxide | |
| JPS5984436A (ja) | 半導体装置の製造方法 | |
| JPH03116968A (ja) | 半導体装置の製造方法 | |
| JPH04115525A (ja) | 半導体素子の製造方法 | |
| JP4171122B2 (ja) | 半導体素子のツインウエル形成方法 | |
| RU2102816C1 (ru) | Способ легирования твердого тела | |
| JPS59964A (ja) | 半導体装置の製造方法 | |
| JPS5861625A (ja) | 半導体装置の製造方法 | |
| JPH06167802A (ja) | 位相シフトマスクの製造方法 | |
| JPS59172725A (ja) | 半導体装置の製造方法 | |
| JPS597222B2 (ja) | 半導体装置の製造方法 | |
| JPS61198730A (ja) | 半導体装置製造のエツチング方法 | |
| JPS6023499B2 (ja) | 半導体装置の製法 | |
| JPS5923515A (ja) | 不純物拡散方法 | |
| JPH06291179A (ja) | 半導体装置の製法 | |
| JPS55107244A (en) | Manufacture of semiconductor device | |
| JPS61136233A (ja) | 半導体装置の製造方法 | |
| JPS59143329A (ja) | 半導体装置の製造方法 | |
| JPS63211761A (ja) | 半導体装置の製造方法 | |
| JPH06163450A (ja) | 半導体装置の製造方法 | |
| JPS6053086A (ja) | 化合物半導体集積回路の製造法 |