JPS5923515A - 不純物拡散方法 - Google Patents
不純物拡散方法Info
- Publication number
- JPS5923515A JPS5923515A JP13349382A JP13349382A JPS5923515A JP S5923515 A JPS5923515 A JP S5923515A JP 13349382 A JP13349382 A JP 13349382A JP 13349382 A JP13349382 A JP 13349382A JP S5923515 A JPS5923515 A JP S5923515A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- film
- impurity
- oxide film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 title claims abstract description 53
- 238000009792 diffusion process Methods 0.000 title claims abstract description 47
- 239000010408 film Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 239000010409 thin film Substances 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 238000001035 drying Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 6
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、同一の不純物拡散源を用い、１回の熱拡散
により同一の半導体基板上に表面濃度の異なる２つの不
純物拡散層を同時に形成する不純物拡散方法に関するも
のである。
により同一の半導体基板上に表面濃度の異なる２つの不
純物拡散層を同時に形成する不純物拡散方法に関するも
のである。
従来例の構成とその問題点
従来、表面濃度の異なる２種類の不純物拡散層を得るに
は、拡散保護膜を選択開口し、不純物を蒸着、熱拡散さ
せるという一連の工程を、それぞれの不純物拡散層に対
して行なう方法がとれている。この一連の工程を第１図
（ａ）〜（ｆ）の工程流れ図に示す。
は、拡散保護膜を選択開口し、不純物を蒸着、熱拡散さ
せるという一連の工程を、それぞれの不純物拡散層に対
して行なう方法がとれている。この一連の工程を第１図
（ａ）〜（ｆ）の工程流れ図に示す。
第１図（ａ）、 （ｄ）は、選択開口後、（ｂ）、 （
ｅ）は、不純物の半導体基板への蒸着後、（ｃ）、 （
ｆ）は、熱拡散後の半導体基板縦断面を示す。
ｅ）は、不純物の半導体基板への蒸着後、（ｃ）、 （
ｆ）は、熱拡散後の半導体基板縦断面を示す。
まず、第１図（ａ）で、半導体基板１上の拡散保護膜２
に開口を設ける。ついで、第１図（ｂ）のように、この
間口部に第１の不純物源注入領域３ａを形成する。次に
、第１図（Ｃ）のように、拡散熱処理によって、第１の
不純物拡散導入領域３ｂを形成する。
に開口を設ける。ついで、第１図（ｂ）のように、この
間口部に第１の不純物源注入領域３ａを形成する。次に
、第１図（Ｃ）のように、拡散熱処理によって、第１の
不純物拡散導入領域３ｂを形成する。
そして、第１図（ｄ）で、半導体基板１上の拡散保護膜
２の他部にもう１つの開口を設け、この開口を通じて、
第１図（ｅ）のように、第２の不純物源注入領域４ａを
形成し、さらにこの半導体基板を拡散熱処理して、第１
図ｆのように第２の不純物拡散導入領域４ｂを形成する
。
２の他部にもう１つの開口を設け、この開口を通じて、
第１図（ｅ）のように、第２の不純物源注入領域４ａを
形成し、さらにこの半導体基板を拡散熱処理して、第１
図ｆのように第２の不純物拡散導入領域４ｂを形成する
。
この方法によれば、拡散の熱処理を２度実施することに
なり、熱処理工程に長時間を要する。
なり、熱処理工程に長時間を要する。
加えて、」二記方法を適用する中で、特に同一元素の不
純物拡散層を、拡散深さが１０μｍ以上の深い拡散層を
得る場合には、熱拡散時間が大きくなり半導体集積回路
の製造に要する日数、費用の面での経費の増大は問題点
のひとつである。
純物拡散層を、拡散深さが１０μｍ以上の深い拡散層を
得る場合には、熱拡散時間が大きくなり半導体集積回路
の製造に要する日数、費用の面での経費の増大は問題点
のひとつである。
発明の目的
この発明は、上記問題点を除去し、同一元素の不純物拡
散層で、表面濃度の異なる２種類の不純物拡散層を一回
の熱処理により同時に、同一基板上形成することを可能
としたもので、以下、その実施例を第２図とともに説明
する。
散層で、表面濃度の異なる２種類の不純物拡散層を一回
の熱処理により同時に、同一基板上形成することを可能
としたもので、以下、その実施例を第２図とともに説明
する。
発明の構成
第２図は、この発明の一実施例である不純物拡散法を示
す工程流れ図である。図において、１０は選択開口部に
形成された薄い酸化膜、１１は固相拡散不純物源である
不純物を含有した薄膜、１２は低濃度不純物拡散層、１
３は高濃度不純物拡散層である。
す工程流れ図である。図において、１０は選択開口部に
形成された薄い酸化膜、１１は固相拡散不純物源である
不純物を含有した薄膜、１２は低濃度不純物拡散層、１
３は高濃度不純物拡散層である。
実施例の説明
寸ず、シリコン半導体基板１上に、熱酸化膜２を１０５
０’Ｃ〜１１００℃の温度で５ＯＯＯ八〜１００００人
形成し、低濃度に不純物を拡散する所望領域の酸化膜を
弗酸等で選択食刻して、開口１４を形成する。〔図（ａ
）〕。次いで、９００℃〜１０００℃の温度でシリコン
半導体基板全体を酸化し、上記開口部に５００人〜１６
０００人の薄い酸化膜１０を形成する〔図（ｂ）〕。次
いで、高濃度に不純物を拡散する領域の酸化膜を弗酸等
で選択食刻し、開口１５を形成し〔図（Ｃ）〕、この基
板表面に不純物も含有する液体を塗布、乾燥して形成し
た薄膜１１を拡散不純物源として１２００℃〜１２５０
℃の温度。
０’Ｃ〜１１００℃の温度で５ＯＯＯ八〜１００００人
形成し、低濃度に不純物を拡散する所望領域の酸化膜を
弗酸等で選択食刻して、開口１４を形成する。〔図（ａ
）〕。次いで、９００℃〜１０００℃の温度でシリコン
半導体基板全体を酸化し、上記開口部に５００人〜１６
０００人の薄い酸化膜１０を形成する〔図（ｂ）〕。次
いで、高濃度に不純物を拡散する領域の酸化膜を弗酸等
で選択食刻し、開口１５を形成し〔図（Ｃ）〕、この基
板表面に不純物も含有する液体を塗布、乾燥して形成し
た薄膜１１を拡散不純物源として１２００℃〜１２５０
℃の温度。
酸化雰囲気中で熱処理すると、シリコン基板１と薄膜拡
散不純物源１１との間に、薄い酸化膜１０が介在する開
口部１４の領域においては、薄い酸化膜が、不純物のシ
リコン基板１への拡散を妨害。
散不純物源１１との間に、薄い酸化膜１０が介在する開
口部１４の領域においては、薄い酸化膜が、不純物のシ
リコン基板１への拡散を妨害。
制限し、シート抵抗８０〜３０００７口の低濃度不純物
拡散層１２が得られ、一方、シリコン基板１と薄膜拡散
不純物源１１が直接接触している開口１６の領域におい
ては、上記低濃度不純物拡散層に比しシート抵抗１５〜
２６Ω／口の高濃度不純物拡散層１３が得られる。
拡散層１２が得られ、一方、シリコン基板１と薄膜拡散
不純物源１１が直接接触している開口１６の領域におい
ては、上記低濃度不純物拡散層に比しシート抵抗１５〜
２６Ω／口の高濃度不純物拡散層１３が得られる。
発明の効果
以上のように、低濃度不純物拡散層と高濃度不純物拡散
層を同時に形成する方法は、例えば、相補型ＮＰＮ／Ｐ
ＮＰ）ランジスタ形成プロセスにおける、ＮＰＮ）ラン
ジスタ埋込コレクタ高濃度Ｎ型不純物拡散層と、バーチ
カルＰＮＰトランジスタの埋込コレクタＰ型不純物拡散
層とＰ型シリコン基板との間を分離するための低濃度Ｎ
型不純物拡散層とを、１回の拡散処理にょ９回時形成す
るのに有効であり、半導体集積回路の製造時間の短縮、
製造費用の低減等に、すぐれた効果を有するものである
。
層を同時に形成する方法は、例えば、相補型ＮＰＮ／Ｐ
ＮＰ）ランジスタ形成プロセスにおける、ＮＰＮ）ラン
ジスタ埋込コレクタ高濃度Ｎ型不純物拡散層と、バーチ
カルＰＮＰトランジスタの埋込コレクタＰ型不純物拡散
層とＰ型シリコン基板との間を分離するための低濃度Ｎ
型不純物拡散層とを、１回の拡散処理にょ９回時形成す
るのに有効であり、半導体集積回路の製造時間の短縮、
製造費用の低減等に、すぐれた効果を有するものである
。
第１図（ａ）〜（ｆ）は、従来法による不純物の拡散を
説明するための半導体基板の縦断面図である。第２図（
ａ）〜（ｅ）は本発明の実施例方法を説明するための各
工程における半導体基板の縦断面図である。 １・・・・・・半導体基板、２・・・・・・酸化膜、３
ｂ・・・・不純物拡散層、４ｂ・・・・・・不純物拡散
層、１４・・・・・・低濃度不純物拡散開口、１０・・
・・・・薄い酸化膜、１６・・・・・・高濃度不純物拡
散開口、１１・・・・・・不純物含有薄膜、１２・・・
・・・低濃度不純物拡散層、１３・・・・・・高濃度不
純物拡散層。
説明するための半導体基板の縦断面図である。第２図（
ａ）〜（ｅ）は本発明の実施例方法を説明するための各
工程における半導体基板の縦断面図である。 １・・・・・・半導体基板、２・・・・・・酸化膜、３
ｂ・・・・不純物拡散層、４ｂ・・・・・・不純物拡散
層、１４・・・・・・低濃度不純物拡散開口、１０・・
・・・・薄い酸化膜、１６・・・・・・高濃度不純物拡
散開口、１１・・・・・・不純物含有薄膜、１２・・・
・・・低濃度不純物拡散層、１３・・・・・・高濃度不
純物拡散層。
Claims (2)
- （１）半導体基板面に設けた拡散保護膜に第１の開口を
形成した後、前記第１の開口に薄い酸化膜を形成する工
程と、上記薄い酸化膜を形成した前記第１の開口以外の
領域において、拡散保護膜に第２の開口を形成する工程
と、基板全面に拡散不純物を被着する工程と、基板に不
純物を導入する熱処理工程とをそなえた不純物拡散方法
。 - （２）拡散不純物源が、不純物を含有する液体を塗布、
乾燥して形成した不純物含有薄膜でなる特許請求の範囲
第１項に記載の不純物拡散方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13349382A JPS5923515A (ja) | 1982-07-29 | 1982-07-29 | 不純物拡散方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13349382A JPS5923515A (ja) | 1982-07-29 | 1982-07-29 | 不純物拡散方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5923515A true JPS5923515A (ja) | 1984-02-07 |
Family
ID=15106052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13349382A Pending JPS5923515A (ja) | 1982-07-29 | 1982-07-29 | 不純物拡散方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5923515A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193022A (ja) * | 1993-12-24 | 1995-07-28 | Nec Corp | 半導体装置の製造方法 |
| WO2010090090A1 (ja) * | 2009-02-05 | 2010-08-12 | シャープ株式会社 | 半導体装置の製造方法および半導体装置 |
-
1982
- 1982-07-29 JP JP13349382A patent/JPS5923515A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193022A (ja) * | 1993-12-24 | 1995-07-28 | Nec Corp | 半導体装置の製造方法 |
| WO2010090090A1 (ja) * | 2009-02-05 | 2010-08-12 | シャープ株式会社 | 半導体装置の製造方法および半導体装置 |
| EP2395544A1 (en) * | 2009-02-05 | 2011-12-14 | Sharp Kabushiki Kaisha | Semiconductor device producing method and semiconductor device |
| JPWO2010090090A1 (ja) * | 2009-02-05 | 2012-08-09 | シャープ株式会社 | 半導体装置の製造方法および半導体装置 |
| EP2395544A4 (en) * | 2009-02-05 | 2013-02-20 | Sharp Kk | METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5917243A (ja) | 半導体装置の製造方法 | |
| JPS5923515A (ja) | 不純物拡散方法 | |
| US3541678A (en) | Method of making a gallium arsenide integrated circuit | |
| JPS5836505B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS6097662A (ja) | 半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6074613A (ja) | 半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPS5952550B2 (ja) | 半導体装置の製造方法 | |
| JPS60132372A (ja) | 半導体装置およびその製造方法 | |
| JPS603123A (ja) | 半導体装置の製造方法 | |
| JPS59186374A (ja) | 半導体装置の製法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPS63307720A (ja) | 半導体装置の製造方法 | |
| JPH04115525A (ja) | 半導体素子の製造方法 | |
| JPH038582B2 (ja) | ||
| JPH0936323A (ja) | 半導体装置の製造方法 | |
| JPS61198662A (ja) | 半導体装置の製造方法 | |
| JPS63307721A (ja) | 半導体装置の製造方法 | |
| JPS63314830A (ja) | 半導体装置の製造方法 | |
| JPS59132649A (ja) | 半導体固定記憶装置およびその製造方法 | |
| JPS5830158A (ja) | 半導体装置の製造方法 | |
| JPS6153740A (ja) | 半導体装置の製造方法 | |
| JPH0494567A (ja) | 半導体装置の製造方法 | |
| JPS6149417A (ja) | 埋没層の形成方法 |