JPS5917243A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5917243A
JPS5917243A JP12569182A JP12569182A JPS5917243A JP S5917243 A JPS5917243 A JP S5917243A JP 12569182 A JP12569182 A JP 12569182A JP 12569182 A JP12569182 A JP 12569182A JP S5917243 A JPS5917243 A JP S5917243A
Authority
JP
Japan
Prior art keywords
type
boron
diffusion layer
oxide film
gallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12569182A
Other languages
English (en)
Inventor
Shizunori Ooyu
大湯 静憲
Nobuyoshi Kashu
夏秋 信義
Masao Tamura
田村 誠男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12569182A priority Critical patent/JPS5917243A/ja
Publication of JPS5917243A publication Critical patent/JPS5917243A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、n型シリコン基板−1のp型拡散層の形成方
法に係り、特に、ガリウムおよびほう素のイオン打込み
によシ深いp型拡散層を形成するのに好適な半導体装置
の製造方法に関する。
従来、n型シリコン基板に深いp型拡散層を形成する方
法として、はう素の高温・長時間の拡散や、はう素よシ
拡散が速いアルミニウムやガリウムのアンプル拡散を用
いていた。
′ はう素の深い拡散においては、n型シリコン基板に
イオン打込みやBN対向拡散によシブレゾポジションし
たのち、非常に高温で長時間の拡散を行なっている。
例えば、基板fIk度が1xt015 (キャリヤ数/
(m’)のn型シリコン基板に、表面濃度が1XIO1
9(キャリヤ数之Cm3)で接合深さが20(μm)の
p型拡散層を形成する場合、はう素置がlXl015 
(個/Cm−2)のプレデポジションを行なった後、1
250tTで5時間のドライブイン拡散をする必要がち
9、プロセスの低温化および短時間化に対して問題があ
った。
また、アルミニウムやガリウムのアングル拡散において
は、アルミニウムやガリウムの蒸気圧が低いため、真空
間を10−’トール程度に保った封管中に、拡散源およ
びn型シリコン基板を入れて拡散を行なっている。
例えば、上8i2真空度に保った封管中でn型シリコン
基板(基板濃度=I X 1015cm−3)に−表面
濃度がlXlO19(キャリヤ数/Crn−3)で接合
深さが20(μm)のp型拡散層を形成する場合、12
50[で拡散するとして、アルミニウムでは、1時間程
度、ガリウムでは2時間程度の拡散で達成でき、はう素
に比べて非常に短時間ですむが、以下の様な問題があっ
た。
まず第1点は、装置やプロセスが複雑で量産性が低く、
コスト高になってしまう。
第2点として、アンプル拡散後、様々な熱処理プロセス
が入るので、シリコン基板のp型拡散層の表面附近のア
ルミニウムやガリウムが外向拡散して、表面附近のp型
キャリヤ濃度が低下してしまうため、アングル拡散後、
はう素拡散を行なって表面附近のp型キャリヤ濃度を補
なってやる必要があり、拡散プロセスが多くなるという
問題があった。
本発明の目的は、従来の深いp型拡散層を形成する方法
の有する上記問題点を解決し、ガリウムおよびほう素の
イオン打込みを用いることによシ、拡散プロセスが容易
で、短時間かつ比較的低温で、深いp型拡散層を形成す
ることのできる半導体装置の製造方法を提供することに
ある。
上記目的を達成するため、本発明は、以下の方法によL
  ”型シリコン基板にp型拡散層を形成するものであ
る。
n型シリコン基板表面上に、ガリウムイオン打込みの飛
程よシ充分厚く、かつ、はう素イオン打込みの飛程より
充分薄いシリコン酸化膜を形成し、さらに、ガリウムイ
オン打込みおよびほう素イオン打込みの飛程よシ充分薄
いシリコン窒化膜を形成する。
その後、上記シリコン窒化膜を通して上記シリコン酸化
膜中にガリウムイオン打込みを行ない、さらに、上記シ
リコン窒化膜および上記シリコン酸化膜を通して上記n
型シリコン基板中にほう素イオン打込みを行なう。
この試料を熱処理すると、窒化膜・酸化膜を通して上記
n型シリコン基板中に打込まれたほう素は活性化および
拡散して、p型拡散層が形成され、また、上記シリコン
酸化膜中に打込まれたガリウムは上記シリコン窒化膜を
マスクとして上記n型シリコン基板に効率良く拡散し、
はう素の拡散によるp型拡散層よシ深いガリウムによる
p型拡散層が形成される(これはガリウムの拡散係数が
ほう素よシー桁以上大きい事による)。
このように、本発明はp型拡散層の形成において、比較
的浅い部分はほう集鉱散層により、また、比較的深い部
分はガリウム拡散層によシ形成することをガリウムおよ
びほう素の同時イオン打込み、および同時熱処理により
達成できる。
また、通常シリコン基板中のほう素イオン打込み層は、
酸化性雰囲気中で熱処理すると、形成されるシリコン酸
化膜中に取シ込まれるため、シリコン基板中のほう素の
量は減少し、はう素の量の制御性が悪くなるが、本発明
においては、上記シリコン窒化膜が完全に酸化されるま
での熱処理において、はう素が充分深くシリコン基板に
拡散するため1.上記シリコン窒化膜を完全に酸化し、
ひきつづき酸化熱処理をしても、はう素のシリコン酸化
膜へ取シ込まれる量は無視できるほど小さい。
さらに、熱処理を酸化性雰囲気で行なうことによシ、上
記シリコン窒化膜を完全に酸化させることによシ、本発
明によりp型拡散層を形成したのちのホトエツチングが
、上記シリコン窒化膜およびシリコン酸化膜の2つの層
の複雑なものから、シリコン酸化膜のみの簡学なものに
なる。
以下、本発明を、電力用トランジスタの深いペース形成
および萬耐圧集積回路のアイソレーション形成に適用し
た実施例を用いて詳細に説明する。
実施例 まず、電力用トランジスタへの適用について、第1図〜
第6図を用いて説明する。
第1図に゛示すように、抵抗率が5Ω・αのn型シリコ
ン基板lの表面に、水蒸気酸素雰囲気中で1000t?
、30分の酸化によシ膜厚が0.3pmのシリコン酸化
膜2を形成し、さらに、通常のCVD法を用いて膜厚が
25nmのシリコン窒化膜3を形成し、通常のホトエツ
チング法により、ベース領域以外の部分のシリコン窒化
膜を除去した。
次に、第2図に示すように、水蒸気酸素雰囲気中で10
0OC,3時間の酸化を行ない、上記シリコン窒化膜3
をマスクとして、ベース領域以外の部分に、膜厚が0.
9μmのシリコン酸化膜4全形成した。
このとき、シリコン窒化膜3は、表面から10nm酸化
され、その膜上には膜厚15nmのシリコン酸化膜5が
形成された。
次に、第3図に示すように、ガリウムイオン6を100
 keyで5×1o15ions/crIT2  たけ
イオン打込みし、上記シリコン酸化膜5および上記シリ
コン窒化膜3全通して上記シリコン酸化膜2中に、およ
びシリ−コン酸化膜4中にガリウムイオン打込み層7を
形成したのち、はう素イメン8をio。
kevで2 X 10 ” 5ions /Crn” 
 だけイオン打込ミシ、上記のシリコン酸化膜5、シリ
コン窒化膜3およびシリコン酸化膜2を通してシリコン
基板l中にほう素イオン打込み層9を、また、シリコン
酸化膜4中にほう素イオン打込み層10を形成した。
その後、第4図に示すように、水蒸気酸素雰囲気中で、
1250r、2時間の熱処理を行ない、上記シリコン酸
化膜2中のガリウムをシリコン基板lに拡散し、深さ1
7μmのガリウム拡散層13を形成し、また、シリコン
基板l中の上記はう素イオン打込み層9のほう素を活性
化ならびに拡散させ、深さ10μmのほう集鉱散層14
を形成し、これらの拡散層をp型ベース拡散層とした。
このとき、p型拡散層上にあつ/ヒシリコン窒化膜は完
全に酸化され、p型拡散層上には膜厚が1.2μmのシ
リ−コン酸化膜11が形成され、また、p型拡散層以外
の領I或では、膜厚が2.3μmのシリコン酸化膜が形
成された。
次に、第5図に示すように、通常のホトエツチング法な
らびに熱拡散法によシ、表向濃度が5×102、”、c
m−3で接合深さが16μmのn型エミンタ拡散墳1シ
を形成した。
このとき、゛−゛ミ1、ツタ拡散層15は、酸化性雰囲
気中で12001r、5時間のシん拡散によシ形成すし
ているので、p型ベース拡散層のほう素およびガリウム
が拡散し、p型ベース拡散層の深さが22μm程度に達
する。
また、ここで、ガリウム拡散層13の表面附近のガリウ
ム濃度は、ガリウムの外向拡散によシ低下するが、はう
集鉱散層14のほう素により、p型キャリヤ濃度は保た
れている。
そして、第6図に示すように、通常のホトエッテング法
ならびにアルミニウム蒸着法により、エミッタ電極17
.ベース電極18およびコレクタ電極19を形成するこ
とによシ、電力用トランジスタを作製した。
このようにして得られた電力用トランジスタの特性は、
従来の方法で得られたものと同等であり、また、ベース
拡散層形成のだめの時間を、従来の方法に比べ半分以下
に短縮できた。
さらに、イオン打込み法を用いることにより、素子特性
のバラツキも軽減できるため、制御性が良くなシ、また
、プロセスの自動化・簡素化に期待が持てる。
次に、高耐圧集積回路の°アイソレーション形成への適
用について、第7図〜第1O図を用いて説明する。
第7図に示すように、p型シリコン基板20に、通常の
拡散法ならびにエピタキシャル成長法によシ、膜厚10
 μmでn型濃度5×1016crn−3の成長層21
およびn型埋込み層22の形成された基板を用いて、基
板表面上に通常の熱酸化法により膜厚0.2μmのシリ
コン酸化膜23を形成し、さらに、CVD法ならびにホ
トエツチング法により、アイソレーション領域に膜厚1
7nmのシリコン窒化膜を形成した。
その後、第8図に示すように、まず、水蒸気酸素雰囲気
中で10001r、1時間の酸化を行ない、シリコン窒
化膜24をマスクとして、膜厚0,5μmのシリコン酸
化膜25を形成したのち、ガリウムイオン26を60k
eyでl X 10 ”1ons /Cm2だけイオン
打込みし、シリコン酸化膜23および25中にガリウム
イオン打込み層27を形成した。
次に、通常のホトエツチング法を用いて、ベース領域と
すべき部分28のシリコン酸化膜25を除去したのち、
はう素イオン29を60 keyで1.5 X 101
5ions/crI? だけイオン打込みし、シリコン
窒化膜24のあるアイソレーション領域のエビ成長層2
1にほう素イオン打込み層30を、ベース領域とすべき
部分28のエビ成長層21にほう素イオン打込み層31
を形成した。
次に、第9図に示すように、乾燥窒素雰囲気中で115
01;、1時間の熱処理および、水蒸気酸素雰囲気中で
115Or、2時間の熱処理を行ない、深さ17μmの
ガリウム拡散層33および深さ4μmのほう集鉱散層3
4によりp型アインレーション領域を形成し、また、ベ
ース領域とすべき部分28に表面濃度がI X 101
9Cm−3で接合深さ4.2μmのp型ベース領域35
を形成した。
このとき、アイソレーション領域ではシリコン窒化膜が
全部酸化され膜厚0.7μmのシリコン酸化膜36が、
ベース領域では膜厚1,1μmのシリコン酸化膜37が
、またその他の部分では膜厚1.3μmのシリコン酸化
膜38が形成された。
そして、第10図に示すように、通常のホトエツチング
法、熱拡散法ならびにアルミニウム蒸着法によシ、n型
エミンタ拡散層39、n型コレクタコンタクト拡散層4
0、アイソレーション電極41、コレクタ電極42、ベ
ース電極43およびエミッタ電極44を形成することに
より、高耐圧集積回路を作製した。
この結果、本発明の方法によれば、アインレーショシ拡
散層形成のための時間は、半分以下にでき、また、アイ
ソレーション領域およびベース領域へのほう素イオン打
込みおよび拡散が同時にでき、プロセスが非常に簡素化
された。
以上説明したように、本発明によれば、比較的深いp型
拡散層を形成する際、浅い部分はは6素より、また深い
部分はガリウムによシ形成するため、ガリウムの拡散係
数の大きい利点を有効に利用でき、熱処理時間がほう集
鉱散のみによるものよシ半分以下ですみ、またプロセス
の低幅化が可能である。
また、イオン打込み法を用いるので、プロセスの制御性
が良く、プロセスの自動化・簡素化が期待できる。
さらに、本発明によシル型拡散層を形成゛する際、熱処
理を酸化性雰囲気で行なえば、ガリウム拡散のだめのシ
リコン窒化膜を完全に酸化できるため、シリコン窒化膜
除去工程を除くことができ、ホトエツチング工程がシリ
コン酸化膜のみの簡単なものにできる。
0の他、本発明によれば、深さが倍半分も異なるp型拡
散層が、同時打込みおよび同時熱処理により形成できる
ので、プロセスを1つ除くことができ、プロセスが短時
間化、簡素化される。
【図面の簡単な説明】
第1図乃至第6図は本発明を人心カトランジスタのベー
ス形成に適用した実施例を示す工程図、第7図乃至第1
O図は本発明を高耐圧集積回路に適用した実施例を示す
工程図である。 1 ・−n型シリコン基板、2,4,5,11,12゜
16.23,25,36,37.38・・・ンリコン酸
化膜、3.24・・・シリコン窒化膜、6.26・・・
カリウムイオン、7.27・・・ガリウムイオン打込み
層、8.29・・・はう素イオン、9,10,30゜3
1.32・・・はう素イオン打込み層、13.33・・
・ガリウム拡散層、14,36.37・・・はう集鉱散
層、15.39・・・n型エミッタ拡散層、17゜44
・・・エミッタ電極、18.43・・・ベース電極、1
9.42・・・コレクタ電極、20・・・n型シリコン
基板、21・・・n型エピタキシャル成長層、22・・
・第 12 第 2 図 策5図 閉 4 図 循 5 図

Claims (1)

  1. 【特許請求の範囲】 1、下記工程を含むことを特徴とする半導体装置の製造
    方法。 (1)n型シリコン基板表面にガリウムイオン打込みの
    飛程よシ充分厚く、はう素イオン打込みの飛程より充分
    薄い第1のシリコン酸化膜を形成し、さらに上記第1の
    シリコン酸化膜上に、p型拡散層を形成すべき部分のみ
    、ガリウムイオン打込みおよびほう素イオン打込みの飛
    程より充分薄いシリコン窒化膜を形成する工程、 (2)上記シリコン窒化膜をマスクとして、上記p型拡
    散層を形成すべき部分以外の領域に、ガリウムおよびほ
    う素イオン打込みのマスクとして効果を持つに充分な厚
    い第2のシリコン酸化膜を形成する工程、 (3)上記シリコン窒化膜を通して上記第1のシリコン
    酸化膜中にガリウムをイオン打込みし、甘た、上記シリ
    コン窒化膜および上記第1のシリコン酸化膜を通して、
    上記n型シリコン基板中にほう素をイオン打込みする工
    程、および (4)上記基板に熱処理を施し、上記n型シリコン基板
    のほう素を活性化および拡散させ、はう素拡散層を形成
    し、また、上記第1のシリコン酸化膜中のガリウムを上
    FiE: n型シリコン基板に拡散させ、上記はう素拡
    散層よシ深くまでガリウム拡散層を形成することによ!
    l)。 上記第1のシリコン酸化膜下の上記n型シリコン基板中
    にp型拡散層を形成する工程。 2、上記熱処理において、熱処理雰囲気を酸化性雰囲気
    として、上記シリコン窒化膜を全部酸化させることを特
    徴とする特許請求の範囲第1項記載の半導体装置の製造
    方法。 3、上記p型拡散層をアインレーション領域とし、上記
    p型拡散層に囲まれたn型層中にほう素のみによる浅い
    p型能動層を形成する際、上記ガリウムイオン打込み後
    、上記浅いp型能動層を形成する領域の上記第2のシリ
    コン酸化膜を除去し、」〕記n型層に所定のほう素イオ
    ン打込みおよび熱処理を行ない、上記p型拡散層および
    上記浅いp型能動層を同時に形成することを特徴とする
    特許請求の範囲第1項乃至第2項記載の半導体装置の製
    造方法。
JP12569182A 1982-07-21 1982-07-21 半導体装置の製造方法 Pending JPS5917243A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12569182A JPS5917243A (ja) 1982-07-21 1982-07-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12569182A JPS5917243A (ja) 1982-07-21 1982-07-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5917243A true JPS5917243A (ja) 1984-01-28

Family

ID=14916302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12569182A Pending JPS5917243A (ja) 1982-07-21 1982-07-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5917243A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5137838A (en) * 1991-06-05 1992-08-11 National Semiconductor Corporation Method of fabricating P-buried layers for PNP devices
US5185276A (en) * 1990-01-31 1993-02-09 International Business Machines Corporation Method for improving low temperature current gain of bipolar transistors
US6071807A (en) * 1996-12-25 2000-06-06 Sanyo Electric Company, Ltd. Fabrication method of semiconductor device including insulation film with decomposed organic content
US6214749B1 (en) * 1994-09-14 2001-04-10 Sanyo Electric Co., Ltd. Process for producing semiconductor devices
US6235648B1 (en) 1997-09-26 2001-05-22 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6268657B1 (en) 1995-09-14 2001-07-31 Sanyo Electric Co., Ltd. Semiconductor devices and an insulating layer with an impurity
US6288438B1 (en) 1996-09-06 2001-09-11 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6690084B1 (en) 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6794283B2 (en) 1998-05-29 2004-09-21 Sanyo Electric Co., Ltd. Semiconductor device and fabrication method thereof
US6917110B2 (en) 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185276A (en) * 1990-01-31 1993-02-09 International Business Machines Corporation Method for improving low temperature current gain of bipolar transistors
US5137838A (en) * 1991-06-05 1992-08-11 National Semiconductor Corporation Method of fabricating P-buried layers for PNP devices
US6214749B1 (en) * 1994-09-14 2001-04-10 Sanyo Electric Co., Ltd. Process for producing semiconductor devices
US6268657B1 (en) 1995-09-14 2001-07-31 Sanyo Electric Co., Ltd. Semiconductor devices and an insulating layer with an impurity
US6288438B1 (en) 1996-09-06 2001-09-11 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6071807A (en) * 1996-12-25 2000-06-06 Sanyo Electric Company, Ltd. Fabrication method of semiconductor device including insulation film with decomposed organic content
US6235648B1 (en) 1997-09-26 2001-05-22 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6690084B1 (en) 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6794283B2 (en) 1998-05-29 2004-09-21 Sanyo Electric Co., Ltd. Semiconductor device and fabrication method thereof
US6917110B2 (en) 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer

Similar Documents

Publication Publication Date Title
US3664896A (en) Deposited silicon diffusion sources
EP0094482B1 (en) Fabrication process for a shallow emitter, narrow intrinsic base transistor
US4279671A (en) Method for manufacturing a semiconductor device utilizing dopant predeposition and polycrystalline deposition
US3745070A (en) Method of manufacturing semiconductor devices
JPS5917243A (ja) 半導体装置の製造方法
JPH0834193B2 (ja) 半導体デバイスの製造方法
JPH01220438A (ja) 半導体装置の製造方法
JPS6386565A (ja) 半導体装置の製造方法
RU845678C (ru) Способ изготовлени ВЧ р- @ -р транзисторов
JPS5915499B2 (ja) 半導体装置およびその製造方法
JPS6043674B2 (ja) Mos電界効果トランジスタの製造方法
JPH0212941A (ja) 半導体装置の製造方法
JPS63144567A (ja) 半導体装置の製造方法
JPH05218069A (ja) Mosトランジスタおよびその製造方法
JPH0831468B2 (ja) 半導体装置の製造方法
JPH04357842A (ja) 半導体装置の製造方法
JPH0227813B2 (ja) Handotaisochinoseizohoho
JPH01291424A (ja) 半導体装置及びその製造方法
JPS58125823A (ja) 半導体装置の製造方法
JPH0479132B2 (ja)
JPH0212815A (ja) 半導体装置の製造方法
JPH04264754A (ja) 集積回路の製造方法
JPS627711B2 (ja)
JPS59112616A (ja) 半導体装置の製造方法
JPH0582743A (ja) 半導体素子の製造方法