JPH0834193B2 - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JPH0834193B2
JPH0834193B2 JP62000074A JP7487A JPH0834193B2 JP H0834193 B2 JPH0834193 B2 JP H0834193B2 JP 62000074 A JP62000074 A JP 62000074A JP 7487 A JP7487 A JP 7487A JP H0834193 B2 JPH0834193 B2 JP H0834193B2
Authority
JP
Japan
Prior art keywords
layer
silica
heat treatment
semiconductor body
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62000074A
Other languages
English (en)
Other versions
JPS62160718A (ja
Inventor
コルネリス・ヨセフ・アントニウス・マリア・フアン・ダレン
Original Assignee
フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フィリップス エレクトロニクス ネムローゼ フェンノートシャップ filed Critical フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Publication of JPS62160718A publication Critical patent/JPS62160718A/ja
Publication of JPH0834193B2 publication Critical patent/JPH0834193B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/92—Controlling diffusion profile by oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 この発明は、シリカ及びドーパントの酸化物より成る
層をシリコンの半導体物体の表面上に設け、その後ドー
パントの酸化物から半導体物体へのドーパントの輸送が
起こる温度で半導体物体を熱処理にかける半導体デバイ
スの製造方法に関する。
このような方法は、半導体物体中にドープ表面ゾーン
をそなえる半導体デバイスの製造に特に好適である。こ
れらのゾーンは、前記方法によって簡単で制御を正確に
しうる仕方で設けることができる。米国特許第3748198
号明細書では、冒頭に述べた種類の方法が開示され、そ
の中でシリカ及びドーパントの酸化物より成る層を半導
体物体の表面上に設けうる種々の方法が示される。例え
ば、この層は、適当な液体中にシリカ及び（酸化ホウ素
又は酸化ヒ素のような）ドーパントの酸化物を含有する
スラリーのスピニング（spinning）による塗布により設
けることができる。引き続く熱処理により、液体をスラ
リーから追い出し、かくして該層をいっそう高い密度に
する。また、この層は、シラン及びドーパントの水素化
物を酸素と半導体物体の表面上で反応させることにより
設けることもできる。また、目的の層は、そのような化
学蒸着法（CVD法）によっても得ることができる。ここ
に述べる第２のCVD法では、半導体物体の温度は約800℃
であり、他方、第１の（スラリー）方法では半導体物体
の温度は約200℃を超えない。
シリカ及びドーパントの酸化物の層を上記の既知の方
法で設けた後、半導体物体を1050℃で２〜４時間加熱し
ドーパントの酸化物から半導体物体中へのドーパントの
拡散を起こす。
実際には、シリカ及びドーパントの酸化物より成る層
を形成する前に半導体物体の表面にシリカ層を設ける。
半導体物体をドープしなければならない区域にこのシリ
カ層に窓を設ける。次に、シリカ及びドーパントの酸化
物よりなる層で全体を被覆するが、その結果、ここでは
該層は半導体物体と窓の範囲内でのみ接触状態にある。
熱処理の間に、ドーパントのその酸化物から半導体物体
への輸送は、窓の内でのみ起こる。この輸送は、シリカ
層を経ては起こらない。したがって、窓の横の寸法とほ
ぼ同じ大きさの横の寸法を有するドープ表面ゾーンが半
導体物体中に形成される。
シリカ及びドーパントの酸化物より成る層は通常のエ
ッチング剤中でシリカの下にある層と同じ速度でエッチ
ングされるので、シリカ及びドーパントの酸化物より成
る層を拡散方法の終了後除去することは、困難である。
したがって、実際、両層を全体半導体物体の表面から除
去し、その後で新たなシリカ層を再び設ける。その時生
成ドープ表面ゾーンと接触するための接触窓を後者の層
に設けることができる。
以上のことから、シリカ及びドーパントの酸化物より
なる層を拡散方法の終了後除去する必要がないことが極
めて望ましいことは、明らかである。いっそう詳細に
は、この層をシリカ及びドーパントの酸化物より成るス
ラリーによって設ける場合には、しかし、最新の半導体
デバイスではこの層は絶縁層として役立つのに十分な品
質を有しないことが分かった。このような層は、完全に
密度が高くなくピンホールを有する。
この発明の目的は、なかんずく、半導体物体をシリカ
及びドーパントの酸化物より成る層からドープし、その
後該層が除去される必要がなく、なかんずく絶縁層とし
て役立ちうることが可能な方法を提供することである。
この目的のために、この発明に従って、冒頭に述べた
方法は、熱処理を第１段階で塩化ホスホリル（POCl3）
又はホスフィン（PH3）、及び約25容量％までの酸素を
添加した不活性ガスを含む雰囲気中で行い、その後でこ
れを第２段階でほとんど乾燥した酸素雰囲気中で、次い
で第３段階で酸素及び水素を含む雰囲気中で行うことを
特徴とする。
熱処理の第１段階では、ドーパントのその酸化物から
半導体物体への実際の輸送が起こる。第２段階では、半
導体物体のシリコンがシリカ及びドーパントの酸化物の
層との遷移部の近くでシリカの薄層に転化される。ドー
パントのその後の半導体物体への輸送は、これにより不
可能になった。熱処理の第３段階では、半導体物体を更
に酸化する。
熱処理の第２段階の間に半導体物体の表面上にシリカ
薄層を形成することは、重要性が大きい。これにより、
表面準位が半導体物体とその表面上に存在する絶縁層と
の間の遷移部の近くで得られないようにする。熱処理の
第３段階を最初に第２段階を行うことなく行った場合、
表面準位が半導体物体とその上に存在する絶縁層との間
の遷移部の近くで得られ、これらの表面準位は、例え
ば、窒素又は水素中での熱処理により除去することがで
きないことが分かった。
熱処理の第１段階の間に半導体物体に達するドーパン
トの量は、熱処理の第２及び第３段階の間に更に半導体
物体中に拡散する。この発明に従う方法によって、比較
的浅いドープ半導体ゾーンを形成しうる。シリカ及びド
ーパントの酸化物より成る層を維持しうるので、その下
に形成するシリカ層は、所望の全絶縁厚さを得るために
余り厚くする必要がない。したがって、第３段階は比較
的短くすることができるので、拡散により形成される半
導体ゾーンは、比較的浅くなり、少なくとも絶縁層をそ
の厚さ全体の絶縁により形成しなければならない場合よ
りはるかに浅くすることができる。
この発明に従う方法の好ましい例は、シリカ及び五酸
化リンより成る層を半導体物体の表面上に設けることを
特徴とする。このような層によりｎ−形ゾーンが形成さ
れるという事実は別として、その使用は別の利点を与え
る。シリカ及び五酸化リンより成る層は、半導体物体が
加熱される温度で熱処理の間にわずかに流れ出す。した
がって、熱酸化物層及びその上に設けられたリン含有シ
リカ層より成る形成絶縁層は、半導体物体の表面上の段
で滑らかに広がる。したがって、半導体物体の表面上に
更に層を設ける問題は避けられる。
シリカ及び五酸化リンより成る層は、エタノール中に
シリカ及び五酸化リンを含有するスラリーのスピニング
による塗布により半導体物体の表面上に設けるのが好ま
しい。熱処理を行う前にリンの半導体物体への輸送がま
だほとんど起こらないように、このスラリーは、約200
℃の比較的低い温度で焼成することができる。したがっ
て、拡散により得られるべき半導体ゾーンの深さは、熱
処理を行う方法にのみ依存する。
シリカ及び五酸化リンを含有するスラリーを使用した
場合、熱処理の第１段階は、10〜20容量％の酸素を加え
た窒素の雰囲気中で行うのが好ましい。これにより、ス
ラリー層は、熱処理中その滑らかな表面を保持する。実
験から明らかなように、酸素のない場合、層にくぼみの
発生が可能となり、その結果、オレンジの皮の形の表面
が生じうる。塩化ホスホリル（POCl3）又はホスフィン
（PH3）を熱処理の第１段階の間に不活性雰囲気に添加
する場合、シリカ及び五酸化リンより成る層からのリン
の蒸発が妨げられ、約125mmの断面を有する大きなウエ
ーハ上でも均一なドーピングが得られる。
次に、この発明をいっそう詳細に例によって図面を参
照して説明する。
第１〜３図は、この発明に従う方法による半導体デバ
イスの製造の引き続く段階を断面で略図的に示す。
図面は、線図的であり、比例するものでない；特に横
方向の寸法は非常に誇張されている；図面において、同
一符号が対応する部分に使用される。集積回路に好適な
バイポーラトランジスタの製造を説明する。
出発材料は、約５・1015原子数/cm3のドーピング濃度
を有するｐ形基板２上に約７・1015原子数/cm3のドーピ
ング濃度を有するｎ形層３をエピタキシャルに堆積して
成る半導体物体１である。通常の方法で、基板２とエピ
タキシャル層３との間に約1020原子数/cm3のドーピング
濃度を有する埋め込みｎ形層４を設ける。エピタキシャ
ル層３は、約５・1016原子数/cm3のドーピング濃度を有
するｐ形分離ゾーン５により部分に分けられる。同じく
通常の方法で設けられ、約1020原子数/cm3のドーピング
濃度を有するｎ形接触ゾーン６は、埋め込み層４を接触
するのに役立つ。分離ゾーン５と埋め込み層４の間に囲
まれたエピタキシャル層３の部分７にトランジスタを設
ける。
通常の方法で、1018原子数/cm3のドーピング濃度を有
するＰ形ベースゾーン８を最初にｎ形ゾーン７に設け
る。なお、後者はトランジスタのコレクタゾーンとして
役立つ。続いて、半導体物体１をスチーム中1200℃に60
分間加熱することにより、半導体物体の表面９にシリカ
絶縁層10を設ける。シリカ層10は、このとき約１μｍの
厚さを有する。通常の方法で、エミッタゾーンを形成す
べき区域にシリカ層10に窓11を設ける。
次に、シリカ及びドーパント、この場合ヒ素又はリン
のようなｎ形を決定する元素、の酸化物より成る層12を
表面９及びシリカ層10上に設ける。次いで、ドーパント
のその酸化物から半導体物体１、この場合には、ベース
ゾーン８、への輸送が起こる温度で半導体物体１を熱処
理にかける。この発明に従って、熱処理は３段階で行わ
れる。第１段階は、塩化ホスホリル（POCl3）又はホス
フィン（PH3）、及び約25容量％までの酸素を加えた不
活性ガスを含む雰囲気中で行われる。ドーパントの輸送
は、シリカ層10の窓11内でのみ起こる。第１段階で、符
号13で図示した、ドーパント原子に富む表面層が得られ
る。第２段階で、半導体物体１のシリコンを、層12との
遷移部近くで薄いシリカ層に転化する。したがって、ド
ーパントの半導体物体１へのその後の輸送は、不可能に
なった。第３段階で、半導体物体を更に酸化して酸化物
層14をここで形成する。この処理の間に、ドーパントの
原子13は、ベースゾーン８に拡散し、そこでエミッタゾ
ーン15を形成する。このゾーンのドーピング濃度は、約
1020原子数/cm3である。
熱処理の第２段階はほとんど乾燥した酸素雰囲気中で
行われ、他方第３段階は酸素及び水素を含む雰囲気中で
行われる。
熱処理の第２段階を乾燥酸素中で行う場合、表面準位
がエミッタゾーン15とその上にある絶縁層14及び12との
間の遷移部で得られないようになることを確かめたのは
驚くべきことである。第２段階を除いて、熱処理の第３
段階を直ちに行う場合、窒素又は水素中での熱処理によ
ってさえ除去し得ない表面準位が得られる。
シリカ層14は、その厚さの大部分が熱処理の第３段階
の間に形成される。この段階は酸素及び水素より成る雰
囲気中で行うので、この段階は比較的迅速に行う。した
がって、原子13の拡散は比較的小さい。エミッタゾーン
15上の絶縁層の絶縁厚さは、酸化物層14の厚さによるの
みでなく濃縮スラリー層12によっても決まるので、第３
段階は更に比較的短時間続けるだけでよい。絶縁厚さを
酸化物層14の厚さによってのみ決定すべき場合には、第
３段階での熱処理は、はるかに長く続けねばならない。
したがって、比較的浅いドープゾーンをこの発明に従う
方法により得ることができる。
シリカ及び五酸化リンより成る層12は、エタノール中
の両酸化物のスラリーのスピニングによる塗布により表
面９上に設けることが好ましい。層12は、半導体物体１
を加熱する温度でわずかに流れ、その結果として熱処理
後層12は、窓11の縁部のような表面９上の段で斜めの縁
部16を示す。
層12のスラリーを焼成し、この段階でエタノールを層
から追出し高密度層を形成する場合、半導体物体を約20
0℃を超えない温度に加熱する。この温度で、層12から
半導体物体１へのドーパントの拡散は、起こらない。エ
ミッタゾーンの深さは、熱処理の三つの段階での操作に
よってのみ決まる。
シリカ及び五酸化リンを含有するスラリーを用いる場
合、熱処理の第１段階は、10〜20容量％の酸素を添加し
た窒素の雰囲気中で行うのが好ましい。これにより、ス
ラリー層は、熱処理の間滑らかな表面を保つ。酸素なし
では、実験が示すように、層にくぼみ生成が起こりうる
ので、オレンジの皮の形をした表面が得られうる。
層12の焼成段階の間に塩化ホスホリル（POCl3）又は
ホスフィン（PH3）を不活性雰囲気に添加する場合、層1
2からのリンの蒸発が妨げられる。したがって、大きな
半導体ウエーハ上に比較的均一なドープ半導体ゾーンを
形成することができる。
次の例において、上記方法を段階について詳細に示
す： イ．約0.2μｍの厚さを有し、スラリーのリットル当り3
00cm3のシリカ、300cm3の五酸化リン及び400cm3のエタ
ノールより成るスラリー層をそなえるウエーハを200℃
で約30分間焼成する。こうして約0.15μｍの厚さを有す
る濃縮スラリー層12が残る。
ロ．ウエーハを炉の中に入れ、900℃の温度に約45分間
加熱する。１分当り7600標準立方センチメートル（SC
C）の窒素と1200sccの酸素のガス混合物を炉に通す。
ハ．次いで、炉内温度を約990℃、すなわち、リン酸化
物から半導体物体へのリンの輸送が起こる温度に上昇さ
せる。スラリーからのリンの蒸発を避けるために１分当
り約75sccの塩化ホスホリル（POCl3）をロで述べたガス
混合物に添加する。熱処理のこの第１段階は、約45分間
続ける。
ニ．その後で、熱処理の第２段階の間、炉内温度は約97
5℃に下げられ、一方炉内のガス流は１分当り5000sccの
乾燥酸素流に変えられる。第２段階は約10分間続ける。
ホ．第３段階の間、炉内温度は約925℃にとどまるが、
ガス流は次いで１分当り4250sccの酸素と7500sccの水素
となる。この第３段階は約25分続ける。
ヘ．最初に、ウエーハを１分当り5000sccの窒素流中で
約50分間に室温に冷却する。
このように処理したウエーハの測定により、約２μｍ
の深さと1020原子数/cm3の表面濃度を有するｎ形半導体
ゾーンが約1018原子数/cm3のドーピング濃度を有するｐ
形シリコンウエーハ中に形成されたことがわかった。
【図面の簡単な説明】
第１〜３図は、この発明に従う方法による半導体デバイ
スの製造の引き続く段階を示す断面略図である。 １……半導体物体、２……ｐ形基板 ３……ｎ形エピタキシャル層 ４……埋め込みｎ形層、５……ｐ形分離ゾーン ６……ｎ形接触ゾーン、７……ｎ形層３の部分 ８……ｐ形ベースゾーン、９……半導体物体表面 10……シリカ絶縁層、11……窓 12……シリカ及びドーパントの酸化物より成る層 13……ドーパント原子に富む表面層 14……酸化物層、15……エミッタゾーン 16……斜めの縁部

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】シリカ及び五酸化リンより成る層をシリコ
    ンの半導体物体の表面上に設け、その後五酸化リンから
    半導体物体へのリンの輸送が起こる温度で半導体物体を
    熱処理にかける半導体デバイスの製造方法において、熱
    処理を第１段階では塩化ホスホリル（POCl3）又はホス
    フィン（PH3）、及び25容量％までの酸素を添加した不
    活性ガスを含む雰囲気中で、次いで第２段階で実質的に
    乾燥した酸素雰囲気中で、その後は第３段階で酸素及び
    水素を含む雰囲気中で行うことを特徴とする半導体デバ
    イスの製造方法。
  2. 【請求項２】シリカ及び五酸化リンより成る層をエタノ
    ール中にシリカ及び五酸化リンを含有するスラリーのス
    ピニングによる塗布により表面上に設ける特許請求の範
    囲第１項記載の方法。
  3. 【請求項３】熱処理の第１段階を10〜20容量％の酸素を
    添加した窒素の雰囲気中で行う特許請求の範囲第２項記
    載の方法。
  4. 【請求項４】熱処理を900〜1000℃の温度で行う特許請
    求の範囲第１、２又は３項記載の方法。
JP62000074A 1986-01-08 1987-01-05 半導体デバイスの製造方法 Expired - Fee Related JPH0834193B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8600022A NL8600022A (nl) 1986-01-08 1986-01-08 Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een doteringselement vanuit zijn oxide in een halfgeleiderlichaam wordt gediffundeerd.
NL8600022 1986-01-08

Publications (2)

Publication Number Publication Date
JPS62160718A JPS62160718A (ja) 1987-07-16
JPH0834193B2 true JPH0834193B2 (ja) 1996-03-29

Family

ID=19847387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62000074A Expired - Fee Related JPH0834193B2 (ja) 1986-01-08 1987-01-05 半導体デバイスの製造方法

Country Status (5)

Country Link
US (1) US4725564A (ja)
EP (1) EP0229427B1 (ja)
JP (1) JPH0834193B2 (ja)
DE (1) DE3675363D1 (ja)
NL (1) NL8600022A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5003039A (en) * 1988-11-18 1991-03-26 The United States Of America As Represented By The Secretary Of The Navy Amino phenyl containing curing agent for high performance phthalonitrile resin
EP0428732B1 (en) * 1989-03-23 1996-07-17 Oki Electric Industry Company, Limited Method of producing semiconductor devices
JP2742473B2 (ja) * 1991-03-26 1998-04-22 浜松ホトニクス株式会社 高速電圧測定装置
US5322805A (en) * 1992-10-16 1994-06-21 Ncr Corporation Method for forming a bipolar emitter using doped SOG
WO2013180244A1 (ja) * 2012-05-31 2013-12-05 富士電機株式会社 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3886569A (en) * 1970-01-22 1975-05-27 Ibm Simultaneous double diffusion into a semiconductor substrate
US3748198A (en) * 1970-01-22 1973-07-24 Ibm Simultaneous double diffusion into a semiconductor substrate
US3837873A (en) * 1972-05-31 1974-09-24 Texas Instruments Inc Compositions for use in forming a doped oxide film
US3789023A (en) * 1972-08-09 1974-01-29 Motorola Inc Liquid diffusion dopant source for semiconductors
US3852086A (en) * 1973-06-28 1974-12-03 Carborundum Co Solid diffusion sources for phosphorus doping
JPS5434767A (en) * 1977-08-24 1979-03-14 Hitachi Ltd Formation method of n-type layer
JPS5436176A (en) * 1977-08-26 1979-03-16 Sharp Corp Manufacture foe semiconductor junction forming coating substance
JPS5671936A (en) * 1979-11-19 1981-06-15 Toshiba Corp Diffusion of impurity
JPS5671933A (en) * 1979-11-19 1981-06-15 Toshiba Corp Impurity diffusion to semiconductor substrate
US4514440A (en) * 1983-12-12 1985-04-30 Allied Corporation Spin-on dopant method
US4490192A (en) * 1983-06-08 1984-12-25 Allied Corporation Stable suspensions of boron, phosphorus, antimony and arsenic dopants
JPS6092610A (ja) * 1983-10-26 1985-05-24 Rohm Co Ltd ボロン拡散量の制御方法
JPS60105224A (ja) * 1983-11-11 1985-06-10 Fujitsu Ltd 半導体装置の製造方法
JPS60147124A (ja) * 1984-01-12 1985-08-03 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS62160718A (ja) 1987-07-16
US4725564A (en) 1988-02-16
EP0229427A1 (en) 1987-07-22
EP0229427B1 (en) 1990-10-31
DE3675363D1 (de) 1990-12-06
NL8600022A (nl) 1987-08-03

Similar Documents

Publication Publication Date Title
JPS58201358A (ja) 浅いエミツタ構造を持つトランジスタを製造する方法
JPS6367730A (ja) 半導体基板に作られた溝に対するド−ピング方法
US3507716A (en) Method of manufacturing semiconductor device
JPH07120635B2 (ja) 半導体装置の製造方法
US4514440A (en) Spin-on dopant method
US4261765A (en) Method of manufacturing a semiconductor device
US5308789A (en) Method of preparing diffused silicon device substrate
JPH0834193B2 (ja) 半導体デバイスの製造方法
JPS5917243A (ja) 半導体装置の製造方法
JPS6133253B2 (ja)
JPS60154638A (ja) 半導体装置の製造方法
JPS6155250B2 (ja)
JPS63236317A (ja) 半導体装置の製造方法
US4588454A (en) Diffusion of dopant into a semiconductor wafer
JPS5917529B2 (ja) 半導体装置の製造方法
JP2578880B2 (ja) 半導体装置の製造方法
JP2583962B2 (ja) 半導体装置の製造方法
JPH0330293B2 (ja)
JPH0831469B2 (ja) バイポーラ半導体装置の製造方法
KR850001097B1 (ko) 고주파 반도체 소자의 제조방법
JPS5837991B2 (ja) 半導体装置の製造方法
JPH02114632A (ja) 拡散層の形成方法
JPS6011459B2 (ja) 拡散形半導体装置の製造方法
JPS5853500B2 (ja) 不純物拡散方法
JPS6015943A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees