JPS6015943A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6015943A JPS6015943A JP12453983A JP12453983A JPS6015943A JP S6015943 A JPS6015943 A JP S6015943A JP 12453983 A JP12453983 A JP 12453983A JP 12453983 A JP12453983 A JP 12453983A JP S6015943 A JPS6015943 A JP S6015943A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- layer
- type
- forming
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
＋ａ） 発明の技術分野
本発明半導体装置の製造方法に係り、特にノ＼イボーラ
型半導体装置の製造工程の改良に関する。
型半導体装置の製造工程の改良に関する。
（ｂｌ 従来技術と問題点
従来よりバイポーラ型汎用小型集積回路装置の製造する
に際し、アンチモンガラスのようなスピンオン・ガラス
を拡散源としてシリコン（Ｓｌ）基板表面に埋没層を形
成し、しかる後その上にエピタキシアル成長を行い、次
いでこのエビ多キシアル成長層表面にアイソレーション
及びヘース、エミソ外コレクタ領域を形成するという製
造方法が用いられている。
に際し、アンチモンガラスのようなスピンオン・ガラス
を拡散源としてシリコン（Ｓｌ）基板表面に埋没層を形
成し、しかる後その上にエピタキシアル成長を行い、次
いでこのエビ多キシアル成長層表面にアイソレーション
及びヘース、エミソ外コレクタ領域を形成するという製
造方法が用いられている。
上記従来の製造方法ではまず第１図（ａｌに示すように
、ｐ型シリコン（Ｓｉ）基Ｆｊ、１表面にスピンコード
法を用いてアンチモン（Ｓｂ）ガラスを塗布し、これを
選択的に除去してｓｂガラス層２を形成する。
、ｐ型シリコン（Ｓｉ）基Ｆｊ、１表面にスピンコード
法を用いてアンチモン（Ｓｂ）ガラスを塗布し、これを
選択的に除去してｓｂガラス層２を形成する。
次いで上記Ｓｉ基板１に加熱処理を施すことにより、上
記ｓｂガラス層２を拡散源としてＳｉ基板１表面にｎ型
不純物を拡散せしめ、ｎ型の埋没層３を形成する。
記ｓｂガラス層２を拡散源としてＳｉ基板１表面にｎ型
不純物を拡散せしめ、ｎ型の埋没層３を形成する。
次いで同図（ｂｌに示すように、上記ｓｂガラスＮ２を
除去してからＳｉ基板１表面にエピタキシアル成長層４
を形成する。そしてこのエピタキシアル成長層４上に絶
縁ｊ模例えは二酸化シリコン（５４０２）１１襲５を形
成し、これを選択的に除去してアイソレージジンを形成
するだめの拡散窓６を開口し、この拡散窓６を通してｎ
型不純物例えばボロン（Ｂ）をエピタキシアル成長Ｎ４
に拡散せしめ、ｐ型のアイソレーション８を形成する。
除去してからＳｉ基板１表面にエピタキシアル成長層４
を形成する。そしてこのエピタキシアル成長層４上に絶
縁ｊ模例えは二酸化シリコン（５４０２）１１襲５を形
成し、これを選択的に除去してアイソレージジンを形成
するだめの拡散窓６を開口し、この拡散窓６を通してｎ
型不純物例えばボロン（Ｂ）をエピタキシアル成長Ｎ４
に拡散せしめ、ｐ型のアイソレーション８を形成する。
この後同図（Ｃ１に見られる如く、新たに５ｉ０２膜９
を形成し、これにベース拡散窓ＩＯを開口し、加３：ハ
処理を施してポロン（Ｂ）のようなｎ型不純物を拡散せ
しめてｐ型のベース領域１１を形成する。
を形成し、これにベース拡散窓ＩＯを開口し、加３：ハ
処理を施してポロン（Ｂ）のようなｎ型不純物を拡散せ
しめてｐ型のベース領域１１を形成する。
さらに同図（ｄ＋に見られる如く上記ベース領域１１形
成のための拡散工程においてベース領域１１表面に成長
した酸化膜を含む５ｉ０２膜１０を選択的に除去してエ
ミッタコンタクト窓１２及びコレクタコンタクト窓１３
を開口し、これらを通してｎ型不純物例えば燐（Ｐ）を
拡散せしめてエミッタ領域１４及びコレクタコンタクト
層１５を形成し、更にベースコンタクト窓１６を上記５
ｉ０２膜１０に開口し、しかる後エミッタ、コレクタ、
及びベースコンタクト窓＋２．１３．１６部にアルミニ
ウム＜ＡＱ）のような導電材料を選択的に被着せしめて
、エミッタ、コレクタ、及びベース電極（図示せず）を
形成する。
成のための拡散工程においてベース領域１１表面に成長
した酸化膜を含む５ｉ０２膜１０を選択的に除去してエ
ミッタコンタクト窓１２及びコレクタコンタクト窓１３
を開口し、これらを通してｎ型不純物例えば燐（Ｐ）を
拡散せしめてエミッタ領域１４及びコレクタコンタクト
層１５を形成し、更にベースコンタクト窓１６を上記５
ｉ０２膜１０に開口し、しかる後エミッタ、コレクタ、
及びベースコンタクト窓＋２．１３．１６部にアルミニ
ウム＜ＡＱ）のような導電材料を選択的に被着せしめて
、エミッタ、コレクタ、及びベース電極（図示せず）を
形成する。
かくして従来の製造方法によるシリコン集積回路装置が
完成するのであるが、この種の半導体装置は汎用半導体
装置であるため低価格であることを強く要求されている
にも拘わらす、上述の如くその製造工程は煩雑であり、
より一層の低価格化が困難であった。
完成するのであるが、この種の半導体装置は汎用半導体
装置であるため低価格であることを強く要求されている
にも拘わらす、上述の如くその製造工程は煩雑であり、
より一層の低価格化が困難であった。
（Ｃ１発明の目的
本発明の目的は半導体装置の電気的特性及びその製造歩
留りを低下させることなく、製造工程を簡単化しｉＭる
半導体装置の製造方法を提供することにある。
留りを低下させることなく、製造工程を簡単化しｉＭる
半導体装置の製造方法を提供することにある。
＋ｄ＋ 発明の構成
本発明の特徴は、−導電型を有する半導体基板表面に所
定の逆導電型不純物を含むカラス層を選択的に形成し、
次いで前記半導体基板に加熱処理を施して前記ガラス層
を拡散源として前記半導体基板表面に逆導電型を有する
埋没層を形成し、次いで前記ガラス層をマスクとしてイ
オン注入法を施して一導電型不純物を前記半導体基板表
面に導入する工程を施し、しかる後エピタキシアル成長
法により前記埋没層上を含む前記半導体基板上にエピタ
キシアル成長層を形成し次いて加熱酸化処理を施すこと
により、前記エピタキシアル成長層上に絶縁膜を形成す
るとともに、前記導入せる一導電型不純物を前記エピタ
キシアル成長層内に拡散せしめて第１の一導電型領域を
形成する工程と前記絶縁１模を選択的に除去して前記埋
没層及び前記−導電型領域の上層部に開口を設け、残留
せる絶縁膜をマスクとして前記開口部に一導電型不純物
を拡散せしめ、前記エピタキシアル成長層の前記埋没層
の上層部に一導電型を有するベース領域を形成するとと
もに、前記−導電型領域の上層部に底面が前記第１の一
導電型領域に達する第２の一導電型領域を形成する工程
を含むことにある。
定の逆導電型不純物を含むカラス層を選択的に形成し、
次いで前記半導体基板に加熱処理を施して前記ガラス層
を拡散源として前記半導体基板表面に逆導電型を有する
埋没層を形成し、次いで前記ガラス層をマスクとしてイ
オン注入法を施して一導電型不純物を前記半導体基板表
面に導入する工程を施し、しかる後エピタキシアル成長
法により前記埋没層上を含む前記半導体基板上にエピタ
キシアル成長層を形成し次いて加熱酸化処理を施すこと
により、前記エピタキシアル成長層上に絶縁膜を形成す
るとともに、前記導入せる一導電型不純物を前記エピタ
キシアル成長層内に拡散せしめて第１の一導電型領域を
形成する工程と前記絶縁１模を選択的に除去して前記埋
没層及び前記−導電型領域の上層部に開口を設け、残留
せる絶縁膜をマスクとして前記開口部に一導電型不純物
を拡散せしめ、前記エピタキシアル成長層の前記埋没層
の上層部に一導電型を有するベース領域を形成するとと
もに、前記−導電型領域の上層部に底面が前記第１の一
導電型領域に達する第２の一導電型領域を形成する工程
を含むことにある。
ｔｅｌ 発明の実施例
以下本発明の一実施例を第２図を参照しながら説明する
。
。
同図は上記一実施例をその製造工程の順に示す要部断面
図で、前記第１図と同−ｇｌ＜分は同一符号を付して示
しである。
図で、前記第１図と同−ｇｌ＜分は同一符号を付して示
しである。
まず同図（ａ）は前記第１図ｔａ＋と同様、ｐ型のＳｉ
基板１表面に選択的に塗布されたｓｂガラス層２を拡散
源として拡散工程を施すことにより、ｎ型の埋没Ｎ３を
形成した状態を示す。ここまでの製造」二程は従来と変
わるところはない。但し、隣接する２つの埋没層３相互
の間隔は、従来は例えば２４〔μｍ〕程度を必要とした
場合に、本実施例で凡そ１０〔μｍ〕に狭めることが出
来る。従ってその分だけ素子を従来より微細化し得る。
基板１表面に選択的に塗布されたｓｂガラス層２を拡散
源として拡散工程を施すことにより、ｎ型の埋没Ｎ３を
形成した状態を示す。ここまでの製造」二程は従来と変
わるところはない。但し、隣接する２つの埋没層３相互
の間隔は、従来は例えば２４〔μｍ〕程度を必要とした
場合に、本実施例で凡そ１０〔μｍ〕に狭めることが出
来る。従ってその分だけ素子を従来より微細化し得る。
上記埋没層ｔｆ＆Ｉｉ３の形成が終了した後、本実施例
ではエピタキシアル成長を行うに先立ち、同図（ｂ）に
見られるように上記スピンオンガラス層２をマスクとし
てイオン注入法を施し、Ｓｉ基板１の露呈せる表面に１
）型の不純物例えばボロン（Ｂ）を導入する〔同図の２
１〕。
ではエピタキシアル成長を行うに先立ち、同図（ｂ）に
見られるように上記スピンオンガラス層２をマスクとし
てイオン注入法を施し、Ｓｉ基板１の露呈せる表面に１
）型の不純物例えばボロン（Ｂ）を導入する〔同図の２
１〕。
このあと上記埋没層３形成のための拡散源として、また
イオン注入工程におけるマスクとして用いたスピンオン
ガラス層２を除去し、しかる後同図ＦＣ＋に示すように
、エピタキシアル成長法を用いてエピタキシアル成長層
４を形成する。次いで加熱酸化処理工程を施して、この
あとに引き続く拡散］： 拮ｒにおいてマスクとして使
用するシリコン酸化ＩＩ央（５ｉ０２ＩＩ史）９を形成
する。
イオン注入工程におけるマスクとして用いたスピンオン
ガラス層２を除去し、しかる後同図ＦＣ＋に示すように
、エピタキシアル成長法を用いてエピタキシアル成長層
４を形成する。次いで加熱酸化処理工程を施して、この
あとに引き続く拡散］： 拮ｒにおいてマスクとして使
用するシリコン酸化ＩＩ央（５ｉ０２ＩＩ史）９を形成
する。
」１記エピタキシアル成長工程及びシリコン酸化膜形成
工程において高温に加熱されるため、前述のシリコン基
板１表面の埋没層３の近傍に導入されたｐ型不純物２１
は、シリコン基板１の内部及びエピタキシアル成長層４
の表面に向かって拡散し、第１のｐ型領域（第１の一導
電型領域）２２が形成される。ここで重要なことは上記
ｐ型領域２２の頂部の深さが、このあとの工程で形成す
るベース領域の深さより浅くなるよう、前記イオン注入
工程にお＆Ｊるイオンの注入量及び加熱酸化処理工程の
温度等を選択することである。
工程において高温に加熱されるため、前述のシリコン基
板１表面の埋没層３の近傍に導入されたｐ型不純物２１
は、シリコン基板１の内部及びエピタキシアル成長層４
の表面に向かって拡散し、第１のｐ型領域（第１の一導
電型領域）２２が形成される。ここで重要なことは上記
ｐ型領域２２の頂部の深さが、このあとの工程で形成す
るベース領域の深さより浅くなるよう、前記イオン注入
工程にお＆Ｊるイオンの注入量及び加熱酸化処理工程の
温度等を選択することである。
次いで同図ｆｄｌに示すように、上記５ｉ０２ 膜９を
選択的に除去してベース領域形成のための拡散窓（図示
せず）と、上記ｐ型領域２２−Ｆにアイソレーション形
成のだめの拡散窓２３を開口し、この２つの拡散窓を通
してｐ型不純物例えばボロン（Ｂ）を拡散することによ
り、ｐ型のベース領域を形成するとともに、同時にエピ
タキシアル成長層４の表面から底面が上記第１のｐ型領
域２２の頂部より深い第２のｐ型領域２４を形成する。
選択的に除去してベース領域形成のための拡散窓（図示
せず）と、上記ｐ型領域２２−Ｆにアイソレーション形
成のだめの拡散窓２３を開口し、この２つの拡散窓を通
してｐ型不純物例えばボロン（Ｂ）を拡散することによ
り、ｐ型のベース領域を形成するとともに、同時にエピ
タキシアル成長層４の表面から底面が上記第１のｐ型領
域２２の頂部より深い第２のｐ型領域２４を形成する。
この第１及び第２のｐ型領域２２と２４とは同一導電型
であるから、両者は一体化してアイソレーション８が形
成される。
であるから、両者は一体化してアイソレーション８が形
成される。
このあとの工程は従来の製造方法に従って良い。
即ち５ｉ０２膜９にエミッタ及びコレクタ拡散窓１２．
１３を開口し、これを通してＨ（Ｐ）のようなｎ型不純
物を拡散して、エミッタ領域１４及びコレクタコンタク
Ｉ・Ｎ １５を形成し、更にベースコンタクｊ・窓１６
を開口し、アルミニウム（八〇）のような導電拐料を選
択的に上記各窓１２．１３．１６部に選択的に被着せし
めることにより、エミッタ、コレクタ。
１３を開口し、これを通してＨ（Ｐ）のようなｎ型不純
物を拡散して、エミッタ領域１４及びコレクタコンタク
Ｉ・Ｎ １５を形成し、更にベースコンタクｊ・窓１６
を開口し、アルミニウム（八〇）のような導電拐料を選
択的に上記各窓１２．１３．１６部に選択的に被着せし
めることにより、エミッタ、コレクタ。
及びベース電極（図示せず）を形成する。
このようにして本実施例によるバイポーラ型ｎｔ用築積
回路装置が完成する。
回路装置が完成する。
以上説明した本実施例の半導体装置の製造方法において
は、アイソレーション形成のための拡１ｉ３１窓２１１
は、ベース拡散窓を開口する工程において同時に開ｌコ
することが出来、またアイソレーション８の構成要素の
第１及び第２のｐ型領域２２及び２４を形成するための
拡散は、これまたエピタキシアル成長層４の形成工程、
及び該エピタキシアル成１番層４表面の加熱酸化処理工
程、及びベース領域１１形成のための加熱処理工程にお
いて同時に進行する。従ってア・イソレーション８形成
のための専用のフォトエソチング工程及び拡散工程を必
要としない。
は、アイソレーション形成のための拡１ｉ３１窓２１１
は、ベース拡散窓を開口する工程において同時に開ｌコ
することが出来、またアイソレーション８の構成要素の
第１及び第２のｐ型領域２２及び２４を形成するための
拡散は、これまたエピタキシアル成長層４の形成工程、
及び該エピタキシアル成１番層４表面の加熱酸化処理工
程、及びベース領域１１形成のための加熱処理工程にお
いて同時に進行する。従ってア・イソレーション８形成
のための専用のフォトエソチング工程及び拡散工程を必
要としない。
これが従来の製造方法と大きく異なる点であって、本実
施例によれば製造工程が大幅に短縮されることとなる。
施例によれば製造工程が大幅に短縮されることとなる。
一方埋没層３形成後エピタキシアル成長工程を施すに先
立って、本実施例ではイオン注入を行なっているが、こ
の工程は従来のｇ漬方法にはなかったもので、本実施例
で新たに増加した工程である。しかしこの工程を実施す
るためにフナ１−エノチング工程を必要とゼす、またイ
オン注入工程にわける操作は至って簡単である。従って
本実施例は操作の簡単なイオン注入工程を追加すること
によって、煩雑な手数を要する２つの工程を削減するこ
とを可能としたものである。
立って、本実施例ではイオン注入を行なっているが、こ
の工程は従来のｇ漬方法にはなかったもので、本実施例
で新たに増加した工程である。しかしこの工程を実施す
るためにフナ１−エノチング工程を必要とゼす、またイ
オン注入工程にわける操作は至って簡単である。従って
本実施例は操作の簡単なイオン注入工程を追加すること
によって、煩雑な手数を要する２つの工程を削減するこ
とを可能としたものである。
なお本発明は上記一実施例に限定されることなく、種々
変形して実施し得る。
変形して実施し得る。
例えば、上記一実施例ではｎｐｎ型半導体装置を製造す
る例をしめしたが、本発明を用いてｐｎｐ型半導体装置
を製造することも出来る。この場合には、上記一実施例
の説明におけるｎ型とｐ型とを総て反対にすれば良い。
る例をしめしたが、本発明を用いてｐｎｐ型半導体装置
を製造することも出来る。この場合には、上記一実施例
の説明におけるｎ型とｐ型とを総て反対にすれば良い。
またスピンオンガラスに含有せしめる不純物はアンチモ
ンに限定されるものではなく、これまた種々選択し得る
ものである。
ンに限定されるものではなく、これまた種々選択し得る
ものである。
（ｆ） 発明の詳細
な説明した如く本発明によれば、汎用集積回路装置の製
造工程を短縮することが出来、上記半導体装置の低価格
化に大きく貢献する。
造工程を短縮することが出来、上記半導体装置の低価格
化に大きく貢献する。
第１図は従来の半導体装置の製造方法の説明に供するた
めの要部断面図、第２図は本発明の一実施例をその製造
工程の順に示す要部断面図である。 図において、１は一導電型を有する半導体基板。 ２は逆導電型不純物を含有せるスピンオンガラス層、３
は逆導電型を有する埋没層、４はエピタキシアル成長層
、５，９．１０はシリコン酸化膜、８は一導電型を有す
るアイソレーション、１１しよベース領域、１４はエミ
ッタ領域、Ｉ５はコレクタコンタクト層、２１は逆導電
型を有する不純物導入層、２２及び２４は第１及び第２
の一導電型領域を示す。 第１図 第２図
めの要部断面図、第２図は本発明の一実施例をその製造
工程の順に示す要部断面図である。 図において、１は一導電型を有する半導体基板。 ２は逆導電型不純物を含有せるスピンオンガラス層、３
は逆導電型を有する埋没層、４はエピタキシアル成長層
、５，９．１０はシリコン酸化膜、８は一導電型を有す
るアイソレーション、１１しよベース領域、１４はエミ
ッタ領域、Ｉ５はコレクタコンタクト層、２１は逆導電
型を有する不純物導入層、２２及び２４は第１及び第２
の一導電型領域を示す。 第１図 第２図
Claims (1)
- 一導電型を有する半導体基板表面に所定９逆導電型不純
物を含むガラス層を選択的に形成し、次いで前記半導体
基板に加熱処理を施して前記ガラス層を拡散源として前
記半導体基板表面に逆導電型を有する埋没層を形成し、
次いで前記ガラス層をマスクとしてイオン注入法を施し
て一導電型不純物を前記半導体基板表面に導入する工程
を施し、しかる後エピタキシアル成長法により前記埋没
層」二を含む前記半導体基板上にエピタキシアル成長層
を形成し次いで加熱酸化処理を施すことにより、前記エ
ピタキシアル成長層上に絶縁膜を形成するとともに、前
記導入せる一導電型不純物を前記エピタキシアル成長層
内に拡散せしめて第１の一導電型領域を形成する工程と
、前記絶縁膜を選択的に除去して前記埋没層及び前記−
導電型領域の上層部に開口を設り、残留せる絶縁膜をマ
スクとして前記開口部に一導電型不純物を拡ｔｌ＆せし
め、前記エピタキシアル成長層の前記埋没層の上層部に
一導電型を有するヘース穎域を形成するとともに、前記
−導電型領域の上層部に底面が前記第１の一導電型領域
に達する第２の一導電型領域を形成する工程を含むこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12453983A JPS6015943A (ja) | 1983-07-07 | 1983-07-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12453983A JPS6015943A (ja) | 1983-07-07 | 1983-07-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6015943A true JPS6015943A (ja) | 1985-01-26 |
Family
ID=14887975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12453983A Pending JPS6015943A (ja) | 1983-07-07 | 1983-07-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6015943A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5141881A (en) * | 1989-04-20 | 1992-08-25 | Sanyo Electric Co., Ltd. | Method for manufacturing a semiconductor integrated circuit |
-
1983
- 1983-07-07 JP JP12453983A patent/JPS6015943A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5141881A (en) * | 1989-04-20 | 1992-08-25 | Sanyo Electric Co., Ltd. | Method for manufacturing a semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62290173A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0521448A (ja) | 半導体装置の製造方法 | |
| JPS6015943A (ja) | 半導体装置の製造方法 | |
| JPH0547913A (ja) | 半導体装置の製造方法 | |
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JPS5878457A (ja) | 半導体装置の製造方法 | |
| JPH01319969A (ja) | 半導体装置の製造方法 | |
| JPS6143858B2 (ja) | ||
| JPH02133929A (ja) | 半導体装置およびその製造方法 | |
| JP2794572B2 (ja) | 半導体装置の製造方法 | |
| JPS6241426B2 (ja) | ||
| JPH04152531A (ja) | 半導体装置の製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JPH01286360A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0563228A (ja) | フオトトランジスタの製造方法 | |
| JPH0399434A (ja) | 半導体装置の製造方法 | |
| JPS61136267A (ja) | バイポ−ラ半導体装置 | |
| JPS59165435A (ja) | 半導体装置の製造方法 | |
| JPH0567623A (ja) | 半導体装置の製造方法 | |
| JPH03190261A (ja) | 半導体集積回路の製造方法 | |
| JPS60244067A (ja) | 半導体装置の製造方法 | |
| JP2002343878A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH06216058A (ja) | 半導体装置の製造方法 | |
| JPS60171759A (ja) | 半導体装置の製造方法 |