JPS59165435A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バイポーラＩＣやＭＯ８型ＩＣ等の半導体集
積回路を形成してなる半導体装置の製造方法に関し、特
に、各素子間を新規な分離方法により分離を図るように
なした半導体装置の製造方法に関する。

〔背景技術とその問題点〕

半導体集積回路を形成してなる半導体装置においては、
いろいろな回路素子が同一チップ内につくり込まれるの
で、素子間の電気的な相互作用を断つための分離が必要
となる。

そして、従来から、ヨ」己素子間を分離するだめの種々
の製造プロセスが知られておシ、特に、その代表的なも
のとしてｐｎ接合分離方法や絶縁層分離方法が知られて
いる。

例えば、ｐｎ接合分離方法は、逆バイアスされたｐｎ接
合の特性によシ各素子間を分離するものであり、第１図
に示すように、先ずｐ形基板１０１上に口形エピタキシ
ャル層を成長させ、次に表面からｐ形不純物の選郵拡散
を行なって分離領域１０２を形成し、この分離領域１０
２を上記ｐ形基板１０１と連結することに社って、分離
されたｎ影領域１０３をつくるというものである。そし
て、そのｎ影領域１０３内にそれぞれトランジスタやダ
イオード等の回路素子（図示せず）を形成して、これら
各素子間の分離を図っている。なお、通常はコレクタ領
域の設計の自由度を高くするために口＋形埋込層１０４
が形成されている。

ところで、このように分離領域１０２を不純物拡散によ
り形成するｐｎ接合分離方法では、上記分離領域１０２
の占める面積を多く必要とし、また、逆方向リーク電流
や逆耐圧に限度がある。さらに、上記ｐｎ接合分離方法
では１．叩寄生トランジスタが内在したりコレクタ・基
板容量が寄生容量となる等、寄生効果が太きいという欠
点を有する。

さらにまた、上記分離領域１０２を拡散により形成する
場合には、１１００〜１２００°Ｃ程度の温度で長時間
の処理が必要であるので、上記ｎ＋十形込層１０４が上
方に拡散したり、７ウエノ・に欠陥が生じたりする虞れ
がある。特に、ウエノ・が大口径化するとウェハの外周
部と内周部の間に温度差が生じて欠陥が生じ易く々る。

そこで、さらに従来は、素子間の分離に絶縁物を用いる
絶縁層分離方法が提案されている。この絶縁層分離方法
は、例えば第２図に示すように、あらかじめｎ＋十形込
層１１２やチャンネルストッパとして作用するＶ拡散層
１１３を拡散形成したｐ形基板１１１上に二酸化ケイ素
（８ｉ０ｉ、）等の酸化膜からなる絶縁層１１４を設け
、この絶縁層１１４を所定の分離領域が残存するように
エツチングを施すとともに、この絶縁層１１４が除去さ
れた部分にｎ形の不純物を注入したシリコ４８１選択的
にエピタキシャル成長、させて上記分離領域の絶縁層１
１４によシ分離されるｎ影領域１１５を形成するという
ものである。

このように絶縁層１１４で分離することにより直流的な
分離を完全にすることができ、寄生効果を彦くすること
ができるが、量産性が悪いという問題点がある。また、
上記分離領域の絶縁層１１４は、あまυ厚くするとこの
絶縁層１１４が熱膨張等により破壊する虞れがあるので
、２μｍ程度の厚さが限度である。したがって、ｎ影領
域１１５も薄くせざるを得ず、厚さの厚いｎ影領域１１
５を必要とする素子には応用することができない。例え
ば、必要によシ上記ｎ形領域１１５のみを厚く成長させ
ると表面の平坦化を図ることができず、各素子間の配線
等に支障をきたす。さらに、絶縁層１１４だけではｎ＋
十形込層１１２間にチャンネルが発生するためにｐ十拡
散層１１３が不可欠のものとなるが、このため構成が複
雑となシエ数が増加して生産効率が著しく低下している
。

〔発明の目的及び概要〕

そこで、本発明者等は鋭意研究の結果、上記素子間の分
離領域の形成に異方性エツチング及び選択エピタキシャ
ル成長を用いることによシ、製造工程の簡略化を図ると
ともに集積度の向上を図る等、従来技術の前記欠点を解
消することができることを見出し、本発明を完成したも
のであって、生産性の高い新規な半導体装置の製造方法
を提供するものである。

すなわち、本発明は、半導体基板にエツチングを施して
凹部を形成する工程と、この基板表面に酸化膜を形成す
る工程と、上記凹部の底面に形成される酸化膜を除去す
るだめの異方性エツチングを施す工程と、選択エピタキ
シャル成長によシ、上記凹部にエピタキシャル層を形成
する工程とからなるものである。なお、ここで異方性エ
ツチングとは、反応性イオンエツチング（ｒｅａｃｔｉ
ｖｅ　ｉｏｎｅｊｃｈｉｎｇ　）等のように、イオンの
入射方向によってエノ゛テングの進向方向が決まるとい
うような方向性を有するエツチングのことであり、また
、選択エピタキシャル成長とは、ある条件でシリコン気
相成長を行なうと二酸、化ケイ素上にはエピタキシャル
層が成長しないことを利用して、シリコン基板上に任意
のパターンでシリコン気相成長を行なうことである。

本発明は、あらゆる種類の半導体装置に適用することが
可能であり、特に、エピタキシャル層の厚い半導体装置
に適用することも可能である。

以下、本発明の具体的な実施例について詳細に説明する
。

〔実施例１〕 本発明の第１の実施例として、バイポーラＩＣに適用す
るのに好適な実施例について、その製造工程順序を示す
第３図ないし第８図を参照しながら説明する。

先ず、第３図に示すように、あらかじめイオン注入等に
より全面にｎ十拡散を施しｎ十形埋込層２を形成してな
るｐ形基板１上に、ｎ形の不純物を注入してなるｎ形エ
ピタキシャル層３をシリコンの気相成長〉ピタキシャル
成長雇よって形成する。

次に、第４図に吊すように、このｎ形エピタキシャル層
３上に、気相酸化膜被着（ＯＶＤ）あるいは熱酸化によ
り二酸化ケイ素からなる酸化膜４を形成する。

そして、所望の分離領域以外の部分をレジスト５によシ
マスフして、反応性イオンエツチング等を施すことによ
り、第５図に示すように溝状の凹部６を形成する。この
凹部６形成のだめのエツチングには、反応性イオンエツ
チングのような異方性エツチングを用いることが好まし
いが、エツチング液を使用する所謂ウェットエツチング
を用いてもよい。また、このとき形成される凹部６の深
さは、上記ｐ形基板１−１で達することが必要である。

次に、上記レジスト５を除去した後、再び気相酸化膜被
着あるいは熱酸化によシ第６図に示すように、上記凹部
６の内面も含めて全面に酸化膜７を形成する。

そして、第７図に示すように、との凹部６の底面に形成
される酸化膜部分７／ａを異方性エツチングにより除去
する。この異方性エツチングには、平行平板型装置を用
いたプラズマエツチングの如き反応性イオンエツチング
が用いられる。この異方性エツチングによれば、被エツ
チング物表面にイオンが垂直に入射されるため、上記四
部６の底面に形成される酸化膜部分７ａのみが選択的に
エツチングを施され、側面に形成される酸化膜部分７ｂ
が除去されることはない。したがって、との凹部６の底
面にのみ上記ｐ形基板１が露出する。

次に、選択エピタキシャル成長を施して第８図に示すよ
うに、上記四部６内に分離領域となるエピタキシャル層
８を形成する。この選択エピタキシャル成長によれば、
二酸化ケイ素からなる酸化膜γ上にはエピタキシャル層
が成長しないで、上記異方性エツチングによシ酸化膜７
が除去されｐ形基板１が露出する部分（凹部６の底面）
にのみエピタキシャル層８が成長する。なお、上記エピ
タキシャル層８には、上記ｐ形基板１よシも高濃度の不
純物を注入しておき、後述のベース拡散工程等の熱処理
で、ｐ形基板１側へ少し拡散するようにしておく。特に
、上記エピタキシャル層８の表面における不純物の濃度
が薄い虞れがある場合には、ベース拡散時にこのエピタ
キシャル層８にも不純物を注入してもよい。

そして、このように上記エピタキシャル層８及び酸化膜
部分７ｂによって分離される各ｎ影領域３ａに、ベース
拡散やエミッタ拡散、電極用金属蒸着等を施して、半導
体装置を完成する。

このように、上記実施例においては、分離領域となるエ
ピタキシャル層８の幅を凹部６の幅により制限すること
ができるため、分離領域の占める面積を小さくすること
ができ、装置の集積度を向上することが可能となる。

さらに、分離領域を拡散によらずエピタキシャル成長に
より形成しているために、低温で短時間に処理すること
が可能となシ、ｎ十形埋込層２の上方への拡散やウェハ
の欠陥等を防止することが可能となる。例えば、エピタ
キシャル層８の成長にＳ　ｉ　Ｈｌ−ＨＣｌ糸を使用す
ると、１０２０°Ｃの条件で０２２ｕｒｎ／　１分間の
割合で成長することができ、高濃度ホウ素の拡散が１１
００℃、６０分間で２μｍ程度であるのと比較して時間
、温度とも減少することができる。

さらにまた、上記エピタキシャル層８の形成により自動
的にチャンネルストッパが形成され、また、ｎ十形埋込
層２を全面に亘って拡散形成するのでマスク工程が不要
となる等、製造工程の簡略化を図ることができ、生産性
を向上することができる。特に、ｎ十形埋込層２にヒ素
等を不純物として用いた場合にも横方向の拡散を考慮す
る必要がなくなる。

さらにまた、ｎ影領域３ａの厚さが例えば５μｍ程度等
の厚いものが必要な場合にも、単に凹部６の深さを深く
することによシ対応することができ、設計の自由度が大
となる。

なお、本発明１は上記実施例に限定されるものではなく
、あらゆる種類の半導体装置に適用することができるこ
とはもちろんである。

さらに、上記実施例では分離領域となる凹部６内に、エ
ピタキシャル層８を形成しているが、このエピタキシャ
ル層８の替シに高抵抗のポリシリサイド（多結晶シリコ
ン）を用いてもよい。

ところで、上記実施例においては、第６図に示す酸化膜
の形成工程と第７図に示す異方性エツチング工程を省略
し、凹部６に直接エヒリキシャル層８を形成しても同様
の効果を得ることができ、この場合には、製造工程を著
しく簡略化することが可能であるとともに高耐圧素子と
して使用することができる。

〔実施例２〕 次に、本発明をＭＯ３型ＸＣの製造方法に適用したもの
について、その製造工程順序を示す第９図ないし第１３
図を参照しながら説明する。

先ず、第９図に示すように、あらかじめ、厚さ２０００
〜３０００Ａ程度の酸化膜１２を形成したシリコン基板
１１を用意し、この基板１１に対して第１０図に示すよ
うに凹部１３を形成するようにエツチングを施す。この
エツチングはレジスト１４によシマスフを施して行ない
、先ず、反応性イオンエツチング等によりて異方性エツ
チングを施した後に等方性エノチン・グを施す。

このように、所定の凹部１３を形成した後に、第１１図
に示すように、熱酸化により上記凹部１３の内周面に１
０００−２０００Ａｉ度の酸化膜１５を形成する。

次に、平行平板型装置を用いたプラズマエツチングの如
き反応性イオンエツチング等を利用して、上記基板１１
に対して垂直方向の異方性エツチングを施し、第１２図
に示すように、上記凹部１３の底面に形成される酸化膜
部分１５ａのみを除去する。この異方性エツチングによ
れば、エツチングの方向を制御できるので、上記凹部１
３の側面に形成される酸化膜部分１５ｂが除去されるこ
とはない。

さらに、第１３図に示すように、この凹部１３内に選択
エピタキシャル成長によりエピタキシャル層１６を形成
する。このエピタキシャル層１６は、用途に応じて上記
基板１１と同じ導電型のエピタキシャル層としてもよい
し、異なる導電型のエピタキシャル層として例えば相補
形ＭＯ８（０ＭＯ８）を形成してもよい。

このように、上記実施例においては、従来技術に比べて
非常に微細寸法での絶縁層分離が可能となシ、素子の集
積度を著しく向上することが可能となる。

さらに、製造工程を極めて簡略化することができるので
、生産効率を著しく向上することが可能となシ、また、
素子の一部を基板そのものの上に形成することができる
ので、結晶欠陥に対する問題点が減少し素子構造の選択
に自由度を増すことができる。

〔発明の効果〕

上述の実施例の説明からも明らかなように、本発明によ
れば、製造工程の簡略化を図るとともに集積度の向上を
図ることができ、また、半導体装置の設計に対して自由
度を増すことができる。

【図面の簡単な説明】

第１図はｐｎ接合分離方法による半導体装置の要部縦断
面図、第２図は絶縁層分離方法による半導体装置の要部
縦断面図である。 第３図ないし第８図は、本発明による半導体装置の製造
方法の工程順序を示す要部縦断面図であり、第３図は基
板の構成を示し、第４図は酸化膜形成工程、第５図はエ
ツチング工程、第６図は２回目の酸化膜形成工程、第７
図は異方性エツチング工程、第８図は選択エピタキシャ
ル成長工程、をそれぞれ示すものである。 第９図ないし第１３図は、本発明の他の実施例における
子程順序を示す要部縦断面図であり、第９図は酸化膜形
成工程、第１０図はエツチング工程、第１１図は２回目
の酸化膜形成工程、第１２図は異方性エツチング工程、
第１３図は選択エピタキシャル成長工程、をそれぜれ示
すものである。 １．１１・・基板 ４．７，１２．１５　・酸化膜 ６．１３・・凹部 ８．１６・・エピタキシャル層 特許出願人　　ン二一株式会社 代理人　弁理士　　小　池　　　見 回　　　　　　　１）村　榮　− 第１図 第３図 第４図 第５図 第６図 第７図 第８図 第９図 １１ 第１ｏ図 Ｉ 第１１図 第１２図

Claims (1)

【特許請求の範囲】
1. 半導体基板にエツチングを施して凹部を形成する工程と
   、この基板表面に酸化膜を形成する工程と、上記凹部の
   底面に形成される酸化膜を除去するだめの異方性エツチ
   ングを施す工程と、選択エピタキシャル成長によシ上記
   凹部にエピタキシャル層を形成する工程とからなる半導
   体装置の製造方法