JPS63232370A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS63232370A JPS63232370A JP6716087A JP6716087A JPS63232370A JP S63232370 A JPS63232370 A JP S63232370A JP 6716087 A JP6716087 A JP 6716087A JP 6716087 A JP6716087 A JP 6716087A JP S63232370 A JPS63232370 A JP S63232370A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- groove
- base
- conductivity type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000000926 separation method Methods 0.000 claims abstract description 21
- 150000002500 ions Chemical class 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000010354 integration Effects 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910007277 Si3 N4 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
Ｕ溝素子分離帯を設けたバイポーラトランジスタからな
る半導体装置とその製造方法であって、Ｕ溝素子分離帯
と同一寸法を有するＵ溝分離帯がコレクタ・ベース間に
設けられ、両者が同時に形成される半導体装置とその製
造方法である。このような半導体装置は、高集積化に適
し、コレクタ・ベース間の接合容量が小さく、且つ、製
造方法が簡単になる。
る半導体装置とその製造方法であって、Ｕ溝素子分離帯
と同一寸法を有するＵ溝分離帯がコレクタ・ベース間に
設けられ、両者が同時に形成される半導体装置とその製
造方法である。このような半導体装置は、高集積化に適
し、コレクタ・ベース間の接合容量が小さく、且つ、製
造方法が簡単になる。
［産業上の利用分野］
本発明は半導体装置とその製造方法に係り、特に、コレ
クタ・ベース間の接合容量が小さくて、且つ、製造の容
易なバイポーラトランジスタの構造とその製造方法に関
する。
クタ・ベース間の接合容量が小さくて、且つ、製造の容
易なバイポーラトランジスタの構造とその製造方法に関
する。
ＩＣなどの半導体装置は益々微細化されており、それは
微細化して高集積化するほど、動作速度が速くなるメリ
ットがあるからであるが、素子分離帯も微細化に適した
Ｕ構分Ｍ（トレンチ分離；ｔｒｅｎｃｈ ５ｅｐａｒａ
ｔｉｏｎ ）法が重用されている。
微細化して高集積化するほど、動作速度が速くなるメリ
ットがあるからであるが、素子分離帯も微細化に適した
Ｕ構分Ｍ（トレンチ分離；ｔｒｅｎｃｈ ５ｅｐａｒａ
ｔｉｏｎ ）法が重用されている。
他方、高集積化するために素子を微細化すると接合容量
が増加し易い欠点があり、そのため、現在、素子を微細
化して、且つ、接合容量を小さくするための形成方法が
採られているが、それは工程が長くて工数がかかる形成
方法である。
が増加し易い欠点があり、そのため、現在、素子を微細
化して、且つ、接合容量を小さくするための形成方法が
採られているが、それは工程が長くて工数がかかる形成
方法である。
従って、素子を微細化し、接合容量を小さくして、且つ
、形成の容易な半導体装置の構造とその製造方法が強く
要望されている。
、形成の容易な半導体装置の構造とその製造方法が強く
要望されている。
［従来の技術と発明が解決しようとする問題点コ従来、
高速バイポーラトランジスタからなる集積回路（ＩＣ，
ＬＳＩなど）の著名な構造にＵ−ＦＯＸ構造があり、そ
れは素子分離帯としてＵ溝を設け、且つ、素子内の領域
分離にフィールド絶縁膜を使用したもので、第３図にそ
の半導体装置（１）の断面図を示している。
高速バイポーラトランジスタからなる集積回路（ＩＣ，
ＬＳＩなど）の著名な構造にＵ−ＦＯＸ構造があり、そ
れは素子分離帯としてＵ溝を設け、且つ、素子内の領域
分離にフィールド絶縁膜を使用したもので、第３図にそ
の半導体装置（１）の断面図を示している。
同図において、１はシリコン基板、２はｎ＋型埋没層、
３はＵ溝素子分離帯、４は酸化シリコン（ＳｉＯ２）膜
からなるフィールド絶縁膜、５はコレクタコンタクト領
域、６はベース領域、７はエミッタ領域、Ｃはコレクタ
電極、Ｂはベース電極。
３はＵ溝素子分離帯、４は酸化シリコン（ＳｉＯ２）膜
からなるフィールド絶縁膜、５はコレクタコンタクト領
域、６はベース領域、７はエミッタ領域、Ｃはコレクタ
電極、Ｂはベース電極。
Ｅはエミッタ電極である。
このような構造のトランジスタはＵ溝分離の素子分離帯
を用いているために、その点では高集積化に適している
が、フィールド絶縁膜を利用して素子内の各領域間を分
離すると、横方向に５ｉ０２膜の拡がりが起こり、所謂
、バーズビークを発生して、幅の狭いフィールド絶縁膜
を設けることが困難になる。例えば、フィールド絶縁膜
の幅を１μｍにして、その膜厚を６０００人に形成する
と、バーズビークの発生のために、片側で０．２〜０．
４μｍの拡がりが起こり、合計１．４〜１．８μｍの幅
のフィールド絶縁膜が形成されて、素子の微細化が阻害
される。且つ、この構造はフィールド絶縁膜を形成し、
更に、Ｕ溝素子分離帯を形成する製造方法であるから、
製造工程が長くかかると云う欠点がある。
を用いているために、その点では高集積化に適している
が、フィールド絶縁膜を利用して素子内の各領域間を分
離すると、横方向に５ｉ０２膜の拡がりが起こり、所謂
、バーズビークを発生して、幅の狭いフィールド絶縁膜
を設けることが困難になる。例えば、フィールド絶縁膜
の幅を１μｍにして、その膜厚を６０００人に形成する
と、バーズビークの発生のために、片側で０．２〜０．
４μｍの拡がりが起こり、合計１．４〜１．８μｍの幅
のフィールド絶縁膜が形成されて、素子の微細化が阻害
される。且つ、この構造はフィールド絶縁膜を形成し、
更に、Ｕ溝素子分離帯を形成する製造方法であるから、
製造工程が長くかかると云う欠点がある。
そこで、最近、第４図に示すような構造の半導体装置が
提案されている。即ち、第４図の断面図に示す半導体装
置（ｎ）の構造は第３図に示すＵ−ＦＯＸ構造と比較す
ると明白なように、微細化を阻害するフィールド絶縁膜
は形成せず、コレクタ・ベース間にＵ溝分離帯を介在さ
せて、その接合容量を小さくして素子耐圧を高めている
構造である。
提案されている。即ち、第４図の断面図に示す半導体装
置（ｎ）の構造は第３図に示すＵ−ＦＯＸ構造と比較す
ると明白なように、微細化を阻害するフィールド絶縁膜
は形成せず、コレクタ・ベース間にＵ溝分離帯を介在さ
せて、その接合容量を小さくして素子耐圧を高めている
構造である。
同図において、第３図と同一部位には同一記号が付けで
あるが、８がコレクタ・ベース間に介在させたＵ溝分離
帯、９は表面の薄い５ｉ０２膜である。このようなＵ溝
は幅１μｍ程度、２μｍ以下に形成できるから素子の微
細化に適している。
あるが、８がコレクタ・ベース間に介在させたＵ溝分離
帯、９は表面の薄い５ｉ０２膜である。このようなＵ溝
は幅１μｍ程度、２μｍ以下に形成できるから素子の微
細化に適している。
しかしながら、このＵ溝分離帯８はＵ溝素子分離帯３と
寸法げに相異しており、Ｕ溝分離帯８の方が小さいため
、２回のＵ溝形成工程が必要になって、前記Ｕ−ＦＯＸ
構造と同様に製造工程が長くかかる問題がある。更に、
このような２度に別けてＵ溝を形成すると、Ｕ溝がお互
いに当接する部分で溝形状が不良になり、且つ、２つの
Ｕ溝を別々に作製して当接した角部分は尖った形になっ
て、これは欠陥などが発生し易いと云う欠点がある。こ
のように、第４図に示す構造も製造工程が長く、且つ、
困難な形成方法を伴なう構造である。
寸法げに相異しており、Ｕ溝分離帯８の方が小さいため
、２回のＵ溝形成工程が必要になって、前記Ｕ−ＦＯＸ
構造と同様に製造工程が長くかかる問題がある。更に、
このような２度に別けてＵ溝を形成すると、Ｕ溝がお互
いに当接する部分で溝形状が不良になり、且つ、２つの
Ｕ溝を別々に作製して当接した角部分は尖った形になっ
て、これは欠陥などが発生し易いと云う欠点がある。こ
のように、第４図に示す構造も製造工程が長く、且つ、
困難な形成方法を伴なう構造である。
本発明はこのような問題点を除いて、製造工程が簡単で
、コレクタ・ベース間の接合容量を小さくでき、且つ、
高集積化に適した半導体装置の構造とその製造方法を提
案するものである。
、コレクタ・ベース間の接合容量を小さくでき、且つ、
高集積化に適した半導体装置の構造とその製造方法を提
案するものである。
［問題点を解決するための手段］
その目的は、Ｕ溝素子分離帯を具備し、且つ、該Ｕ溝素
子分離帯と同一寸法を有するＵ溝分離帯がコレクタ・ベ
ース間に介在している半導体装置によって達成される。
子分離帯と同一寸法を有するＵ溝分離帯がコレクタ・ベ
ース間に介在している半導体装置によって達成される。
また、その製造工程は、一導電型半導体基板上に異種導
電型不純物イオンを注入し、更に、選択的に異種導電型
不純物イオンを注入して、部分的に深い埋没部分を有す
る異種導電型埋没層を形成する工程、次いで、素子分離
帯形成領域および前記深い埋没部分に、同時にＵ：ａを
形成し、該Ｕ溝内部に酸化シリコン膜を介して多結晶シ
リコン膜を埋没させ、前記深い埋没部分の内部に形成さ
せたＵ溝分離帯をコレクタ・ベース間に介在させる工程
を含むことを特徴とするものである。
電型不純物イオンを注入し、更に、選択的に異種導電型
不純物イオンを注入して、部分的に深い埋没部分を有す
る異種導電型埋没層を形成する工程、次いで、素子分離
帯形成領域および前記深い埋没部分に、同時にＵ：ａを
形成し、該Ｕ溝内部に酸化シリコン膜を介して多結晶シ
リコン膜を埋没させ、前記深い埋没部分の内部に形成さ
せたＵ溝分離帯をコレクタ・ベース間に介在させる工程
を含むことを特徴とするものである。
［作用］
即ら、本発明は、Ｕ溝素子分離帯と同一寸法を有するＵ
溝分離帯をコレクタ・ベース間に設けた半導体装置とそ
の製造方法であり、そうすれば、同時に両方のＵ溝を形
成するために、工程が簡単になり、尖った角部分が解消
して欠陥の発生も少な（、且つ、コレクタ・ベース間の
接合容量が小さくなって、高集積化の容易な半導体装置
の構造が得られる。
溝分離帯をコレクタ・ベース間に設けた半導体装置とそ
の製造方法であり、そうすれば、同時に両方のＵ溝を形
成するために、工程が簡単になり、尖った角部分が解消
して欠陥の発生も少な（、且つ、コレクタ・ベース間の
接合容量が小さくなって、高集積化の容易な半導体装置
の構造が得られる。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図は本発明にかかる半導体装置の構造断面図を示し
ており、第４図と同一部位には同一記号が付けであるが
、その他の１１はコレクタ・ベース間のＵ溝分離帯、１
２はｎ１型埋没層である。このように・Ｕ溝素子分離帯
３と同一寸法をもったＵ溝分離帯１１をコレクタ・ベー
ス間に深く介在させても、第４図に示した従来構造と同
様の素子領域面積になり、高集積化を害することはない
。且つ・Ｕ溝分離帯１１の介在によってコレクタ・ベー
ス間の接合容量が小さくなり、しかも、Ｕ溝素子分離帯
３とＵ溝分離帯１１とを同時に形成することができて、
製造工程が簡略化される。
ており、第４図と同一部位には同一記号が付けであるが
、その他の１１はコレクタ・ベース間のＵ溝分離帯、１
２はｎ１型埋没層である。このように・Ｕ溝素子分離帯
３と同一寸法をもったＵ溝分離帯１１をコレクタ・ベー
ス間に深く介在させても、第４図に示した従来構造と同
様の素子領域面積になり、高集積化を害することはない
。且つ・Ｕ溝分離帯１１の介在によってコレクタ・ベー
ス間の接合容量が小さくなり、しかも、Ｕ溝素子分離帯
３とＵ溝分離帯１１とを同時に形成することができて、
製造工程が簡略化される。
次に、第２図（ａ）〜（ｆ）はその製造方法の工程順断
面図を示しており、同図によって順を追って説明する。
面図を示しており、同図によって順を追って説明する。
第２図（ａｌ参照；まず、ｐ型シリコン基板１の全面に
砒素（Ａｓ）イオンを注入する。注入条件は加速電圧７
０ＫｅＶ 、 ドーズ量５．５ Ｘ ＩＱ’シａＪテ
ある。
砒素（Ａｓ）イオンを注入する。注入条件は加速電圧７
０ＫｅＶ 、 ドーズ量５．５ Ｘ ＩＱ’シａＪテ
ある。
第２図（ｂ）参照；次いで、コレクタ・べ″」ス間部分
のみ露出させたマスク２０（レジスト膜または絶縁膜の
何れでもよい）を形成して、そのコレクタ・ベース間部
分に燐ＣＰ）イオンを注入する。注入条件は、砒素イオ
ンと同様に加速電圧７０ＫｅＶ 。
のみ露出させたマスク２０（レジスト膜または絶縁膜の
何れでもよい）を形成して、そのコレクタ・ベース間部
分に燐ＣＰ）イオンを注入する。注入条件は、砒素イオ
ンと同様に加速電圧７０ＫｅＶ 。
ドーズｆｆ１５．５ Ｅ１５／ｃｉである。
第２図ｆｃ）参照；次いで、１１５０℃の高温度で８５
分間の熱処理をおこない、ｎ＋＋埋没層１２を画定する
。この時、燐と砒素との拡散速度の相異によって、コレ
クタ・ベース間部分には深い埋没部が、図示のように基
板１に突出して形成される。
分間の熱処理をおこない、ｎ＋＋埋没層１２を画定する
。この時、燐と砒素との拡散速度の相異によって、コレ
クタ・ベース間部分には深い埋没部が、図示のように基
板１に突出して形成される。
第２図（ｄ）参照；次いで、その埋没層１２の上にｎ型
シリコンＮ２１（膜厚２μｍ程度）をエピタキシャル成
長させる。このｎ型シリコン層はコレクタ領域となるも
のである。
シリコンＮ２１（膜厚２μｍ程度）をエピタキシャル成
長させる。このｎ型シリコン層はコレクタ領域となるも
のである。
第２図（ｅ）参照；次いで、シリコン層２１の表面に５
ｉ０２膜（膜厚数百人）を生成し、その上に窒化シリコ
ン（Ｓｉ３ Ｎ４ ）膜を被着し、更に、その上に燐シ
リケートガラス（ＰＳＧ）膜を被着して、これをレジス
ト膜マスク（図示せず）を用いてパターンニングし、こ
れらの５ｉ０２膜、 Ｓｉ３ Ｎ４膜およびＰＳＧ膜を
エツチング保護マスク２２（合計膜厚１．５μｍ）とし
て、塩素系の反応ガスを用いたりアクティブイオンエツ
チング（ＲＩ Ｅ）によって垂直にエツチングして、深
さ５μｍ程度の同一寸法（幅、深さ）のＵ溝２３，２３
’を形成する。
ｉ０２膜（膜厚数百人）を生成し、その上に窒化シリコ
ン（Ｓｉ３ Ｎ４ ）膜を被着し、更に、その上に燐シ
リケートガラス（ＰＳＧ）膜を被着して、これをレジス
ト膜マスク（図示せず）を用いてパターンニングし、こ
れらの５ｉ０２膜、 Ｓｉ３ Ｎ４膜およびＰＳＧ膜を
エツチング保護マスク２２（合計膜厚１．５μｍ）とし
て、塩素系の反応ガスを用いたりアクティブイオンエツ
チング（ＲＩ Ｅ）によって垂直にエツチングして、深
さ５μｍ程度の同一寸法（幅、深さ）のＵ溝２３，２３
’を形成する。
この時、コレクタ・ベース間に形成するＵ１１２３“は
埋没Ｊｉｉ１２の深い埋没部の内部に形成され、素子分
離帯となるＵ溝２３は埋没層１２を突き抜けて形成サレ
ル。更に、０ｍ２３．２３′の底部に硼素イオンを注入
して、ｐ＋型チャネルカント層２４を形成する。なお、
Ｕ溝２３′の底部は高濃度なｎ＋型型埋郡部囲まれてい
るから、相殺されてチャネルカット層は形成されない。
埋没Ｊｉｉ１２の深い埋没部の内部に形成され、素子分
離帯となるＵ溝２３は埋没層１２を突き抜けて形成サレ
ル。更に、０ｍ２３．２３′の底部に硼素イオンを注入
して、ｐ＋型チャネルカント層２４を形成する。なお、
Ｕ溝２３′の底部は高濃度なｎ＋型型埋郡部囲まれてい
るから、相殺されてチャネルカット層は形成されない。
第２図（ｆ１参照；次いで、エツチング保護マスク２２
を除去し、Ｕ溝の内面に５ｉ０２膜２５を生成し、その
内部に多結晶シリコン膜２６を充填し、更に、表面にｓ
；ｏ２ＪＪＨを生成して、Ｕ溝素子分離帯３およびＵ溝
分離帯１１の作製が完了する。これらの形成法はすべて
公知の製法によるものである。
を除去し、Ｕ溝の内面に５ｉ０２膜２５を生成し、その
内部に多結晶シリコン膜２６を充填し、更に、表面にｓ
；ｏ２ＪＪＨを生成して、Ｕ溝素子分離帯３およびＵ溝
分離帯１１の作製が完了する。これらの形成法はすべて
公知の製法によるものである。
しかる後、Ｕ溝素子分離帯３で囲まれた素子領域内に、
同じく公知の製法によってベース領域。
同じく公知の製法によってベース領域。
エミ・７タ領域および各電極を形成して完成させる。
このような製造方法によれば、前記した従来の半導体装
置（１）、 （ＩＩ）に比べて形成方法が簡単になり
、製造工程が短縮される。かつ、作製した半導体装置は
コレクタ・ベース間の接合容量が小さく、素子耐圧が高
くて、高集積化の容易な構造である。
置（１）、 （ＩＩ）に比べて形成方法が簡単になり
、製造工程が短縮される。かつ、作製した半導体装置は
コレクタ・ベース間の接合容量が小さく、素子耐圧が高
くて、高集積化の容易な構造である。
［発明の効果］
以上の説明から明らかなように、本発明によれば製造方
法が簡単で、コレクタ・ベース間の接合容量を従来構造
と同様に小さくでき、且つ、高集積化に適用できる大き
な効果がある。
法が簡単で、コレクタ・ベース間の接合容量を従来構造
と同様に小さくでき、且つ、高集積化に適用できる大き
な効果がある。
第１図は本発明にかかる半導体装置の断面図、第２図（
ａ）〜（ｆ）はその製造方法の工程順断面図、第３図お
よび第４図は従来の半導体装置の断面図である。 図において、 １はシリコン基板、 ２，１２はｎ＋埋没層、３はＵ
溝素子分離帯、 ５はコレクタコンタクト、６はベース
領域、 ７はエミッタ領域、８．１１はＵ溝分離
帯、 ９は５ｉ０２膜、Ｃはコレクタ電極、 Ｂはベース電極、 Ｅはエミッタ電極、２０はマ
スク、 ２１はシリコン層、２２はエツチン
グ保護マスク、 ２３はＵ溝、 ２４はチャネルカット層、
２５は５ｉ０２膜、 ２６は多結晶シリコン膜層
１朱め半４１名シＥ（Ｍａｎ眸面の 第４図 番 ↓ ↓ 番 壷 滓発ａ月にＵ−ウ戸駄４遼万成−工本ｔｉｌｔ駒イ田グ
第２図
ａ）〜（ｆ）はその製造方法の工程順断面図、第３図お
よび第４図は従来の半導体装置の断面図である。 図において、 １はシリコン基板、 ２，１２はｎ＋埋没層、３はＵ
溝素子分離帯、 ５はコレクタコンタクト、６はベース
領域、 ７はエミッタ領域、８．１１はＵ溝分離
帯、 ９は５ｉ０２膜、Ｃはコレクタ電極、 Ｂはベース電極、 Ｅはエミッタ電極、２０はマ
スク、 ２１はシリコン層、２２はエツチン
グ保護マスク、 ２３はＵ溝、 ２４はチャネルカット層、
２５は５ｉ０２膜、 ２６は多結晶シリコン膜層
１朱め半４１名シＥ（Ｍａｎ眸面の 第４図 番 ↓ ↓ 番 壷 滓発ａ月にＵ−ウ戸駄４遼万成−工本ｔｉｌｔ駒イ田グ
第２図
Claims (2)
- （１）Ｕ溝素子分離帯を具備し、且つ、該Ｕ溝素子分離
帯と同一寸法を有するＵ溝分離帯がコレクタ・ベース間
に介在していることを特徴とする半導体装置。 - （２）一導電型半導体基板上に異種導電型不純物イオン
を注入し、更に、選択的に異種導電型不純物イオンを注
入して、部分的に深い埋没部分を有する異種導電型埋没
層を形成する工程、 次いで、素子分離帯形成領域および前記深い埋没部分に
、同時にＵ溝を形成し、該Ｕ溝内部に酸化シリコン膜を
介して多結晶シリコン膜を埋没させ、前記深い埋没部分
の内部に形成させたＵ溝分離帯をコレクタ・ベース間に
介在させる工程が含まれてなることを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6716087A JPS63232370A (ja) | 1987-03-19 | 1987-03-19 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6716087A JPS63232370A (ja) | 1987-03-19 | 1987-03-19 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63232370A true JPS63232370A (ja) | 1988-09-28 |
Family
ID=13336863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6716087A Pending JPS63232370A (ja) | 1987-03-19 | 1987-03-19 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63232370A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5914880A (en) * | 1992-05-16 | 1999-06-22 | Nippei Toyama Corporation | Method and apparatus for controlling a transfer machine |
-
1987
- 1987-03-19 JP JP6716087A patent/JPS63232370A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5914880A (en) * | 1992-05-16 | 1999-06-22 | Nippei Toyama Corporation | Method and apparatus for controlling a transfer machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0001300B1 (en) | Method of manufacturing a locos semiconductor device | |
| JPS6347963A (ja) | 集積回路とその製造方法 | |
| JPH0366133A (ja) | ベース接点が垂直な浅いトレンチ型バイポーラ・トランジスタを有するＢｉＣＭＯＳ集積回路 | |
| JPH07201974A (ja) | 半導体装置の製造方法 | |
| JPH0351108B2 (ja) | ||
| JPH0669431A (ja) | Ｓｏｉ基板上にバイポーラトランジスタとｃｍｏｓトランジスタを製造する方法及びそれらのトランジスタ | |
| JPH09102503A (ja) | 半導体装置およびその製造方法 | |
| JPS63232370A (ja) | 半導体装置およびその製造方法 | |
| JPS60241261A (ja) | 半導体装置およびその製造方法 | |
| JPH02283028A (ja) | 半導体装置及びその製造方法 | |
| JPH07245294A (ja) | 半導体装置の製造方法 | |
| JPH034538A (ja) | バイポーラ型半導体装置 | |
| JP3247106B2 (ja) | 集積回路の製法と集積回路構造 | |
| JPH08236537A (ja) | エピ層を用いない高性能高電圧バイポーラ・トランジスタ | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JPH0462849A (ja) | 半導体装置の製造方法 | |
| JPS60136372A (ja) | 半導体装置の製造方法 | |
| JP2571449B2 (ja) | バイポーラｉｃの製造方法 | |
| JPH01281766A (ja) | バイポーラトランジスタの製造方法 | |
| JP2635439B2 (ja) | 半導体装置とその製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPS59165435A (ja) | 半導体装置の製造方法 | |
| JPH05335329A (ja) | 半導体装置及びその製造方法 | |
| JPH06314696A (ja) | 半導体装置およびその製造方法 | |
| JPH0575033A (ja) | 半導体集積回路装置およびその製造方法 |