JP2625873B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JP2625873B2 JP2625873B2 JP11038188A JP11038188A JP2625873B2 JP 2625873 B2 JP2625873 B2 JP 2625873B2 JP 11038188 A JP11038188 A JP 11038188A JP 11038188 A JP11038188 A JP 11038188A JP 2625873 B2 JP2625873 B2 JP 2625873B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- region
- side wall
- layer
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁層で囲まれたエミッタ領域を有し、そ
のエミッタ領域の下部にベース領域が形成されるバイポ
ーラトランジスタの製造方法に関する。
のエミッタ領域の下部にベース領域が形成されるバイポ
ーラトランジスタの製造方法に関する。
本発明は、絶縁層で囲まれたエミッタ領域を有し、そ
のエミッタ領域の下部にベース領域が形成されるバイポ
ーラトランジスタの製造方法において、略垂直な側壁を
有したマスク部材を利用してサイドウォールを形成し、
そのサイドウォールからマスク層を形成し、そのサイド
ウォール除去後にその除去部に溝部を形成して、少なく
ともその溝部に対して絶縁層を形成することにより、微
細な構造のバイポーラトランジスタの製造を実現する方
法である。
のエミッタ領域の下部にベース領域が形成されるバイポ
ーラトランジスタの製造方法において、略垂直な側壁を
有したマスク部材を利用してサイドウォールを形成し、
そのサイドウォールからマスク層を形成し、そのサイド
ウォール除去後にその除去部に溝部を形成して、少なく
ともその溝部に対して絶縁層を形成することにより、微
細な構造のバイポーラトランジスタの製造を実現する方
法である。
バイポーラトランジスタには、その高速化の要求があ
り、素子の微細化が進められている。ところが、単に高
速化のためにエミッタを狭い領域に形成しても、基板中
で横方向へ不純物が拡散（サイド拡散）するだけであっ
て実効的でない。また、そのエミッタの不純物分布は、
ベース領域中で曲率を持った分布となり、遮断周波数fT
の向上を図れない。
り、素子の微細化が進められている。ところが、単に高
速化のためにエミッタを狭い領域に形成しても、基板中
で横方向へ不純物が拡散（サイド拡散）するだけであっ
て実効的でない。また、そのエミッタの不純物分布は、
ベース領域中で曲率を持った分布となり、遮断周波数fT
の向上を図れない。
そこで、このような課題を解決するための構造とし
て、エミッタを絶縁材料の壁に隣接して形成した所謂ウ
ォールドエミッタ構造がある。すなわち、絶縁材料の壁
で不純物拡散が抑えられ、平らなエミッタの底部（接
合）が得られる。そして、このようなバイポーラトラン
ジスタの製造技術としては、文献「High Speed Bipolar
ECL Device Using a Vertically Isolated Self−Alig
ned Tran−sistor」,Japanese Journal of Applied Phy
sics,Volume 22（1983）Supplement 22−1,pp125〜128
に記載される技術がある。上記文献には、略垂直に基板
に埋め込まれたSiO2からなる分離領域があり、バイポー
ラトランジスタの特性改善を図っている。
て、エミッタを絶縁材料の壁に隣接して形成した所謂ウ
ォールドエミッタ構造がある。すなわち、絶縁材料の壁
で不純物拡散が抑えられ、平らなエミッタの底部（接
合）が得られる。そして、このようなバイポーラトラン
ジスタの製造技術としては、文献「High Speed Bipolar
ECL Device Using a Vertically Isolated Self−Alig
ned Tran−sistor」,Japanese Journal of Applied Phy
sics,Volume 22（1983）Supplement 22−1,pp125〜128
に記載される技術がある。上記文献には、略垂直に基板
に埋め込まれたSiO2からなる分離領域があり、バイポー
ラトランジスタの特性改善を図っている。
また、バイポーラトランジスタの構造として、ベース
領域を、エミッタ領域の下部の真性ベース領域と、ポリ
シリコンからなる取り出し電極からの拡散で形成された
グラフトベース領域とで構成する技術がある。このバイ
ポーラトランジスタでは、その微細化に伴った高濃度不
純物領域同士のエミッタ領域とグラフトベース領域の衝
突から、エミッタ−ベース間耐圧VEBOの低下や容量CJE
の増加が生ずる。そこで、本件出願人は、このような課
題に対して、先に、真性ベース領域とグラフトベース領
域間を接続する低濃度不純物領域を設けたバイポーラト
ランジスタを提案しており、例えば特願昭62−75096号
明細書及び図面に記載される先行技術がある。
領域を、エミッタ領域の下部の真性ベース領域と、ポリ
シリコンからなる取り出し電極からの拡散で形成された
グラフトベース領域とで構成する技術がある。このバイ
ポーラトランジスタでは、その微細化に伴った高濃度不
純物領域同士のエミッタ領域とグラフトベース領域の衝
突から、エミッタ−ベース間耐圧VEBOの低下や容量CJE
の増加が生ずる。そこで、本件出願人は、このような課
題に対して、先に、真性ベース領域とグラフトベース領
域間を接続する低濃度不純物領域を設けたバイポーラト
ランジスタを提案しており、例えば特願昭62−75096号
明細書及び図面に記載される先行技術がある。
バイポーラトランジスタの構造を所謂ウォールドエミ
ッタ構造とすることで、その絶縁材料部の壁で不純物拡
散が抑えられると共にエミッタ底部の平らな接合が得ら
れる。そして、トランジスタの特性向上を図ることがで
きる。
ッタ構造とすることで、その絶縁材料部の壁で不純物拡
散が抑えられると共にエミッタ底部の平らな接合が得ら
れる。そして、トランジスタの特性向上を図ることがで
きる。
しかしながら、上記文献に記載されるように、略垂直
に基板に埋め込まれた分離領域を形成するために、それ
ぞれレジストを用い、異方性エッチングを行った場合に
は、その露光精度の限界から、素子全体を微細にするこ
とが困難となる。
に基板に埋め込まれた分離領域を形成するために、それ
ぞれレジストを用い、異方性エッチングを行った場合に
は、その露光精度の限界から、素子全体を微細にするこ
とが困難となる。
そこで、本発明は、高濃度不純物領域同士であるエミ
ッタ領域及びグラフトベース領域の衝突を防止した上記
先行技術の改良技術であって、その高濃度不純物領域同
士の問題解決を図ると同時に、所謂ウォールドエミッタ
構造を微細化し、その特性向上を実現するバイポーラト
ランジスタの製造方法を提供することを目的とする。
ッタ領域及びグラフトベース領域の衝突を防止した上記
先行技術の改良技術であって、その高濃度不純物領域同
士の問題解決を図ると同時に、所謂ウォールドエミッタ
構造を微細化し、その特性向上を実現するバイポーラト
ランジスタの製造方法を提供することを目的とする。
上述の目的を達成するため、本発明のバイポーラトラ
ンジスタの製造方法は、半導体基板上にエミッタ形成領
域を囲む開口を有し、且つ側壁が略垂直なマスク部材を
形成する工程と、上記マスク部材の側壁にサイドウォー
ルを形成する工程と、そのサイドウォールによって被覆
されていない上記開口に露出した上記エミッタ形成領域
にマスク層を形成する工程と、上記マスク部材と上記マ
スク層を残して上記サイドウォールのみ除去する工程
と、そのサイドウォール除去部の上記半導体基板に溝部
を形成する工程と、その溝部及び少なくとも上記マスク
部材に側壁の一部に絶縁層を形成する工程と、その絶縁
層で囲まれたエミッタ領域を形成すると共に、そのエミ
ッタ領域下及び上記絶縁層下に延在するベース領域を形
成する工程とを有することを特徴とする。
ンジスタの製造方法は、半導体基板上にエミッタ形成領
域を囲む開口を有し、且つ側壁が略垂直なマスク部材を
形成する工程と、上記マスク部材の側壁にサイドウォー
ルを形成する工程と、そのサイドウォールによって被覆
されていない上記開口に露出した上記エミッタ形成領域
にマスク層を形成する工程と、上記マスク部材と上記マ
スク層を残して上記サイドウォールのみ除去する工程
と、そのサイドウォール除去部の上記半導体基板に溝部
を形成する工程と、その溝部及び少なくとも上記マスク
部材に側壁の一部に絶縁層を形成する工程と、その絶縁
層で囲まれたエミッタ領域を形成すると共に、そのエミ
ッタ領域下及び上記絶縁層下に延在するベース領域を形
成する工程とを有することを特徴とする。
本発明において、上記マスク部材は、上記サイドウォ
ールとエッチング選択性の有る材料であるが、例えば、
不純物を含有したポリシリコン層上に絶縁膜を形成した
ものとすることができる。
ールとエッチング選択性の有る材料であるが、例えば、
不純物を含有したポリシリコン層上に絶縁膜を形成した
ものとすることができる。
マスク部材の略垂直な側壁に形成するサイドウォール
を利用して、そのサイドウォールと整合的にマスク層が
得られる。そして、そのサイドウォールを除去し、さら
に、そのマスク部材及びマスク層を用いながら、微細な
パターンであるサイドウォール除去部を選択的に除去し
て行く。すると、溝部がエミッタ形成領域を囲んだ微細
なパターンで形状で半導体基板に形成され、続いてその
溝部に絶縁層を形成することで、エミッタ領域をその絶
縁層に利用した所謂ウォールドエミッタ構造にすること
ができる。
を利用して、そのサイドウォールと整合的にマスク層が
得られる。そして、そのサイドウォールを除去し、さら
に、そのマスク部材及びマスク層を用いながら、微細な
パターンであるサイドウォール除去部を選択的に除去し
て行く。すると、溝部がエミッタ形成領域を囲んだ微細
なパターンで形状で半導体基板に形成され、続いてその
溝部に絶縁層を形成することで、エミッタ領域をその絶
縁層に利用した所謂ウォールドエミッタ構造にすること
ができる。
本発明の好適な実施例を図面を参照しながら説明す
る。
る。
本実施例のバイポーラトランジスタの製造方法は、NP
N型の例であり、開口部の側壁を利用したサイドウォー
ルによって、微細な溝部が形成され、その溝部に絶縁層
を充填することで、所謂ウォールドエミッタ構造を微細
に形成する方法である。以下、本実施例をその工程に従
って第１図ａ〜第１図ｆを参照しながら説明する。
N型の例であり、開口部の側壁を利用したサイドウォー
ルによって、微細な溝部が形成され、その溝部に絶縁層
を充填することで、所謂ウォールドエミッタ構造を微細
に形成する方法である。以下、本実施例をその工程に従
って第１図ａ〜第１図ｆを参照しながら説明する。
（ａ） 第１図ａに示すように、N+型の埋め込み層11及
びチャンネルストッパー12が形成されたＰ型のシリコン
基板10上に、フィールド酸化膜13により島状に分離され
たＮ型のエピタキシャル層14が形成される。このＮ型の
エピタキシャル層14はベース領域の底部ではコレクタと
して機能する。Ｎ型のエピタキシャル層14の主面には、
不純物を含有するポリシリコン層15が形成され、さらに
そのポリシリコン層15の上にはシリコン酸化膜16が形成
される。このポリシリコン層15は、ベース取り出し電極
として機能すると共に、グラフトベース領域を上記Ｎ型
のエピタキシャル層14に形成するための拡散源としても
機能する。そして、シリコン酸化膜16は、次に説明する
ように、ポリシリコン層15と共にパターニングされマス
ク部材として機能する。
びチャンネルストッパー12が形成されたＰ型のシリコン
基板10上に、フィールド酸化膜13により島状に分離され
たＮ型のエピタキシャル層14が形成される。このＮ型の
エピタキシャル層14はベース領域の底部ではコレクタと
して機能する。Ｎ型のエピタキシャル層14の主面には、
不純物を含有するポリシリコン層15が形成され、さらに
そのポリシリコン層15の上にはシリコン酸化膜16が形成
される。このポリシリコン層15は、ベース取り出し電極
として機能すると共に、グラフトベース領域を上記Ｎ型
のエピタキシャル層14に形成するための拡散源としても
機能する。そして、シリコン酸化膜16は、次に説明する
ように、ポリシリコン層15と共にパターニングされマス
ク部材として機能する。
続いて、ポリシリコン層15とシリコン酸化膜16とを上
記Ｎ型のエピタキシャル層14上で開口させ、そのエピタ
キシャル層14の主面を露出させる。開口は、例えば異方
性エッチングにより行われる。この開口の開口部17はエ
ミッタ形成領域とされ、その開口部17の側壁17aは、そ
の主面に略垂直な面を有する。
記Ｎ型のエピタキシャル層14上で開口させ、そのエピタ
キシャル層14の主面を露出させる。開口は、例えば異方
性エッチングにより行われる。この開口の開口部17はエ
ミッタ形成領域とされ、その開口部17の側壁17aは、そ
の主面に略垂直な面を有する。
このような開口部17を上記Ｎ型のエピタキシャル層14
上に形成したところで、イオン注入により真性ベース
（イントリンシックベース）領域19を形成するためのイ
オン注入を行う。このイオン注入は、例えばＰ型の不純
物であるB+,BF2 +等をドーパントとし、そのプロジェク
トレンジは、後述する溝部の深さxTとの関係から定める
ことができる。また、熱処理によって、上記ポリシリコ
ン層15から上記Ｎ型のエピタキシャル層14にＰ型の不純
物を拡散させ、グラフトベース領域18をエピタキシャル
層14に形成する。なお、このグラフトベース領域18の形
成は、後の他の工程と共に行うこともできる。
上に形成したところで、イオン注入により真性ベース
（イントリンシックベース）領域19を形成するためのイ
オン注入を行う。このイオン注入は、例えばＰ型の不純
物であるB+,BF2 +等をドーパントとし、そのプロジェク
トレンジは、後述する溝部の深さxTとの関係から定める
ことができる。また、熱処理によって、上記ポリシリコ
ン層15から上記Ｎ型のエピタキシャル層14にＰ型の不純
物を拡散させ、グラフトベース領域18をエピタキシャル
層14に形成する。なお、このグラフトベース領域18の形
成は、後の他の工程と共に行うこともできる。
（ｂ） 次に、開口部17及び上記シリコン酸化膜16を含
む全面に低圧シリコン窒化膜が形成される。この低圧シ
リコン窒化膜は、低圧CVD法から形成されるために、カ
バレージに優れ、略垂直とされた側壁17aにも被着す
る。ここで低圧シリコン窒化膜の膜厚は、後述する溝部
の微細な幅を決定することになる。
む全面に低圧シリコン窒化膜が形成される。この低圧シ
リコン窒化膜は、低圧CVD法から形成されるために、カ
バレージに優れ、略垂直とされた側壁17aにも被着す
る。ここで低圧シリコン窒化膜の膜厚は、後述する溝部
の微細な幅を決定することになる。
低圧シリコン窒化膜の形成後、異方性エッチングを行
う。すると、第１図ｂに示すように、上記開口部17の側
壁17aには、幅wOのシリコン窒化膜からなるサイドウォ
ール部20が形成され、上記開口部17の底面ではＮ型のエ
ピタキシャル層14の主面が露出する。
う。すると、第１図ｂに示すように、上記開口部17の側
壁17aには、幅wOのシリコン窒化膜からなるサイドウォ
ール部20が形成され、上記開口部17の底面ではＮ型のエ
ピタキシャル層14の主面が露出する。
（ｃ） 上記ポリシリコン層15とシリコン酸化膜16の開
口部17の側壁17aに、サイドウォール部20を形成した
後、酸化を行う。すると、露出した開口部17の底面の上
記Ｎ型のエピタキシャル層14上で、シリコン酸化膜から
なるマスク層21が形成される。このマスク層21は、開口
部17の底面で上記サイドウォール部20の間に挟まれて形
成される。
口部17の側壁17aに、サイドウォール部20を形成した
後、酸化を行う。すると、露出した開口部17の底面の上
記Ｎ型のエピタキシャル層14上で、シリコン酸化膜から
なるマスク層21が形成される。このマスク層21は、開口
部17の底面で上記サイドウォール部20の間に挟まれて形
成される。
そのマスク層21をシリコン窒化膜からなるサイドウォ
ール部20の間に形成した後、そのサイドウォール部20を
ホットリン酸等によって除去し、開口部17の内部には、
第１図ｃに示すように、マスク層21のみを残存させる。
その結果、開口部17の側壁17aの周辺部では、サイドウ
ォール部20が存在していた領域においてＮ型のエピタキ
シャル層14が露出することになる。すなわち、エピタキ
シャル層14を露出させたサイドウォール除去部22が平面
上微細な帯状なパターンでエミッタ形成領域の周囲を囲
んで形成されことになる。
ール部20の間に形成した後、そのサイドウォール部20を
ホットリン酸等によって除去し、開口部17の内部には、
第１図ｃに示すように、マスク層21のみを残存させる。
その結果、開口部17の側壁17aの周辺部では、サイドウ
ォール部20が存在していた領域においてＮ型のエピタキ
シャル層14が露出することになる。すなわち、エピタキ
シャル層14を露出させたサイドウォール除去部22が平面
上微細な帯状なパターンでエミッタ形成領域の周囲を囲
んで形成されことになる。
（ｄ） 次に、上記マスク層21と上記シリコン酸化膜16
をマスクとして、異方性エッチングを行う。この異方性
エッチングでは、その選択性から、上記サイドウォール
除去部22のみがエッチングされて行き、そのサイドウォ
ール除去部22の微細なパターンに沿って、第１図ｄに示
すように、溝部23が形成される。この溝部23の深さx
Tは、真性ベース領域19の接合深さxjbよりも浅くされ
る。このため、ベース領域は真性ベース領域19とグラフ
トベース領域18で電気的に接続され、それが上記ポリシ
リコン層15から取り出される。このような溝部23の形成
後、ベース抵抗rbb′増加を防止するために、溝部23の
底部に真性ベース領域19とグラフトベース領域18の接続
用の不純物を導入しても良い。
をマスクとして、異方性エッチングを行う。この異方性
エッチングでは、その選択性から、上記サイドウォール
除去部22のみがエッチングされて行き、そのサイドウォ
ール除去部22の微細なパターンに沿って、第１図ｄに示
すように、溝部23が形成される。この溝部23の深さx
Tは、真性ベース領域19の接合深さxjbよりも浅くされ
る。このため、ベース領域は真性ベース領域19とグラフ
トベース領域18で電気的に接続され、それが上記ポリシ
リコン層15から取り出される。このような溝部23の形成
後、ベース抵抗rbb′増加を防止するために、溝部23の
底部に真性ベース領域19とグラフトベース領域18の接続
用の不純物を導入しても良い。
（ｅ） 次に、第１図ｅに示すように、その溝部23及び
開口部17の側壁17aに絶縁層24を形成する。この絶縁層2
4は、例えば酸化やCVD法等により形成され、異方性エッ
チングによってサイドウォールの形状とされて溝部23を
埋め込むと同時に上記ポリシリコン層15の側壁17aも被
覆する。この絶縁層24の材料は、酸化シリコンや窒化シ
リコン等である。また、絶縁層24をサイドウォールの形
状とする過程で、上記マスク層21を除去し、開口部17の
底面では、再びＮ型のエピタキシャル層14を露出させ
る。この絶縁層24のサイドウォールの形状について説明
すると、ポリシリコン層15の側部の絶縁層24の厚みw
2は、ポリシリコン層15と次に形成するエミッタ用のポ
リシリコン層との分離ができれば、上記溝部23の幅w1よ
りも厚くても良く、薄くても良い。勿論、同じでも良
い。厚みw2を最も薄くした場合では、例えば0.1μｍ程
度が可能である。
開口部17の側壁17aに絶縁層24を形成する。この絶縁層2
4は、例えば酸化やCVD法等により形成され、異方性エッ
チングによってサイドウォールの形状とされて溝部23を
埋め込むと同時に上記ポリシリコン層15の側壁17aも被
覆する。この絶縁層24の材料は、酸化シリコンや窒化シ
リコン等である。また、絶縁層24をサイドウォールの形
状とする過程で、上記マスク層21を除去し、開口部17の
底面では、再びＮ型のエピタキシャル層14を露出させ
る。この絶縁層24のサイドウォールの形状について説明
すると、ポリシリコン層15の側部の絶縁層24の厚みw
2は、ポリシリコン層15と次に形成するエミッタ用のポ
リシリコン層との分離ができれば、上記溝部23の幅w1よ
りも厚くても良く、薄くても良い。勿論、同じでも良
い。厚みw2を最も薄くした場合では、例えば0.1μｍ程
度が可能である。
（ｆ） このような絶縁層24を形成した後、第１図ｆに
示すように、エミッタ用のポリシリコン層25が形成さ
れ、このポリシリコン層25からの不純物拡散によって、
エミッタ領域26が形成される。ここで、本実施例にかか
るバイポーラトランジスタでは、すでに溝部23に絶縁層
24が埋め込まれているために、上記ポリシリコン層25か
らの不純物拡散によるエミッタ領域26は、その周囲が当
該絶縁層24に囲まれたものとなる。すなわち、エミッタ
領域26の接合深さxjeを上記溝部23の深さxTより浅いも
のとすることで、所謂ウォールドエミッタ構造にするこ
とができる。このため、絶縁層24の壁で拡散が抑えられ
たエミッタ領域26が得られると共に平らなエミッタの底
部（接合）が得られることになる。以下、所要の電極配
線，パッシベーション等を行い素子を完成する。
示すように、エミッタ用のポリシリコン層25が形成さ
れ、このポリシリコン層25からの不純物拡散によって、
エミッタ領域26が形成される。ここで、本実施例にかか
るバイポーラトランジスタでは、すでに溝部23に絶縁層
24が埋め込まれているために、上記ポリシリコン層25か
らの不純物拡散によるエミッタ領域26は、その周囲が当
該絶縁層24に囲まれたものとなる。すなわち、エミッタ
領域26の接合深さxjeを上記溝部23の深さxTより浅いも
のとすることで、所謂ウォールドエミッタ構造にするこ
とができる。このため、絶縁層24の壁で拡散が抑えられ
たエミッタ領域26が得られると共に平らなエミッタの底
部（接合）が得られることになる。以下、所要の電極配
線，パッシベーション等を行い素子を完成する。
上述のように、本実施例のバイポーラトランジスタの
製造方法では、バイポーラトランジスタのエミッタ領域
26が絶縁層24に囲まれたものとされる。このためエミッ
タ領域26のサイド拡散が抑えられ、フラットなエミッタ
−ベース間接合となり、また、その領域の微細化と共に
キャリアのサイドインジェクションも防止されることか
ら、高速動作が可能となり、遮断周波数fTも向上する。
さらに、その絶縁層24自体もサイドウォール除去部22の
微細な幅を利用して形成されるため、微細な幅w1,w2の
ものとなり、平面上の占有面積を縮小化することが可能
となり、エミッタ領域26のサイド拡散防止と共に十分な
微細化が実現される。さらに、溝部23に絶縁層24が埋め
込まれることから、エミッタ−ベース間耐圧VEBOの低下
やベース−エミッタ容量CJEの増加を防止することも勿
論可能である。
製造方法では、バイポーラトランジスタのエミッタ領域
26が絶縁層24に囲まれたものとされる。このためエミッ
タ領域26のサイド拡散が抑えられ、フラットなエミッタ
−ベース間接合となり、また、その領域の微細化と共に
キャリアのサイドインジェクションも防止されることか
ら、高速動作が可能となり、遮断周波数fTも向上する。
さらに、その絶縁層24自体もサイドウォール除去部22の
微細な幅を利用して形成されるため、微細な幅w1,w2の
ものとなり、平面上の占有面積を縮小化することが可能
となり、エミッタ領域26のサイド拡散防止と共に十分な
微細化が実現される。さらに、溝部23に絶縁層24が埋め
込まれることから、エミッタ−ベース間耐圧VEBOの低下
やベース−エミッタ容量CJEの増加を防止することも勿
論可能である。
また、本実施例のバイポーラトランジスタの製造方法
では、次のような変形例がある。
では、次のような変形例がある。
上述の製造方法では、上記ポリシリコン層15と上記シ
リコン酸化膜16の開口後に真性ベース領域を形成するた
めのイオン注入を行っている（第１図ａ参照）が、その
真性ベース領域を形成するためのイオン注入を後から行
うこともできる。すなわち、第２図に示すように、マス
ク層21の形成後であってサイドウォール部20の除去後
に、B+やBF2 +等の不純物の打ち込みを行うこともでき
る。このイオン注入の不純物分布は、サイドウォール除
去部22で深いものとなり、真性ベース領域とグラフトベ
ース領域の接続を確実にし、ベース抵抗rbb′の増加を
防止することが容易に行われる。
リコン酸化膜16の開口後に真性ベース領域を形成するた
めのイオン注入を行っている（第１図ａ参照）が、その
真性ベース領域を形成するためのイオン注入を後から行
うこともできる。すなわち、第２図に示すように、マス
ク層21の形成後であってサイドウォール部20の除去後
に、B+やBF2 +等の不純物の打ち込みを行うこともでき
る。このイオン注入の不純物分布は、サイドウォール除
去部22で深いものとなり、真性ベース領域とグラフトベ
ース領域の接続を確実にし、ベース抵抗rbb′の増加を
防止することが容易に行われる。
なお、上述の実施例においては、NPN型のバイポーラ
トランジスタの製造方法について説明したが、PNP型の
バイポーラトランジスタであっても良い。また、本発明
のバイポーラトランジスタの製造方法は、上述の実施例
に限定されず、その要旨を逸脱しない範囲での種々の変
更が可能である。
トランジスタの製造方法について説明したが、PNP型の
バイポーラトランジスタであっても良い。また、本発明
のバイポーラトランジスタの製造方法は、上述の実施例
に限定されず、その要旨を逸脱しない範囲での種々の変
更が可能である。
本発明のバイポーラトランジスタの製造方法は、溝部
を利用して所謂ウォールドエミッタ構造としているた
め、その素子の高速化や遮断周波数の向上等を図ること
ができる。また、その溝部に埋め込まれる絶縁層の幅
は、マスク部材の側壁に形成されるサイドウォールを利
用した微細なパターンであり、エミッタのサイド拡散防
止と共に素子の十分な微細化を図ることが実現される。
また、溝部はエミッタ領域の周囲にセルフアラインで形
成されるため、微細化にさらに有利となる。
を利用して所謂ウォールドエミッタ構造としているた
め、その素子の高速化や遮断周波数の向上等を図ること
ができる。また、その溝部に埋め込まれる絶縁層の幅
は、マスク部材の側壁に形成されるサイドウォールを利
用した微細なパターンであり、エミッタのサイド拡散防
止と共に素子の十分な微細化を図ることが実現される。
また、溝部はエミッタ領域の周囲にセルフアラインで形
成されるため、微細化にさらに有利となる。
第１図ａ〜第１図ｆは本発明のバイポーラトランジスタ
の製造方法の一例をその工程に従って説明するためのそ
れぞれ工程断面図、第２図はその変形例を説明するため
の工程断面図である。 14……エピタキシャル層 15……ポリシリコン層 16……シリコン酸化膜 18……グラフトベース領域 19……真性ベース領域 20……サイドウォール部 21……マスク層 22……サイドウォール除去部 23……溝部 24……絶縁層 26……エミッタ領域
の製造方法の一例をその工程に従って説明するためのそ
れぞれ工程断面図、第２図はその変形例を説明するため
の工程断面図である。 14……エピタキシャル層 15……ポリシリコン層 16……シリコン酸化膜 18……グラフトベース領域 19……真性ベース領域 20……サイドウォール部 21……マスク層 22……サイドウォール除去部 23……溝部 24……絶縁層 26……エミッタ領域
Claims (1)
- 【請求項１】半導体基板上にエミッタ形成領域を囲む開
口を有し且つ側壁が略垂直なマスク部材を形成する工程
と、 上記マスク部材の側壁にサイドウォールを形成する工程
と、 該サイドウォールによって被覆されていない上記開口に
露出する上記エミッタ形成領域にマスク層を形成する工
程と、 上記マスク部材と上記マスク層を残して上記サイドウォ
ールのみ除去する工程と、 該サイドウォール除去部の上記半導体基板に溝部を形成
する工程と、 該溝部と、少なくとも上記マスク部材の側壁の一部に絶
縁層を形成する工程と、 該絶縁層で囲まれたエミッタ領域と、該エミッタ領域下
及び上記絶縁層下に延在するベース領域を形成する工程
とを有するバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11038188A JP2625873B2 (ja) | 1988-05-09 | 1988-05-09 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11038188A JP2625873B2 (ja) | 1988-05-09 | 1988-05-09 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01281766A JPH01281766A (ja) | 1989-11-13 |
| JP2625873B2 true JP2625873B2 (ja) | 1997-07-02 |
Family
ID=14534364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11038188A Expired - Fee Related JP2625873B2 (ja) | 1988-05-09 | 1988-05-09 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2625873B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0756870B2 (ja) * | 1990-02-07 | 1995-06-14 | 株式会社東芝 | 半導体装置の製造方法 |
| US5064774A (en) * | 1991-02-19 | 1991-11-12 | Motorola, Inc. | Self-aligned bipolar transistor process |
-
1988
- 1988-05-09 JP JP11038188A patent/JP2625873B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01281766A (ja) | 1989-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2744808B2 (ja) | 自己整合トランジスタの製造方法 | |
| JPH0366133A (ja) | ベース接点が垂直な浅いトレンチ型バイポーラ・トランジスタを有するＢｉＣＭＯＳ集積回路 | |
| JPS63305560A (ja) | 完全自己整合バイポーラ・トランジスタの製造方法 | |
| US6218725B1 (en) | Bipolar transistors with isolation trenches to reduce collector resistance | |
| JP2700487B2 (ja) | バイポーラ集積回路及びその製造方法 | |
| JP2587444B2 (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| KR100854077B1 (ko) | 웨이퍼 본딩을 이용한 ｓｏｉ 기판 제조 방법과 이 ｓｏｉ기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법 | |
| JP2625873B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2628988B2 (ja) | 半導体装置及びその製造方法 | |
| JP4056218B2 (ja) | 半導体装置およびその製造方法 | |
| US5065210A (en) | Lateral transistor structure for bipolar semiconductor integrated circuits | |
| JPH02283028A (ja) | 半導体装置及びその製造方法 | |
| US6432789B2 (en) | Method of forming a well isolation bipolar transistor | |
| JPH08236537A (ja) | エピ層を用いない高性能高電圧バイポーラ・トランジスタ | |
| JP3207561B2 (ja) | 半導体集積回路およびその製造方法 | |
| KR100200058B1 (ko) | 반전 주입물을 분리시키는 방법 | |
| JPS62208670A (ja) | 半導体装置の製造方法 | |
| JPH1174513A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JP2002343801A (ja) | 超高周波半導体装置およびその製造方法 | |
| JPH0442936A (ja) | 半導体装置の製造方法 | |
| JPS6217860B2 (ja) | ||
| JPH06314696A (ja) | 半導体装置およびその製造方法 | |
| JPS63232370A (ja) | 半導体装置およびその製造方法 | |
| JPS63261877A (ja) | 半導体装置の製造方法 | |
| JPH0738395B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |