JPH0442936A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置とくにバイポーラトランジスタの
製造方法に関するものである。

従来の技術 近年バイポーラトランジスタは自己整合技術によりフォ
トリソグラフィの限界を越えた微細化が図られ、極めて
高速・高性能な特性を実現している。従来の技術による
半導体装置とそｉ製造方法を第２図Ｔａｌ〜＋ｅ＋にＮ
ＰＮトランジスタの製造方法の一例で示す。

まず第２図（ａｌに示すように、Ｐ型シリコン基板１６
の表面にＮ型埋め込みコレクタ層１７を形成した後、Ｎ
型エピタキシャル層１８を成長する。

次に素子分離ＬＯＣＯ３膜１９をＮ型エピタキシャル層
１８の表面に形成する。

次に第２図（ｂｌのように、Ｎ型エピタキシャル層１８
の表面のベース領域２０にＰ型不純物をイオン注入しそ
の後拡散させてＰ型真性ベース層２１を形成する。

次に第２図ｆＣ）のように、全面にベース引出し電極と
なるＰ型ポリシリコン膜２２とＣＶＤ酸化膜２３を成長
した後、フォトリングラフィによるレジストをマスクに
ＣＶＤ酸化膜２３と続いてＰ型ポリシリコン膜２２をエ
ツチング除去し、Ｎ型エピタキシャル層１８の表面のＰ
型真性ベース層２１を露出させる。

次に第２図ｆｄｌのように、全面にＣＶＤ酸化膜２４を
成長した後、熱処理によりＰ型ポリシリコン膜２２から
Ｐ型の不純物をＮ型エピタキシャル層１８に導入し、Ｐ
型の外部ベース層２５を形成する。

最後に第２図ｔｅｌのように、ＣＶＤ酸化膜２４の異方
性エツチングによりＰ型ポリシリコンの側面の酸化膜だ
けを残し、酸化膜サイドウオール２６とエミッタ引出し
部間孔２７を形成する。その後全面に成長したポリシリ
コンをフォトリソグラフィによるレジストをマスクにエ
ミッタ引出し電極２８を形成した後、ポリシリコンエミ
ッタ引出し電極２８にＮ型不純物をイオン注入し、熱処
理によりエミッタ引出し部間孔２７を通してポリシリコ
ンエミッタ引出し電極２８からＮ型不純物を導入し、Ｎ
型エミツタ層２９を形成する。

以上のような半導体装置の製造方法によると、バイポー
ラトランジスタの外部ベース領域、エミッタ領域、ベー
ス電極引出し部、エミッタ電極引出し部をすべて自己整
合的に形成でき、バイポーラトランジスタの高速化・微
細化を飛躍的に図ることができる。

発明が解決しようとする課題 上記従来の技術では、Ｎ型エピタキシャル層の表面部分
にＰ型不純物をイオン注入してＰ型真性へ一ス層を形成
している。ところがこのような場合、真性ベース層に注
入によるダメージが残るため、コレクタエミッタ間リー
ク電流の増加やトランジスタ歩留まりの低下を招き、ま
た真性ベース層の薄層化に限界があるため、さらにバイ
ポーラトランジスタの高速化を図る上での問題点となる
。

課題を解決するための手段 以上のような問題点を解決するために、本発明では、Ｎ
型エピタキシャル層の表面上に成長させたベースポリシ
リコン電極となるパターン形成前のＰ型ポリシリコン膜
から熱処理によってＰ型の不純物をＮ型エピタキシャル
層表面部分に導入してＰ型真性ベース層を形成する。

作用 本発明の半導体装置の製造法によると、第１に、ポリシ
リコン膜へイオン注入した不純物をポシリコン内でとど
めることができ、その後熱処理によって不純物をポリシ
リコン膜からＮ型エピタキシャル層に導入して真性ベー
ス層を形成するため、真性ヴース層にダメージが入るの
を防ぐことかできる。第２に、ポリシリコン中での不純
物の拡散係数はシリコン中に比へ大きいので、熱処理に
よって真性ベース層を形成する際、不純物をボシリコン
中で均一に分布させかっＮ型エピタキシャル層のごく浅
い表面部分にだけ導入させることができるため、真性ベ
ース層を極めて薄くできる。

実施例 第１図÷〜（ｅｌは本発明の実施例を自己整合でエミッ
タを形成したＮＰＮ　）ランジスタの工程順の断面図で
示したものである。

まず、第１図＋ａｌに示すように、Ｐ型のンリコン基板
ｌの表面にＮ型の埋め込みコレクタ層２を形成した後、
半導体基板となるＮ型のエピタキシャル層３を成長する
。次にＬＯＧＯＳ技術により素子分雌用の第１の絶縁膜
・４をＮ型のエピタキシャル層３の表面に形成した後、
第１の絶縁膜４およびＮ型のエピタキシャル層３の表面
上全面にポリシリコンの第１の半導体膜５を３００ｎｍ
程度、続いてＣＶＤ酸化膜よりなる第２の絶縁膜６を２
００ｎｍ程度の厚さに成長１７た後、第２の絶縁膜６を
通して第１の不純物となるボロンを第１の米導体膜５に
５８１０”ｃｍ−２，５０ｋｅＶ程度でイオン注入する
。

次に第１図（ｔ３）に示すように、第１の半導体膜５か
ら９５０”Ｃ，３０分稈度の熱処理によってボロンをＮ
型のエピタキシャル層３に導入１７てＰ型置性のベース
７を形成する。

次に第１図（Ｃ１に示すように、第２の絶縁膜６を通１
２て第１の半導体膜５に第２の不純物となるボロンを１
　ｘ　１０”ｃｍ−’、　　５０　ｋ　ｅ〜ｒ程度でイ
オン注入して第１の半導体膜５中のボロン濃度を高くす
る。さらにフォトリソグラフィによるレジストをマスク
に第２の絶縁膜６、続いて第１の半導体膜５をエツチン
グ除去し、ベース引出し電極８を形成するとともにＮ型
のエピタキシャル層３の表面の真性ベース領域９を露出
させる。

さらに第１図（ｄｌに示すように、ＣＶＤ酸化膜よりな
る第３の絶縁膜１０を２００〜３００ｎｍ成長した後真
性ベース層形成の際より低温の例えば９００℃の熱処理
により一定面積部分の周縁部分に、その上にあるベース
引出電極８からボロンを導入してＰ型の列部ベース層１
１を形成する。

最後に第］図ｔｅｌのように、ＣＶ　Ｄ酸化膜なる第３
の絶縁膜１０の異方性エツチングによりベース引出電極
８の側面の酸化膜だけを残し、酸化膜サイドウ１−ル１
２とエミッタ引出し部間口１３を形成した後、全面にポ
リシリコン膜を成長（２、次いでフォトリソグラフィに
よるレジストをマスクにポリシリコン膜をエツチング除
去してエミッタ引出１．　［極１４を形成する。さらに
ポリシリコンエミッタ引出し電極１４にＮ型の不純物を
イオン注入（−１真性ベ一ス層形成の際より低温の例え
ば９００℃の熱処理によりエミッタ引出し部間口１３を
通Ｉ、てポリシリコンエミッタ引出し電極］−４からＮ
型不純物を導入１５、Ｎ型のエミツタ層１５を形成する
。

なお、真性ベース層形成の際のイオン注入量や熱処理は
条件の最適化を要するか、以↓のような条件ではダメー
ジか入らずかつ０．２μｍ以下の接合深さを有する真性
ベース層の形成が可能さなる。このため、コレクタエミ
ッタ間リーク電流の増加やトランジスタ歩留まりの低下
を低減できる吉古もに、遮断周波数ｆＴか１００　ｌｂ
程度の非常に高速なバイポーラトランジスタを得ること
かできる。

なお、フォトリングラフィによるレジストをマスクにＣ
ＶＤ酸化膜１，０をエツチング除去してエミッタ引出（
７部間口を形成した場合でも、本発明は有効である。

発明の詳細 な説明したような本発明の半導体の製造方法は、ダメー
ジが少なくかつ極めて浅い接合の真性ベース層を形成で
きるため、コレクタエミッタ間リーク電流の増加やトラ
ンジスタ歩留まりの低下を低減できるとともに、バイポ
ーラトランジスタの高速化に大きく寄与するものである
。

【図面の簡単な説明】

第１図＋ａｌ〜＋ｅ＋は本発明製造方法を適用したＮＰ
Ｎバイボーラトランンスタの工程順の断面図である。第
２図（ａｔ〜（ｅ）は同し〈従来の製造方法におけるト
ランジスタの断面図である。 ３・・・・エピタキシャル層、４・・・・・第１の絶縁
膜、５・・・第１の半導体膜、６・・・・・第２の絶縁
膜、７・　−真性ベース層、８・・ヘ−ス引出し電極、
９・・・・・ベース領域、〕Ｃ０・・・・第３の絶縁膜
、１１・・・・・・外部ベース層、１２・・・・・・酸
化膜号イドウオール、１３・・・・エミッタ引出（７部
間口、１４・・　エミ、り引出し電極、１５・・・・・
エミツタ層。 代理人の氏名　弁理士　粟野重孝　はか１名城

Claims (1)

1. 【特許請求の範囲】 　一導電型の半導体基板の表面に一定面積部分を囲んで
   第１の絶縁膜を形成する工程と、上記一定面積部分およ
   び第１の絶縁膜の上に第１の半導体層、さらにその上に
   第２の絶縁膜を形成する工程と、 上記第１半導体層の中に上記一導電型とは反対導電型に
   なる第１の不純物を導入する工程と、上記第１半導体層
   からその下の半導体基板の中の上記一定面積部分に不純
   物を移しベースを形成する工程と、 第１の半導体層に同じく反対導電型になる第２の不純物
   を添加する工程と、 上記一定面積部分で、その周縁端部以外の部分の上の第
   ２の絶縁膜および第１の半導体層を除去しベース電極を
   形成する工程と、 上記一定面積部分および上記第２の絶縁膜の上に第３の
   絶縁膜を形成する工程と、 一定面積部分の上記周縁部分に、その上にあるベース引
   出電極から不純物を移し外部ベース層を形成する工程と
   、 第３の絶縁膜のうち、第１の半導体層の上面および上記
   一定面積部分に臨む側面以外の部分を除去して、エミッ
   タ引出部開口を形成する工程と、上記エミッタ引出部開
   口に半導体よりなるエミッタ引出電極を形成する工程と
   、 上記エミッタ引出用電極に、一導電型の不純物を導入し
   、さらにこの不純物を基板の上記一定面積部分に移しエ
   ミッタを形成する工程とよりなる半導体装置の製造方法
   。