JP4949033B2 - バイポーラトランジスタ及びその製造方法 - Google Patents
バイポーラトランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP4949033B2 JP4949033B2 JP2006539799A JP2006539799A JP4949033B2 JP 4949033 B2 JP4949033 B2 JP 4949033B2 JP 2006539799 A JP2006539799 A JP 2006539799A JP 2006539799 A JP2006539799 A JP 2006539799A JP 4949033 B2 JP4949033 B2 JP 4949033B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- layer
- base region
- manufacturing
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical group C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 28
- 239000002019 doping agent Substances 0.000 claims description 22
- 125000006850 spacer group Chemical group 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims 2
- 239000000758 substrate Substances 0.000 description 19
- 238000005468 ion implantation Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明はバイポーラトランジスタの分野に関する。
バイポーラトランジスタ、特に高性能のバイポーラ接合形トランジスタの設計及び製造においては、ベース領域の設計及び製造がトランジスタの性能を決める上で特に重要である。
しばしば、内在ベースの幅を低減することによって性能向上が達成される。しかし、これは、内在ベースの抵抗及び連結ベースの抵抗を必然的に増大させる。もし、この領域への追加ドーパントを組み入れることによって内在ベース抵抗が低減されると、内在ベースの幅は増大し性能低下を伴うことになる。このように、内在ベース領域のみを変化させても性能改善は困難であることが多い。
外部ベース領域の抵抗を低減することによっても性能向上を得ることが可能である。典型的に、外部ベース領域は熱的に活性化されたドーパントのイオン注入によって形成される。このことは、不要な横方向拡散及び高温処理の必要性を含むそれ自体の問題をもたらす。従来技術での外部ベース領域のイオン注入に関連する問題が図１と関連させながら議論される。
本発明は、改善された外部ベース領域を備えたバイポーラトランジスタ及びその製造方法を提供することを目的とする。
以下の記載において、バイポーラトランジスタの製造方法及びその構造について述べる。具体的なドーピングレベルなどの多くの具体的な詳細事項が本発明の完全な理解のために説明されるが、当業者にとって、本発明がこれらの具体的な詳細事項なしでも実施され得ることは明らかであろう。他の事例において、半導体集積回路の製造に用いられる周知の処理については、本発明を不必要に不明瞭なものとしないために詳細には述べないこととする。さらに、以下の記載では、ＮＰＮトランジスタの情報及び構造が述べられるが、当業者にとって、その記載がＰＮＰトランジスタの形成にも適用可能であることは明らかであろう。
本発明の実施形態について述べる前に、従来技術でのバイポーラトランジスタに関連する問題について図１と関連させて述べる。
図１において、ＮＰＮトランジスタのコレクタが基板10に形成されている。基板はＮ型ドーパントでドープされた単結晶シリコン基板から成る。トランジスタは基板10に形成された２つの分離領域16の間に形成されている。
図１のトランジスタの形成において、エピタキシャル層が基板10に成長される。この層はシリコンゲルマニウム層とし得る。そして、トランジスタのベース及びエミッタ領域がこの層に形成される。トランジスタのベース領域は内在ベース領域13、連結ベース領域14、及び外部ベース領域15を有する。
エミッタ領域12は酸化膜17に開口を定め、ドープされたポリシリコンのエミッタ台座（ペデスタル）を形成し、かつエミッタ領域12を作成するために台座からドーパントをドライブインすることによって作成される。
エミッタが形成された後に、外部ベース領域15の抵抗を低減するために、例えばボロンがスペーサ18と整合されてイオン注入される。
多くの問題がこのイオン注入に関連する。第１に、注入されたドーパントが充分に活性化されることができない。第２に、イオン注入のためにダメージが内在ベース領域に導入されてしまい、それにより高品質な内在ベース領域13の形成を制約してしまう。第３に、重要な寸法及び見当合わせを実現するためには寸法に余裕を設ける必要がある。このことは、外部ベースの長さ及びトランジスタの全体サイズを大きくしてしまう。より大きいサイズはベース及びコレクタの抵抗、並びに、ベース−コレクタ間及びコレクタ−基板間の静電容量を増大させてしまう。従って、性能、特に最大発振周波数Fmaxが低下してしまう。最後に、ドーパントを活性化させるために比較的高い温度が必要であるために、厳しい熱的な制約が課されてしまう。横方向拡散が避けられないことは、濃くドープされた外部ベース領域15の急峻性を低下させ、それによって、たとえ比較的高いドーピングレベルであっても抵抗を増大させてしまう。
後述のように、本発明は外部及び連結ベース領域の要点での抵抗を低減し、それによって、デバイスの遮断周波数（Ft）に影響を及ぼすことなくFmax及び全体的なノイズ性能を向上させるものである。
本発明の一実施形態のためのトランジスタの製造は、最初は、従来と同様の手法で始められる。第１に、１対の空間的に離れた分離領域22が図２に示されるように単結晶シリコン基板20に製造される。分離領域22は酸化物で満たされたトレンチとし得る。基板20は、記載された実施形態では、トランジスタのコレクタ領域を規定するためにＮ型ドーパントでドープされる。
次に、図３に示されるように、エピタキシャル層23が基板20に成長される。一実施形態では、通常の約1000Å厚さのエピタキシャル層が成長される。層23は例えばボロンでドープされる。層23におけるドーパントの濃度分布はこの層の下側の領域でより多くのドーパントを与え、この層の上側の領域でより少ないドーパントを与える。この濃度分布のためのＰ型ドーパントはドーピングレベルのピークとして、例えば約1018乃至1019cm-3のドーピングレベルを有してもよい。一実施形態において単結晶層23はシリコンゲルマニウムから成る。
そして、図４に示されるように、層23は単一のトランジスタに限られた領域を覆うエピタキシャル層23を形成するようにパターン化される。（層を識別するために用いられた番号はまた、エッチング又はパターン形成後に残る層の部分を指定するためにも用いられている。従って、番号“23”はエッチング前の層及びエッチング後に残存している層の部分を指定するために用いられている。）図４の断面図には、層23の１つの範囲のみが示されているが、層23及びその他の層はまた、第２の範囲でもパターン化されることは理解されるであろう。
層23がエッチングされた後、酸化膜25が基板を覆うように堆積される。酸化膜25は化学的気相成長法（ＣＶＤ）で堆積された二酸化シリコン層とし得る。酸化膜25は開口26が得られるようにパターン化される。開口26は後述のように、エミッタ領域を層23に製造することを可能にする。例として、開口26は直径で1000Åとし得る。
そして図５に示されるように、例えば1700乃至2000Åの厚さのポリシリコン層28が図４の構造を覆うように堆積される。ポリシリコン層28は、その堆積される最中に、又はその堆積後にＮ型ドーパントをイオン注入することによって、ヒ素等のＮ型ドーパントでドープされる。そして、ハードマスクを形成するために用いられる層29が、層28上に堆積される。窒化シリコン等の材料が層29に用いられ得る。層29はパターン化されてマスクとなり、図６の台座28を定めるために用いられる。加えて、台座が図６に示される酸化物領域25上に置かれるように、下地の酸化膜25がパターン化される。
ドーパントが台座28からエピタキシャル層23内へドライブインされ、図６のＮ型エミッタ領域30を規定する。通常の熱処理が用いられる。典型的に、エミッタ領域が形成された後に層23に残存する内在ベース領域の幅は700乃至800Åである。
次に、図７に示されるように、この場合も例えばＣＶＤ二酸化シリコン膜等のもう１つの酸化膜32が図６の構造を覆うように堆積される。そして、例えばドライプラズマエッチング処理等の通常の異方性エッチングを用いて層32がエッチングされる。スペーサ32がこのエッチングで残存し、台座28の側面に垂直に配置される。従って、図８に最もよく示されるように、台座構造はエミッタ台座28、側壁スペーサ32、及びエミッタのための開口を規定する下地領域25を含む。
続いて、エピタキシャル層23をスペーサ32に整合させてエッチングするために、等方性エッチングが用いられる。これもまたプラズマエッチング処理とし得る。酸化物とシリコンとの間の選択性があるエッチング液が用いられる。この結果、図９の寸法35で示されるようにエピタキシャル層23が薄くされ、かつ、図９のアンダーカット36で示されるようにスペーサの下が除去される。注目すべきは、このエッチング中、ハードマスク29がポリシリコンの台座28を保護することである。また、台座28の下に位置する酸化物領域25が台座と層23との間に寄生の経路が形成されるのを防止することである。アンダーカット36は垂直の表面を有するように示されているが、上部でより多く落とされて若干湾曲していてもよい。エッチング化学反応はこのアンダーカットが可能な限り垂直を維持するように調整されてもよい。
図８及び９に２つの別個のエッチング処理、すなわちスペーサ32を形成するために用いられる１つ及びエピタキシャル層23をエッチングするためのもう１つ、が記述されているが、これらは単一のエッチングチャンバに結合されてもよい。例えば、エッチングチャンバへのガスの流れが酸化物層32のエッチング後に、層23のシリコンがエッチングされるように変えられてもよい。
図１０に示されるように、続いて第２のエピタキシャル層40が層23を覆うように成長される。これはエピタキシャル層の選択的成長、又は非選択的成長とそれに続く第２のエピタキシャル層のパターン形成を用いて為され得る。一実施形態において、層40は層23を種にした単結晶シリコンゲルマニウム層である。
層40はＮＰＮトランジスタの外部ベース領域である。層40はボロン等のＰ型ドーパントで非常に濃くドープされる。例えば、シリコンゲルマニウムの飽和ドーパントレベル近くまでその場（in-situ）ドーピングが起こり得る。1020乃至1021cm-3のレベル以上のドーピングが用いられ得る。ドーパントをイオン注入によって層40に導入することも可能である。必要な場合、層40はドーパントの混入を増加させるため及び移動度を高めるために歪みを持たされてもよい。層40はまた連結ベース領域まで及ぶ。
重要なことは、図１０からわかるように、このように形成された外部ベースはエミッタポリシリコン領域30に自己整合されていることである。従来技術と異なり、外部ベースのエミッタ領域に接近する横方向への拡張が存在しない。領域25が層40と台座28のエミッタポリシリコンとの間の分離をもたらす。また、層40は比較的垂直な側面及び平坦な底面を有し、そこで層23と組み合う。従って、ドーピングレベルが急峻に変化する。
上述の自己整合プロセスを通して、外部ベース長の約30％の縮小、及びトランジスタ全体サイズの20％の縮小が実現される。図９の横方向のアンダーカット36、熱サイクル及び層40の成長条件を制御することによって、連結ベース領域の長さを縮小することが可能であり、元の層23上の層40の高さを増大させることが可能である。これらは全て、ベース抵抗の更なる低減をもたらす。
このように、外部ベースが別個に形成されたエピタキシャル層であるところの、改善されたバイポーラトランジスタについて述べた。
Claims (17)
- バイポーラトランジスタの製造方法であって：
内在ベース領域と連結ベース領域の少なくとも一部分とを含む第１エピタキシャル層内への、エミッタ領域の形成工程；
側壁スペーサを含むエミッタ台座構造をマスキング部材として用いて、前記エミッタ台座構造にアンダーカットを設け且つ前記マスキング部材に覆われていない前記第１エピタキシャル層の部分を薄くするように、前記第１エピタキシャル層をエッチングする工程；及び
前記第１エピタキシャル層上への、外部ベース領域を有する第２エピタキシャル層の成長工程；
を有する製造方法。 - 請求項１に記載の製造方法であって、前記第２エピタキシャル層が前記第１エピタキシャル層より濃くドープされる、ところの製造方法。
- 請求項１に記載の製造方法であって：
前記エミッタ領域を露出する開口を有する酸化膜上にポリシリコン層を形成する工程；
前記ポリシリコン層からエミッタ台座を規定する工程；及び
前記エミッタ台座に酸化物側壁スペーサを形成し、それにより前記エミッタ台座構造を形成する工程；
を有する製造方法。 - 請求項３に記載の製造方法であって、前記第１エピタキシャル層がシリコンゲルマニウム層である、ところの製造方法。
- 請求項４に記載の製造方法であって、前記第２エピタキシャル層がシリコンゲルマニウム層である、ところの製造方法。
- バイポーラトランジスタの製造方法であって：
コレクタ領域上に、内在ベース領域と連結ベース領域の少なくとも一部分とを含む第１エピタキシャル層を形成する工程；
前記第１エピタキシャル層内のエミッタ領域、及び前記第１エピタキシャル層上のエミッタ台座の形成工程；
前記第１エピタキシャル層上の前記エミッタ台座に側壁スペーサを形成する工程；
前記側壁スペーサにアンダーカットを設け、且つ前記エミッタ台座及び前記側壁スペーサに覆われていない前記前記第１エピタキシャル層の部分を薄くすることを含む、前記第１エピタキシャル層のエッチング工程；並びに
前記第１エピタキシャル層上への、外部ベース領域を有する第２エピタキシャル層の成長工程；
を有する製造方法。 - 請求項６に記載の製造方法であって、前記第１エピタキシャル層及び第２エピタキシャル層が第１導電型のドーパントでドープされる、ところの製造方法。
- 請求項７に記載の製造方法であって、前記第２エピタキシャル層が前記第１エピタキシャル層より濃く前記第１導電型のドーパントでドープされる、ところの製造方法。
- 請求項８に記載の製造方法であって、前記第２エピタキシャル層が前記第１エピタキシャル層の上面より高い面まで成長される、ところの製造方法。
- 請求項８に記載の製造方法であって、前記第１エピタキシャル層及び前記第２エピタキシャル層がシリコンゲルマニウムを有する、ところの製造方法。
- 請求項６に記載の製造方法であって、前記エミッタ台座が第２導電型のドーパントでドープされたポリシリコン層から形成される、ところの製造方法。
- 請求項１１に記載の製造方法であって、前記エミッタ領域及びエミッタ台座の形成工程が：
酸化膜を前記第１エピタキシャル層上に形成すること；
前記酸化膜に前記エミッタ領域のための開口を規定すること；
前記酸化膜上に前記ポリシリコン層を形成すること；及び
前記エミッタ領域を定めるために前記第２導電型のドーパントを前記ポリシリコン層から前記第１エピタキシャル層にドライブインすること；
を有する、ところの製造方法。 - 請求項６に記載の製造方法であって、前記エッチング工程が等方性エッチャントの使用を有する、ところの製造方法。
- 単結晶連結ベース領域に隣接する単結晶外部ベース領域を有するバイポーラトランジスタであって、
コレクタ領域上に配置された単結晶層であり、内在ベース領域と、前記内在ベース領域と前記外部ベース領域との間に配置された前記連結ベース領域と、前記内在ベース領域上のエミッタ領域とを含む単結晶層、並びに
エミッタ台座、前記エミッタ台座の側面の側壁スペーサ、及び前記エミッタ台座の下の酸化物領域であり、当該トランジスタの前記エミッタ領域に通じる開口を有する酸化物領域、を有するエミッタ台座構造を含み、
前記単結晶外部ベース領域が、前記単結晶層を下にして配置され且つ前記側壁スペーサの下まで延在している、
バイポーラトランジスタ。 - 請求項１４に記載のトランジスタであって、前記外部ベース領域は、隣接する前記連結ベース領域より濃くドープされている、ところのトランジスタ。
- 請求項１５に記載のトランジスタであって、前記外部ベース領域は、隣接する前記連結ベース領域のドーピングレベルの10倍以上のレベルでドープされている、ところのトランジスタ。
- 請求項１６に記載のトランジスタであって、前記外部ベース領域及びその下にある単結晶層がシリコンゲルマニウムである、ところのトランジスタ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/715,971 US7005359B2 (en) | 2003-11-17 | 2003-11-17 | Bipolar junction transistor with improved extrinsic base region and method of fabrication |
| US10/715,971 | 2003-11-17 | ||
| PCT/US2004/037487 WO2005050742A1 (en) | 2003-11-17 | 2004-11-10 | Bipolar junction transistor with improved extrinsic base region and method of fabrication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007512687A JP2007512687A (ja) | 2007-05-17 |
| JP4949033B2 true JP4949033B2 (ja) | 2012-06-06 |
Family
ID=34574324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006539799A Expired - Fee Related JP4949033B2 (ja) | 2003-11-17 | 2004-11-10 | バイポーラトランジスタ及びその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7005359B2 (ja) |
| JP (1) | JP4949033B2 (ja) |
| KR (1) | KR100850047B1 (ja) |
| CN (1) | CN1879221A (ja) |
| DE (1) | DE112004002137B4 (ja) |
| TW (1) | TWI289928B (ja) |
| WO (1) | WO2005050742A1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7102205B2 (en) * | 2004-09-01 | 2006-09-05 | International Business Machines Corporation | Bipolar transistor with extrinsic stress layer |
| US7262484B2 (en) * | 2005-05-09 | 2007-08-28 | International Business Machines Corporation | Structure and method for performance improvement in vertical bipolar transistors |
| US20070069295A1 (en) * | 2005-09-28 | 2007-03-29 | Kerr Daniel C | Process to integrate fabrication of bipolar devices into a CMOS process flow |
| US7446009B2 (en) * | 2005-11-11 | 2008-11-04 | Sanyo Electric Co., Ltd. | Manufacturing method for semiconductor device |
| JP2007250903A (ja) * | 2006-03-16 | 2007-09-27 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| US7772060B2 (en) * | 2006-06-21 | 2010-08-10 | Texas Instruments Deutschland Gmbh | Integrated SiGe NMOS and PMOS transistors |
| US7521772B2 (en) * | 2006-11-08 | 2009-04-21 | International Business Machines Corporation | Monocrystalline extrinsic base and emitter heterojunction bipolar transistor and related methods |
| US7910447B1 (en) * | 2007-05-15 | 2011-03-22 | National Semiconductor Corporation | System and method for providing a self aligned bipolar transistor using a simplified sacrificial nitride emitter |
| CN102456551A (zh) * | 2010-10-21 | 2012-05-16 | 上海华虹Nec电子有限公司 | 外延生长方法 |
| US8536012B2 (en) | 2011-07-06 | 2013-09-17 | International Business Machines Corporation | Bipolar junction transistors with a link region connecting the intrinsic and extrinsic bases |
| CN103137675B (zh) * | 2011-11-23 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法 |
| US8525233B1 (en) * | 2012-03-23 | 2013-09-03 | Texas Instruments Incorporated | SiGe heterojunction bipolar transistor with a shallow out-diffused P+ emitter region |
| CN102683399B (zh) * | 2012-05-16 | 2015-11-04 | 清华大学 | 嵌入式外延外基区双极晶体管及其制备方法 |
| US20130307122A1 (en) * | 2012-05-16 | 2013-11-21 | Tsinghua University | Bipolar transistor with embedded epitaxial external base region and method of forming the same |
| CN102651390B (zh) * | 2012-05-16 | 2015-09-30 | 清华大学 | 嵌入式外延外基区双极晶体管及其制备方法 |
| CN102709318B (zh) * | 2012-05-16 | 2015-07-15 | 清华大学 | 嵌入式外延外基区双极晶体管及其制备方法 |
| US9093491B2 (en) | 2012-12-05 | 2015-07-28 | International Business Machines Corporation | Bipolar junction transistors with reduced base-collector junction capacitance |
| CN103035685A (zh) * | 2012-12-12 | 2013-04-10 | 清华大学 | 包含埋氧层的选择外延外基区双极晶体管及其制备方法 |
| US8956945B2 (en) | 2013-02-04 | 2015-02-17 | International Business Machines Corporation | Trench isolation for bipolar junction transistors in BiCMOS technology |
| US8796149B1 (en) | 2013-02-18 | 2014-08-05 | International Business Machines Corporation | Collector-up bipolar junction transistors in BiCMOS technology |
| US8927381B2 (en) * | 2013-03-20 | 2015-01-06 | International Business Machines Corporation | Self-aligned bipolar junction transistors |
| US9312369B2 (en) * | 2014-06-04 | 2016-04-12 | Infineon Technologies Dresden Gmbh | Bipolar transistor structure and a method of manufacturing a bipolar transistor structure |
| CN104124155A (zh) * | 2014-07-02 | 2014-10-29 | 中国电子科技集团公司第五十五研究所 | 一种磷化铟异质结晶体管侧墙保护发射极制作方法 |
| US9825157B1 (en) * | 2016-06-29 | 2017-11-21 | Globalfoundries Inc. | Heterojunction bipolar transistor with stress component |
| CN108054095B (zh) * | 2017-12-21 | 2020-08-28 | 南京溧水高新创业投资管理有限公司 | 双极晶体管的制作方法 |
| US11588043B2 (en) | 2021-04-14 | 2023-02-21 | Globalfoundries U.S. Inc. | Bipolar transistor with elevated extrinsic base and methods to form same |
| US11855196B2 (en) | 2021-10-25 | 2023-12-26 | Globalfoundries Singapore Pte. Ltd. | Transistor with wrap-around extrinsic base |
| US11855195B2 (en) | 2021-10-25 | 2023-12-26 | Globalfoundries Singapore Pte. Ltd. | Transistor with wrap-around extrinsic base |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3521009A1 (de) * | 1985-06-12 | 1986-12-18 | Chiron-Werke Gmbh, 7200 Tuttlingen | Werkzeugmaschine |
| DE3831869A1 (de) * | 1988-09-20 | 1990-03-29 | Chiron Werke Gmbh | Werkzeugmaschine |
| JPH03225870A (ja) * | 1990-01-31 | 1991-10-04 | Toshiba Corp | ヘテロ接合バイポーラトランジスタの製造方法 |
| US5250448A (en) | 1990-01-31 | 1993-10-05 | Kabushiki Kaisha Toshiba | Method of fabricating a miniaturized heterojunction bipolar transistor |
| DE4304361A1 (de) * | 1993-02-13 | 1994-08-18 | Chiron Werke Gmbh | Verfahren zum Werkzeugwechsel und Werkzeugmaschine zur Durchführung des Verfahrens |
| JPH07130754A (ja) * | 1993-11-02 | 1995-05-19 | Fujitsu Ltd | へテロ接合バイポーラトランジスタ及びその製造方法 |
| JPH07211729A (ja) * | 1994-01-26 | 1995-08-11 | Fujitsu Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JP3399673B2 (ja) * | 1994-12-14 | 2003-04-21 | 三菱電機株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| JP3628873B2 (ja) * | 1998-04-28 | 2005-03-16 | 富士通株式会社 | 半導体装置及びその製造方法 |
| DE10104776A1 (de) | 2001-02-02 | 2002-08-22 | Infineon Technologies Ag | Bipolartransistor und Verfahren zu dessen Herstellung |
| US6617220B2 (en) | 2001-03-16 | 2003-09-09 | International Business Machines Corporation | Method for fabricating an epitaxial base bipolar transistor with raised extrinsic base |
| US6534371B2 (en) * | 2001-06-11 | 2003-03-18 | International Business Machines Corporation | C implants for improved SiGe bipolar yield |
| US6649482B1 (en) * | 2001-06-15 | 2003-11-18 | National Semiconductor Corporation | Bipolar transistor with a silicon germanium base and an ultra small self-aligned polysilicon emitter and method of forming the transistor |
| US6492238B1 (en) | 2001-06-22 | 2002-12-10 | International Business Machines Corporation | Bipolar transistor with raised extrinsic base fabricated in an integrated BiCMOS circuit |
| US6767798B2 (en) * | 2002-04-09 | 2004-07-27 | Maxim Integrated Products, Inc. | Method of forming self-aligned NPN transistor with raised extrinsic base |
| US6541336B1 (en) | 2002-05-15 | 2003-04-01 | International Business Machines Corporation | Method of fabricating a bipolar transistor having a realigned emitter |
| US6936519B2 (en) | 2002-08-19 | 2005-08-30 | Chartered Semiconductor Manufacturing, Ltd. | Double polysilicon bipolar transistor and method of manufacture therefor |
| KR100546332B1 (ko) * | 2003-06-13 | 2006-01-26 | 삼성전자주식회사 | 바이폴라 접합 트랜지스터 및 그 제조 방법 |
| TWI241025B (en) | 2003-06-13 | 2005-10-01 | Samsung Electronics Co Ltd | Bipolar junction transistors and methods of manufacturing the same |
-
2003
- 2003-11-17 US US10/715,971 patent/US7005359B2/en not_active Expired - Fee Related
-
2004
- 2004-08-20 TW TW093125203A patent/TWI289928B/zh not_active IP Right Cessation
- 2004-11-10 DE DE112004002137T patent/DE112004002137B4/de not_active Expired - Fee Related
- 2004-11-10 KR KR1020067009394A patent/KR100850047B1/ko not_active IP Right Cessation
- 2004-11-10 WO PCT/US2004/037487 patent/WO2005050742A1/en active Application Filing
- 2004-11-10 JP JP2006539799A patent/JP4949033B2/ja not_active Expired - Fee Related
- 2004-11-10 CN CNA200480033204XA patent/CN1879221A/zh active Pending
-
2005
- 2005-11-07 US US11/269,477 patent/US20060113634A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| TWI289928B (en) | 2007-11-11 |
| KR20060086425A (ko) | 2006-07-31 |
| CN1879221A (zh) | 2006-12-13 |
| DE112004002137B4 (de) | 2010-07-08 |
| WO2005050742A1 (en) | 2005-06-02 |
| US20050104160A1 (en) | 2005-05-19 |
| US7005359B2 (en) | 2006-02-28 |
| JP2007512687A (ja) | 2007-05-17 |
| TW200518339A (en) | 2005-06-01 |
| KR100850047B1 (ko) | 2008-08-04 |
| US20060113634A1 (en) | 2006-06-01 |
| DE112004002137T5 (de) | 2008-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4949033B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| US9508824B2 (en) | Method for fabricating a bipolar transistor having self-aligned emitter contact | |
| JP5160540B2 (ja) | デュアル・シャロー・トレンチ分離及び低いベース抵抗を有するバイポーラ・トランジスタ | |
| US6812545B2 (en) | Epitaxial base bipolar transistor with raised extrinsic base | |
| US10468508B2 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| US6352901B1 (en) | Method of fabricating a bipolar junction transistor using multiple selectively implanted collector regions | |
| JP3172031B2 (ja) | 半導体装置の製造方法 | |
| JP2005011979A (ja) | 半導体装置およびその製造方法 | |
| US20090212394A1 (en) | Bipolar transistor and method of fabricating the same | |
| JP4932981B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| US20070284674A1 (en) | Porous silicon for isolation region formation and related structure | |
| JPH05283520A (ja) | 半導体装置の製造方法 | |
| JPH06318602A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4056218B2 (ja) | 半導体装置およびその製造方法 | |
| US7482673B2 (en) | Structure and method for bipolar transistor having non-uniform collector-base junction | |
| JPH025428A (ja) | 半導体装置の製造方法 | |
| US6696342B1 (en) | Small emitter and base-collector bi-polar transistor | |
| JP3908023B2 (ja) | 半導体装置の製造方法 | |
| JP5277555B2 (ja) | 半導体装置の製造方法 | |
| JPH0442936A (ja) | 半導体装置の製造方法 | |
| JPH11307771A (ja) | 半導体装置及びその製造方法 | |
| JP2005135968A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0590277A (ja) | 半導体装置及びその製造方法 | |
| JPH06318601A (ja) | バイポーラ型半導体装置の製造方法 | |
| JPH11233523A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110816 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120307 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4949033 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |