CN108054095B - 双极晶体管的制作方法 - Google Patents
双极晶体管的制作方法 Download PDFInfo
- Publication number
- CN108054095B CN108054095B CN201711397380.7A CN201711397380A CN108054095B CN 108054095 B CN108054095 B CN 108054095B CN 201711397380 A CN201711397380 A CN 201711397380A CN 108054095 B CN108054095 B CN 108054095B
- Authority
- CN
- China
- Prior art keywords
- silicon
- silicon nitride
- oxide
- layer
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 82
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 66
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 66
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 64
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 229920005591 polysilicon Polymers 0.000 claims abstract description 23
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 9
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000004151 rapid thermal annealing Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明涉及一种双极晶体管的制作方法。所述制作方法中，发射极多晶硅的形成包括以下步骤：在第二开口的P型接触区上形成氮化硅；去除第一氧化硅，P型接触区上的氮化硅保留；在氧化层上、有源区上及氮化硅上形成第二氧化硅；去除氧化层上、有源区上、氮化硅上的部分第二氧化硅，氮化硅侧壁的第二氧化硅被保留作为氧化硅侧墙；在氧化层上、有源区上及氮化硅上形成至少一附加氧化硅；去除氧化层上、有源区上、氮化硅上的部分附加氧化硅，氮化硅侧壁的附加氧化硅与第二氧化硅被保留共同作为氧化硅侧墙，氮化硅侧墙填满氧化层与氮化硅之间的间隙，氧化硅侧墙还围成对应有源区的第三开口；在第三开口处形成具有N型掺杂的多晶硅。
Description
【技术领域】
本发明涉及半导体制造工艺技术领域，特别地，涉及一种双极晶体管的制作方法。
【背景技术】
起源于1948年发明的点接触晶体三极管，50年代初发展成结型三极管，即现在所称的双极型晶体管。双极型晶体管有两种基本结构：PNP型和NPN型。在这3层半导体中，中间一层称基区，外侧两层分别称发射区和集电区。当基区注入少量电流时，在发射区和集电区之间就会形成较大的电流，这就是晶体管的放大效应。双极晶体管中，电子和空穴同时参与导电。同场效应晶体管相比，双极型晶体管开关速度慢，输入阻抗小，功耗大。单双极型晶体管体积小、重量轻、耗电少、寿命长、可靠性高，已广泛用于广播、电视、通信、雷达、计算机、自控装置、电子仪器、家用电器等领域，起放大、振荡、开关等作用。
当前双极晶体管的制作方法中，在形成发射极开口、发射极多晶硅及接触孔等时经常需要使用光刻制程，导致现有双极晶体管的制作方法工艺复杂、光刻成本较高。
【发明内容】
本发明的其中一个目的在于为解决上述至少一个技术问题而提供一种双极晶体管的制作方法。
一种双极晶体管的制作方法，其包括以下步骤：
提供N型衬底，在所述N型衬底上形成N型外延层，在N型外延层形成氧化层及贯穿所述氧化层且对应所述N型外延层的第一开口，利用所述第一开口进行P型注入，从而在所述N型外延层表面形成有源区；
在所述氧化层及所述有源区上形成第一氧化硅，所述第一氧化硅包括两个第二开口，利用所述两个第二开口对所述有源区进行刻蚀及注入，从而形成贯穿所述有源区并延伸至所述N型外延层中的两个P型接触区；
在所述第二开口的P型接触区上形成氮化硅；
去除所述第一氧化硅，所述P型接触区上的氮化硅保留；
在所述氧化层上、所述有源区上及所述氮化硅上形成第二氧化硅；
去除所述氧化层上、所述有源区上、所述氮化硅上的部分所述第二氧化硅，所述氮化硅侧壁的第二氧化硅被保留作为氧化硅侧墙；
在所述氧化层上、所述有源区上及所述氮化硅上形成至少一附加氧化硅；
去除所述氧化层上、所述有源区上、所述氮化硅上的部分所述附加氧化硅，所述氮化硅侧壁的附加氧化硅与第二氧化硅被保留共同作为所述氧化硅侧墙，所述氧化硅侧墙填满所述氧化层与所述氮化硅之间的间隙，所述氧化硅侧墙还围成对应所述有源区的第三开口；
在所述第三开口处形成具有N型掺杂的多晶硅；
去除所述氮化硅，对所述多晶硅进行退火，使得所述多晶硅中的N型杂质扩散至所述有源区，从而在所述有源区表面形成基极-发射极结；
在所述氧化硅侧墙及所述多晶硅上形成金属层，所述金属层包括通过所述第一开口连接所述P型接触区的第一部分及连接所述多晶硅的第二部分。
在一种实施方式中，在所述第二开口的P型接触区上形成氮化硅的步骤包括：在所述第一氧化硅及所述第二开口中形成氮化硅层，对所述氮化硅层进行回刻去除所述第一氧化硅上的氮化硅，从而形成位于所述第二开口中的氮化硅。
在一种实施方式中，在所述第三开口处形成具有N型掺杂的多晶硅的步骤包括：在所述氧化层上、所述氧化硅侧墙上、所述氮化硅上、所述第三开口处的有源区上形成多晶硅层，并对所述多晶硅层进行N型掺杂；及对所述多晶硅层进行回刻去除所述氮化硅上、所述氧化硅侧墙上及所述氧化层上的部分多晶硅，而所述第三开口处的所述多晶硅被保留。
在一种实施方式中，所述N型掺杂通过注入N型杂质的方式形成。
在一种实施方式中，所述N型掺杂采用原位掺杂的方式。
在一种实施方式中，去除所述第一氧化硅的步骤包括采用湿法去除所述第一氧化硅。
在一种实施方式中，去除所述氮化硅的步骤包括采用湿法去除所述氮化硅。
在一种实施方式中，所述第一部分及所述第二部分在同一道刻蚀步骤中形成。
在一种实施方式中，对所述多晶硅的退火为高温快速热退火。
在一种实施方式中，所述多晶硅的上表面为平面且与所述氧化硅侧墙的上表面平齐。
相较于现有技术，本发明双极晶体管的制作方法中，在形成发射极开口、发射极多晶硅及接触孔的过程中，可以不采用光刻制程，因此，本发明提供的双极晶体管的制作方法工艺较为简单、光刻成本较低，也可以避免光刻不易对准造成的各种影响器件可靠性的问题。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明双极晶体管的制作方法的流程图。
图2-图12为图1所示双极晶体管的制作方法的各步骤的结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1-图,2，图1为本发明双极晶体管的制作方法的流程图，图2-图12为图1所示双极晶体管的制作方法的各步骤的结构示意图。所述双极晶体管的制作方法包括以下步骤。
步骤S1，请参阅图2，提供N型衬底，在所述N型衬底上形成N型外延层，在N型外延层形成氧化层及贯穿所述氧化层且对应所述N型外延层的第一开口，利用所述第一开口进行P型注入，从而在所述N型外延层表面形成有源区。
步骤S2，请参阅图3，在所述氧化层及所述有源区上形成第一氧化硅，所述第一氧化硅包括两个第二开口，利用所述两个第二开口对所述有源区进行刻蚀及注入，从而形成贯穿所述有源区并延伸至所述N型外延层中的两个P型接触区。
步骤S3，请参阅图4，在所述第二开口的P型接触区上形成氮化硅。具体地，所述步骤S3包括以下步骤：在所述第一氧化硅及所述第二开口中形成氮化硅层，对所述氮化硅层进行回刻去除所述第一氧化硅上的氮化硅，从而形成位于所述第二开口中的氮化硅。
步骤S4，请参阅图5，去除所述第一氧化硅，所述P型接触区上的氮化硅保留。具体地，可以采用湿法去除所述第一氧化硅。
步骤S5，请参阅图6，在所述氧化层上、所述有源区上及所述氮化硅上形成第二氧化硅。
步骤S6，请参阅图7，去除所述氧化层上、所述有源区上、所述氮化硅上的部分所述第二氧化硅，所述氮化硅侧壁的第二氧化硅被保留作为氧化硅侧墙。
步骤S7，请参阅图8，在所述氧化层上、所述有源区上及所述氮化硅上形成至少一附加氧化硅，去除所述氧化层上、所述有源区上、所述氮化硅上的部分所述附加氧化硅，所述氮化硅侧壁的附加氧化硅与第二氧化硅被保留共同作为所述氧化硅侧墙，所述氮化硅侧墙填满所述氧化层与所述氮化硅之间的间隙，所述氧化硅侧墙还围成对应所述有源区的第三开口。可以理解，所述至少附加氧化硅的数量可以实际需要确定，如为一层、两层或多层，直到所述氧化硅侧墙将所述氮化硅侧壁与氧化层之间的间隙填满为止。
步骤S8，请参阅图9及图10，在所述第三开口处形成具有N型掺杂的多晶硅。具体地，所述步骤S9可以包括以下步骤：在所述氧化层上、所述氧化硅侧墙上、所述氮化硅上、所述第三开口处的有源区上形成多晶硅层，并对所述多晶硅层进行N型掺杂；及对所述多晶硅层进行回刻去除所述氮化硅上、所述氧化硅侧墙上及所述氧化层上的部分多晶硅，而所述第三开口处的所述多晶硅被保留。进一步地，所述N型掺杂可以通过注入N型杂质的方式形成，也可以采用原位掺杂的方式形成。所述步骤S9中，所述多晶硅的上表面为平面且与所述氧化硅侧墙的上表面平齐。
步骤S9，请参阅图11，去除所述氮化硅，对所述多晶硅进行退火，使得所述多晶硅中的N型杂质扩散至所述有源区，从而在所述有源区表面形成基极-发射极结。具体地，可以采用湿法去除所述氮化硅。进一步地，对所述多晶硅的退火为高温快速热退火，退火温度及退火时间可以依据需要设定。
步骤S10，请参阅图12，在所述氧化硅侧墙及所述多晶硅上形成金属层，所述金属层包括通过所述第一开口连接所述P型接触区的第一部分及连接所述多晶硅的第二部分。
相较于现有技术，本发明双极晶体管的制作方法中，在形成发射极开口、发射极多晶硅及接触孔的过程中，可以不采用光刻制程，因此，本发明提供的双极晶体管的制作方法工艺较为简单、光刻成本较低，也可以避免光刻不易对准造成的各种影响器件可靠性的问题。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (8)
1.一种双极晶体管的制作方法，其特征在于：所述制作方法包括以下步骤：
提供N型衬底，在所述N型衬底上形成N型外延层，在N型外延层形成氧化层及贯穿所述氧化层且对应所述N型外延层的第一开口，利用所述第一开口进行P型注入，从而在所述N型外延层表面形成有源区；
在所述氧化层及所述有源区上形成第一氧化硅，所述第一氧化硅包括两个第二开口，利用所述两个第二开口对所述有源区进行刻蚀及注入，从而形成贯穿所述有源区并延伸至所述N型外延层中的两个P型接触区；
在所述第二开口的P型接触区上形成氮化硅，包括：在所述第一氧化硅及所述第二开口中形成氮化硅层，对所述氮化硅层进行回刻去除所述第一氧化硅上的氮化硅，从而形成位于所述第二开口中的氮化硅；
去除所述第一氧化硅，所述P型接触区上的氮化硅保留；
在所述氧化层上、所述有源区上及所述氮化硅上形成第二氧化硅；
去除所述氧化层上、所述有源区上、所述氮化硅上的部分所述第二氧化硅，所述氮化硅侧壁的第二氧化硅被保留作为氧化硅侧墙；
在所述氧化层上、所述有源区上及所述氮化硅上形成至少一附加氧化硅；
去除所述氧化层上、所述有源区上、所述氮化硅上的部分所述附加氧化硅，所述氮化硅侧壁的附加氧化硅与第二氧化硅被保留共同作为所述氧化硅侧墙，所述氧化硅侧墙填满所述氧化层与所述氮化硅之间的间隙，所述氧化硅侧墙还围成对应所述有源区的第三开口；
在所述第三开口处形成具有N型掺杂的多晶硅，包括：在所述氧化层上、所述氧化硅侧墙上、所述氮化硅上、所述第三开口处的有源区上形成多晶硅层，并对所述多晶硅层进行N型掺杂；对所述多晶硅层进行回刻去除所述氮化硅上、所述氧化硅侧墙上及所述氧化层上的部分多晶硅，而所述第三开口处的所述多晶硅被保留；
去除所述氮化硅，对所述多晶硅进行退火，使得所述多晶硅中的N型杂质扩散至所述有源区，从而在所述有源区表面形成基极-发射极结；
在所述氧化硅侧墙及所述多晶硅上形成金属层，所述金属层包括通过所述第一开口连接所述P型接触区的第一部分及连接所述多晶硅的第二部分。
2.如权利要求1所述的双极晶体管的制作方法，其特征在于：所述N型掺杂通过注入N型杂质的方式形成。
3.如权利要求1所述的双极晶体管的制作方法，其特征在于：所述N型掺杂采用原位掺杂的方式。
4.如权利要求1所述的双极晶体管的制作方法，其特征在于：去除所述第一氧化硅的步骤包括采用湿法去除所述第一氧化硅。
5.如权利要求1所述的双极晶体管的制作方法，其特征在于：去除所述氮化硅的步骤包括采用湿法去除所述氮化硅。
6.如权利要求1所述的双极晶体管的制作方法，其特征在于：所述第一部分及所述第二部分在同一道刻蚀步骤中形成。
7.如权利要求1所述的双极晶体管的制作方法，其特征在于：对所述多晶硅的退火为高温快速热退火。
8.如权利要求1所述的双极晶体管的制作方法，其特征在于：所述多晶硅的上表面为平面且与所述氧化硅侧墙的上表面平齐。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711397380.7A CN108054095B (zh) | 2017-12-21 | 2017-12-21 | 双极晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711397380.7A CN108054095B (zh) | 2017-12-21 | 2017-12-21 | 双极晶体管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108054095A CN108054095A (zh) | 2018-05-18 |
| CN108054095B true CN108054095B (zh) | 2020-08-28 |
Family
ID=62130501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711397380.7A Expired - Fee Related CN108054095B (zh) | 2017-12-21 | 2017-12-21 | 双极晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108054095B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5716859A (en) * | 1995-12-22 | 1998-02-10 | The Whitaker Corporation | Method of fabricating a silicon BJT |
| JPH10284503A (ja) * | 1997-04-09 | 1998-10-23 | Nec Corp | 半導体装置およびその製造方法 |
| CN1255238A (zh) * | 1997-03-18 | 2000-05-31 | 艾利森电话股份有限公司 | 槽隔离的双极型器件 |
| US6352907B1 (en) * | 1999-05-31 | 2002-03-05 | Stmicroelectronics S.A. | Method for manufacturing bipolar devices with a self-aligned base-emitter junction |
| CN104465372A (zh) * | 2014-12-24 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 双极型三极管的制造方法及结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7005359B2 (en) * | 2003-11-17 | 2006-02-28 | Intel Corporation | Bipolar junction transistor with improved extrinsic base region and method of fabrication |
| US7060550B2 (en) * | 2004-10-26 | 2006-06-13 | United Microelectronics Corp. | Method of fabricating a bipolar junction transistor |
-
2017
- 2017-12-21 CN CN201711397380.7A patent/CN108054095B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5716859A (en) * | 1995-12-22 | 1998-02-10 | The Whitaker Corporation | Method of fabricating a silicon BJT |
| CN1255238A (zh) * | 1997-03-18 | 2000-05-31 | 艾利森电话股份有限公司 | 槽隔离的双极型器件 |
| JPH10284503A (ja) * | 1997-04-09 | 1998-10-23 | Nec Corp | 半導体装置およびその製造方法 |
| US6352907B1 (en) * | 1999-05-31 | 2002-03-05 | Stmicroelectronics S.A. | Method for manufacturing bipolar devices with a self-aligned base-emitter junction |
| CN104465372A (zh) * | 2014-12-24 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 双极型三极管的制造方法及结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108054095A (zh) | 2018-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104134688A (zh) | 制造双极晶体管的方法、双极晶体管和集成电路 | |
| CN103915334B (zh) | 双层多晶硅双极型晶体管的制造方法 | |
| CN108109916B (zh) | 双极晶体管及其制作方法 | |
| CN108231583B (zh) | 双极晶体管及其制作方法 | |
| CN108133892B (zh) | 双极晶体管的制作方法 | |
| JP2008538864A (ja) | バイポーラトランジスタ及びその製造方法 | |
| CN108054096B (zh) | 双极晶体管的制作方法 | |
| CN108054095B (zh) | 双极晶体管的制作方法 | |
| KR100723322B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN106981421B (zh) | 三极管基区的制作方法 | |
| CN108109913B (zh) | 双极晶体管的制作方法 | |
| CN108155098B (zh) | 双极晶体管的制作方法 | |
| CN107946194B (zh) | 双极晶体管的制作方法 | |
| CN108063162B (zh) | 双极晶体管的制作方法 | |
| JP6059333B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001196382A (ja) | 半導体装置及びその製造方法 | |
| JP4014548B2 (ja) | 半導体装置及びその製造方法 | |
| CN108133893A (zh) | 高频三极管及其制作方法 | |
| WO2023035155A1 (zh) | 半导体结构及其制备方法、射频电路 | |
| CN213459737U (zh) | 新型高抗动态闩锁能力的功率器件 | |
| CN210443563U (zh) | 一种新型结构的双极型晶体管 | |
| CN102386183B (zh) | BiCMOS工艺中的寄生PIN器件组合结构及制造方法 | |
| CN110190030B (zh) | 一种通过连接孔改善uis的方法及功率器件 | |
| US20130168821A1 (en) | Soi lateral bipolar transistor having multi-sided base contact and methods for making same | |
| KR0175330B1 (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200806 Address after: 210000 Kechuang building, Futian Road, Zhetang street, Lishui Economic Development Zone, Nanjing City, Jiangsu Province Applicant after: Nanjing Lishui hi tech Venture Capital Management Co.,Ltd. Address before: 518000 Guangdong city of Shenzhen province Baoan District Fuyong Street Peace community Junfeng Industrial Zone A3 building the first floor Applicant before: SHENZHEN JINGTE SMART MANUFACTURING TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200828 Termination date: 20201221 |