JP6059333B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP6059333B2 JP6059333B2 JP2015502765A JP2015502765A JP6059333B2 JP 6059333 B2 JP6059333 B2 JP 6059333B2 JP 2015502765 A JP2015502765 A JP 2015502765A JP 2015502765 A JP2015502765 A JP 2015502765A JP 6059333 B2 JP6059333 B2 JP 6059333B2
- Authority
- JP
- Japan
- Prior art keywords
- base layer
- region
- polysilicon film
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 80
- 229920005591 polysilicon Polymers 0.000 claims description 80
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 69
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 38
- 229910052736 halogen Inorganic materials 0.000 claims description 30
- 150000002367 halogens Chemical class 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 21
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 103
- 229910052731 fluorine Inorganic materials 0.000 description 43
- 239000011737 fluorine Substances 0.000 description 43
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 41
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 230000000694 effects Effects 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 10
- 238000001459 lithography Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 229910019001 CoSi Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- -1 fluorine ions Chemical class 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- 241000252073 Anguilliformes Species 0.000 description 1
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005430 electron energy loss spectroscopy Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、半導体装置及びその製造方法に関し、特に、バイポーラトランジスタの電流増幅率βのばらつきをさらに低減できるようにした半導体装置及びその製造方法に関する。
近年では、エミッタ電極にポリシリコン膜を使用したバイポーラトランジスタは、高速・高集積を必要とする通信用デバイス等で多く利用されている。バイポーラトランジスタの構造とその製造方法は、例えば特許文献１に開示されている。
また、バイポーラトランジスタの代表的な特性として電流増幅率β（もしくはｈＦＥと呼ばれる）がある。一般的にβは非常にばらつき易いパラメータと言われており、βのばらつき（即ち、βばらつき）低減については様々な検討がなされている。例えば、特許文献２には、エミッタ電極となるポリシリコン膜にフッ素（Ｆ）をイオン注入し、さらに熱処理を加えることで、ポリシリコン膜とベース層の境界部に存在する自然酸化膜をブレイクアップし、正孔逆注入障壁を低減させて、自然酸化膜厚がばらつくことに起因するβばらつきを低減させる方法が記載されている。
また、バイポーラトランジスタの代表的な特性として電流増幅率β（もしくはｈＦＥと呼ばれる）がある。一般的にβは非常にばらつき易いパラメータと言われており、βのばらつき（即ち、βばらつき）低減については様々な検討がなされている。例えば、特許文献２には、エミッタ電極となるポリシリコン膜にフッ素（Ｆ）をイオン注入し、さらに熱処理を加えることで、ポリシリコン膜とベース層の境界部に存在する自然酸化膜をブレイクアップし、正孔逆注入障壁を低減させて、自然酸化膜厚がばらつくことに起因するβばらつきを低減させる方法が記載されている。
ところで、特許文献２に記載の方法は、エミッタ電極となるポリシリコン膜とベース層との境界部に存在する自然酸化膜の膜厚ばらつきに起因するβばらつきしか抑制することができない。
図２０に示すように、実際のデバイスを製造すると、エミッタ領域２３９とベース領域２３５の接合部で、かつ絶縁膜２４１との界面に存在する界面準位（図２０の×印）がβばらつきの原因になっていることが少なくない。この界面準位によってベース電流のばらつきが増大し、その結果、βばらつきが増大するからである。
図２０に示すように、実際のデバイスを製造すると、エミッタ領域２３９とベース領域２３５の接合部で、かつ絶縁膜２４１との界面に存在する界面準位（図２０の×印）がβばらつきの原因になっていることが少なくない。この界面準位によってベース電流のばらつきが増大し、その結果、βばらつきが増大するからである。
つまり、特許文献２に記載の方法で、エミッタ電極となるポリシリコン膜２５０中にフッ素をイオン注入しても、×印で示した界面準位を低減できなければβばらつきを十分に低減できないことがある。フッ素は未結合手（ダングリングボンド）の終端に効果的な元素であり、界面準位を低減するのに有効であるが、特許文献２に記載のイオン注入方法は、自然酸化膜のブレイクアップのみが目的であるため、×印で示した界面準位が存在する領域まで高濃度のフッ素を到達させることができない。このため、特許文献２に記載の方法では、界面準位低減によるβばらつき低減効果を十分に得ることができないという課題があった。
そこで、本発明は、上記の課題に鑑みてなされたものであって、バイポーラトランジスタのβばらつきをさらに低減できるようにした半導体装置及びその製造方法を提供することを目的とする。
そこで、本発明は、上記の課題に鑑みてなされたものであって、バイポーラトランジスタのβばらつきをさらに低減できるようにした半導体装置及びその製造方法を提供することを目的とする。
上記課題を解決するために、本発明の一態様に係る半導体装置は、基板に形成されたコレクタ領域と、前記コレクタ領域上に形成されたベース層と、前記ベース層のうちの上側部位に形成されたエミッタ領域と、前記ベース層上であって、前記ベース層と前記エミッタ領域との接合部の一部を覆うように形成された絶縁膜と、前記エミッタ領域上に形成されたポリシリコン膜からなるエミッタ電極と、を有し、前記接合部でかつ前記絶縁膜との界面に存在するハロゲン元素の濃度は、１×１０２０ｃｍ−３以上である。
本発明の別の態様に係る半導体装置は、基板に形成されたコレクタ領域と、前記コレクタ領域上に形成されたベース層と、前記ベース層のうちの上側部位に形成されたエミッタ領域と、前記エミッタ領域の端部領域を覆うように、ベース層上に形成された絶縁膜と、前記エミッタ領域上に形成されたポリシリコン膜からなるエミッタ電極と、を有し、前記端部領域でかつ前記絶縁膜との界面に存在するハロゲン元素の濃度は、１×１０２０ｃｍ−３以上である。
本発明の別の態様に係る半導体装置は、基板に形成されたコレクタ領域と、前記コレクタ領域上に形成されたベース層と、前記ベース層のうちの上側部位に形成されたエミッタ領域と、前記エミッタ領域の端部領域を覆うように、ベース層上に形成された絶縁膜と、前記エミッタ領域上に形成されたポリシリコン膜からなるエミッタ電極と、を有し、前記端部領域でかつ前記絶縁膜との界面に存在するハロゲン元素の濃度は、１×１０２０ｃｍ−３以上である。
本発明のさらに別の態様に係る半導体装置は、エミッタ電極にポリシリコン膜を使用したバイポーラトランジスタを備える半導体装置であって、前記バイポーラトランジスタは、基板に形成されたコレクタ領域と、前記コレクタ領域上に形成されたベース層と、前記ベース層のうちの前記コレクタ領域から離れた上側部位に形成されたエミッタ領域と、前記ベース層上に形成され、前記ベース層と前記エミッタ領域との接合部の一部を覆う絶縁膜と、を有し、前記接合部でかつ前記絶縁膜との界面に存在するハロゲン元素の濃度は、１×１０２０ｃｍ−３以上である。
本発明の一態様に係る半導体装置の製造方法は、基板に第一導電型の不純物を注入してコレクタ領域を形成する工程と、
前記コレクタ領域上に、第二導電型の不純物層であるベース層を形成する工程と、前記ベース層上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜上にポリシリコン膜を形成する工程と、前記シリコン酸化膜と前記ベース層との界面付近をピークに、前記ポリシリコン膜、前記シリコン酸化膜及び前記ベース層に１×１０ １５ ｃｍ −２ 以上、１×１０ １６ ｃｍ −２ 以下のドーズ量でハロゲン元素をイオン注入してハロゲン元素をドープする工程と、前記ハロゲン元素をドープした後に、前記ポリシリコン膜と前記シリコン酸化膜とをエッチングして開口部を形成する工程と、ポリシリコン膜を堆積して、前記開口部にエミッタ電極を形成する工程と、前記ベース層にエミッタ領域を形成する工程と、を有する。
本発明の一態様に係る半導体装置の製造方法は、基板に第一導電型の不純物を注入してコレクタ領域を形成する工程と、
前記コレクタ領域上に、第二導電型の不純物層であるベース層を形成する工程と、前記ベース層上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜上にポリシリコン膜を形成する工程と、前記シリコン酸化膜と前記ベース層との界面付近をピークに、前記ポリシリコン膜、前記シリコン酸化膜及び前記ベース層に１×１０ １５ ｃｍ −２ 以上、１×１０ １６ ｃｍ −２ 以下のドーズ量でハロゲン元素をイオン注入してハロゲン元素をドープする工程と、前記ハロゲン元素をドープした後に、前記ポリシリコン膜と前記シリコン酸化膜とをエッチングして開口部を形成する工程と、ポリシリコン膜を堆積して、前記開口部にエミッタ電極を形成する工程と、前記ベース層にエミッタ領域を形成する工程と、を有する。
本発明の別の態様に係る半導体装置の製造方法は、エミッタ電極にポリシリコン膜を使用したバイポーラトランジスタを備える半導体装置の製造方法であって、基板にコレクタ領域を形成する工程と、前記コレクタ領域上にベース層を形成する工程と、前記ベース層上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜上にポリシリコン膜を形成する工程と、前記シリコン酸化膜と前記ベース層の界面付近をピークに、前記ポリシリコン膜、前記シリコン酸化膜及び前記ベース層に１×１０１５ｃｍ−２以上、１×１０１６ｃｍ−２以下のドーズ量でハロゲン元素をイオン注入する工程と、前記ハロゲン元素をイオン注入した後でアニール処理を実施し、前記シリコン酸化膜と前記ベース層の界面にハロゲン元素を偏析させる工程と、レジストマスクを用いて前記ポリシリコン膜をエッチングする工程と、前記レジストマスクを除去する工程と、前記ポリシリコン膜をマスクに用いて前記シリコン酸化膜をウェットエッチングして、前記ベース層を底面とする開口部を形成する工程と、ポリシリコン膜を堆積して、前記開口部にエミッタ電極を形成する工程と、前記開口部を通して前記ベース層に不純物が導入され、前記ベース層のうちの前記コレクタ領域から離れた上側部位にエミッタ領域を形成する工程と、を有する。
本発明の一態様によれば、ベース層とエミッタ領域との接合部で、かつ絶縁膜との界面にハロゲン元素（例えば、フッ素元素）が１×１０２０ｃｍ−３以上の高濃度で存在する。又は、前記界面付近をピークに、ポリシリコン膜、シリコン酸化膜及びベース層に１×１０１５ｃｍ−２以上、１×１０１６ｃｍ−２以下のドーズ量でハロゲン元素をイオン注入することにより、上記界面にハロゲン元素を１×１０２０ｃｍ−３以上の高濃度に導入することができる。
これにより、上記界面に存在するダングリングボンドをハロゲン元素で効果的に終端することができ、上記界面に存在する界面準位を十分に、安定に低減することができる。従って、バイポーラトランジスタにおいて、界面準位低減によるβばらつき低減効果を十分に得る（即ち、界面準位を低減してβばらつきをさらに低減する）ことが可能となる。
これにより、上記界面に存在するダングリングボンドをハロゲン元素で効果的に終端することができ、上記界面に存在する界面準位を十分に、安定に低減することができる。従って、バイポーラトランジスタにおいて、界面準位低減によるβばらつき低減効果を十分に得る（即ち、界面準位を低減してβばらつきをさらに低減する）ことが可能となる。
以下、本発明による実施形態を、図面を用いて説明する。なお、以下に説明する各図において、同一の構成で同一の機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（構成）
図１は、本発明の実施形態に係る半導体装置の構成例を示す断面図である。
図１に示す半導体装置は、エミッタ電極５０にポリシリコン膜を使用したヘテロ接合構造のＮＰＮバイポーラトランジスタ１００を備える。
ＮＰＮバイポーラトランジスタ１００は、シリコン（Ｓｉ）基板１に形成されたＮ型のコレクタ領域（高濃度コレクタ領域１１及び低濃度コレクタ領域１３）と、コレクタ領域上に形成されたＰ型のベース層３０と、ベース層３０のうちのコレクタ領域から離れた上側部位に形成されたＮ型のエミッタ領域３９と、ベース層３０上に形成されたシリコン酸化（ＳｉＯ２）膜４１と、を有する。
（構成）
図１は、本発明の実施形態に係る半導体装置の構成例を示す断面図である。
図１に示す半導体装置は、エミッタ電極５０にポリシリコン膜を使用したヘテロ接合構造のＮＰＮバイポーラトランジスタ１００を備える。
ＮＰＮバイポーラトランジスタ１００は、シリコン（Ｓｉ）基板１に形成されたＮ型のコレクタ領域（高濃度コレクタ領域１１及び低濃度コレクタ領域１３）と、コレクタ領域上に形成されたＰ型のベース層３０と、ベース層３０のうちのコレクタ領域から離れた上側部位に形成されたＮ型のエミッタ領域３９と、ベース層３０上に形成されたシリコン酸化（ＳｉＯ２）膜４１と、を有する。
ここで、ベース層３０は、後述の図７に示すように、Ｓｉ層３１と、Ｓｉ層３１上に積層されたシリコンゲルマニウム（ＳｉＧｅ）層３２と、ＳｉＧｅ層３２上に積層されたＳｉ層３３とを含むヘテロ接合構造の半導体層である。エミッタ領域３９は、このベース層３０の上側部位であるＳｉ層３３に形成されている。このベース層３０においてエミッタ領域３９とコレクタ領域とに挟まれた領域が、ベースとして実効的に機能する実効ベース領域３５である。
また、このＮＰＮバイポーラトランジスタ１００において、シリコン酸化膜４１は、ベース層３０とエミッタ領域３９との接合部の一部を覆っている。そして、ベース層３０とエミッタ領域３９との接合部で、かつシリコン酸化膜４１との界面には、ハロゲン元素（例えば、フッ素元素（Ｆ））が存在する。この界面におけるフッ素元素の濃度は、例えば１×１０２０ｃｍ−３以上となっている。
また、このＮＰＮバイポーラトランジスタ１００において、シリコン酸化膜４１は、ベース層３０とエミッタ領域３９との接合部の一部を覆っている。そして、ベース層３０とエミッタ領域３９との接合部で、かつシリコン酸化膜４１との界面には、ハロゲン元素（例えば、フッ素元素（Ｆ））が存在する。この界面におけるフッ素元素の濃度は、例えば１×１０２０ｃｍ−３以上となっている。
また、本発明の別の実施形態では、エミッタ領域３９の端部領域を覆うように、ベース層３０上に形成されたシリコン酸化膜４１と、エミッタ領域３９上に形成されたポリシリコン膜からなるエミッタ電極５０と、を有し、該端部領域でかつシリコン酸化膜４１との界面に存在するハロゲン元素の濃度は、１×１０２０ｃｍ−３以上となっている。
また、ベース層３０とシリコン酸化膜４１との界面に存在するハロゲン元素の濃度も、１×１０２０ｃｍ−３以上となっていることが好ましい。
また、ベース層３０とシリコン酸化膜４１との界面に存在するハロゲン元素の濃度も、１×１０２０ｃｍ−３以上となっていることが好ましい。
（製造方法）
次に、図１に示した半導体装置の製造方法について説明する。
図２〜図１６は、本発明の実施形態に係る半導体装置の製造方法を工程順に示した断面図である。なお、図１５は、要部を拡大した断面図である。また、ここでは、ベース層にＳｉ／ＳｉＧｅを用いたヘテロ接合構造のＮＰＮバイポーラトランジスタ（ＨＢＴ）を例に説明するが、本発明はこの構造に限るものではない。
図２に示すように、まず、Ｐ型のシリコン（Ｓｉ）基板１を用意する。次に、このＳｉ基板１の表面に、膜厚１００Å程度の熱酸化膜３を形成する。次に、リソグラフィーにより、ＨＢＴ形成領域の上方を開口し、それ以外の領域を覆うフォトレジスト５を熱酸化膜３上に形成する。そして、このフォトレジスト５をマスクに用いて、Ｓｉ基板１にＮ型不純物を高濃度にイオン注入する。このイオン注入工程では、Ｎ型不純物としてヒ素もしくはリンを用いる。また、イオン注入のドーズ量は１×１０１５〜１×１０１６ｃｍ−２程度とする。このイオン注入の後、フォトレジスト５を除去する。続いて、熱酸化膜３をウェットエッチで除去し、Ｓｉ基板１の表面に単結晶Ｓｉ層を１μｍ程度エピタキシャル成長させる。
次に、図１に示した半導体装置の製造方法について説明する。
図２〜図１６は、本発明の実施形態に係る半導体装置の製造方法を工程順に示した断面図である。なお、図１５は、要部を拡大した断面図である。また、ここでは、ベース層にＳｉ／ＳｉＧｅを用いたヘテロ接合構造のＮＰＮバイポーラトランジスタ（ＨＢＴ）を例に説明するが、本発明はこの構造に限るものではない。
図２に示すように、まず、Ｐ型のシリコン（Ｓｉ）基板１を用意する。次に、このＳｉ基板１の表面に、膜厚１００Å程度の熱酸化膜３を形成する。次に、リソグラフィーにより、ＨＢＴ形成領域の上方を開口し、それ以外の領域を覆うフォトレジスト５を熱酸化膜３上に形成する。そして、このフォトレジスト５をマスクに用いて、Ｓｉ基板１にＮ型不純物を高濃度にイオン注入する。このイオン注入工程では、Ｎ型不純物としてヒ素もしくはリンを用いる。また、イオン注入のドーズ量は１×１０１５〜１×１０１６ｃｍ−２程度とする。このイオン注入の後、フォトレジスト５を除去する。続いて、熱酸化膜３をウェットエッチで除去し、Ｓｉ基板１の表面に単結晶Ｓｉ層を１μｍ程度エピタキシャル成長させる。
次に、図３に示すように、Ｓｉ基板１の表面に、膜厚１００Å程度の熱酸化膜７を形成する。そして、リソグラフィーにより、ＨＢＴ形成領域の上方を開口し、それ以外の領域を覆うフォトレジスト９を形成する。続いて、このフォトレジスト９をマスクに用いて、Ｓｉ基板１にＮ型不純物を低濃度にイオン注入する。このイオン注入工程では、Ｎ型不純物としてヒ素もしくはリンを用いる。また、イオン注入のドーズ量は１×１０１２〜１×１０１３ｃｍ−２程度とする。このイオン注入の後に、フォトレジスト９は除去する。
次に、Ｓｉ基板１全体に１０００〜１２００℃／６０〜１２０ｍｉｎの熱処理を施し、Ｓｉ基板１に注入したＮ型不純物を活性化及び拡散させる。これにより、図４に示すように、Ｓｉ基板１に、高濃度コレクタ領域（Ｎ＋層）１１と、高濃度コレクタ領域１１上に位置する低濃度コレクタ領域（Ｎ−層）１３とを形成する。
次に、Ｓｉ基板１全体に１０００〜１２００℃／６０〜１２０ｍｉｎの熱処理を施し、Ｓｉ基板１に注入したＮ型不純物を活性化及び拡散させる。これにより、図４に示すように、Ｓｉ基板１に、高濃度コレクタ領域（Ｎ＋層）１１と、高濃度コレクタ領域１１上に位置する低濃度コレクタ領域（Ｎ−層）１３とを形成する。
次に、図４に示すように、素子分離層として、シリコン酸化膜により構成される深さ約０．３ｕｍのシャロートレンチ２１と、ノンドープポリシリコン膜及びこれを取り囲むシリコン酸化膜により構成される深さ約６μｍのディープトレンチ２２を形成する。
次に、ＣＶＤ法などにより膜厚５００〜２０００Åのシリコン酸化膜、膜厚５００〜２０００Åのポリシリコン膜をＳｉ基板１の上方全面に堆積する。そして、図５に示すように、リソグラフィー、ドライエッチング、ウェットエッチングにより、ＨＢＴ形成領域上からポリシリコン膜２５とシリコン酸化膜２３を部分的に除去する。これにより、低濃度コレクタ領域１３の表面を部分的に露出させる。
次に、ＣＶＤ法などにより膜厚５００〜２０００Åのシリコン酸化膜、膜厚５００〜２０００Åのポリシリコン膜をＳｉ基板１の上方全面に堆積する。そして、図５に示すように、リソグラフィー、ドライエッチング、ウェットエッチングにより、ＨＢＴ形成領域上からポリシリコン膜２５とシリコン酸化膜２３を部分的に除去する。これにより、低濃度コレクタ領域１３の表面を部分的に露出させる。
次に、図６に示すように、Ｓｉ基板１上にベース層３０を形成する。ベース層３０の形成工程では、例えば図７に示すように、膜厚５０〜３００ÅのＳｉ層３１、膜厚５００〜１０００Åのシリコンゲルマニウム（ＳｉＧｅ）層３２、膜厚５０〜３００ÅのＳｉ層３３を、この順にエピタキシャル成長させる。このとき、単結晶のＳｉ基板１上では単結晶Ｓｉ、ＳｉＧｅが成長し、図６に示したポリシリコン膜２５や図示しないシリコン酸化膜上では多結晶もしくはアモルファスＳｉ、ＳｉＧｅが成長する。また、ベース層３０の形成工程では、例えばｉｎ−ｓｉｔｕドープにより、ＳｉＧｅ層３２にボロンを導入する。これにより、ＳｉＧｅ層３２の導電型をＰ型にする。
次に、図８に示すように、Ｓｉ基板１上に膜厚約３５０Åのシリコン酸化膜４１を形成し、続いて、シリコン酸化膜４１上に膜厚約５００Åのポリシリコン膜４３を堆積する。シリコン酸化膜４１の形成方法は、例えばＣＶＤ法である。
次に、図８に示すように、Ｓｉ基板１上に膜厚約３５０Åのシリコン酸化膜４１を形成し、続いて、シリコン酸化膜４１上に膜厚約５００Åのポリシリコン膜４３を堆積する。シリコン酸化膜４１の形成方法は、例えばＣＶＤ法である。
次に、図９に示すように、フッ素元素を１×１０１５〜１×１０１６ｃｍ−２程度のドーズ量でイオン注入する。このイオン注入工程では、ＨＢＴ形成領域のシリコン酸化膜４１とベース層３０の界面付近をピークに、ポリシリコン膜４３、シリコン酸化膜４１及びベース層３０にフッ素が分布するように、注入エネルギーを設定する。
次に、図１０に示すように、リソグラフィー及びドライエッチングにより、ポリシリコン膜４３に開口パターンを形成する。開口パターンの形成後、図示しないフォトレジストをアッシングにより除去する。その後、ウェットエッチングにより、開口パターンを有するポリシリコン膜４３をマスクに用いてシリコン酸化膜４１を開口させる。これにより、ＨＢＴ形成領域に、ポリシリコン膜４３及びシリコン酸化膜４１を貫いてベース層３０を底面とする開口部４５を形成する。
次に、図１０に示すように、リソグラフィー及びドライエッチングにより、ポリシリコン膜４３に開口パターンを形成する。開口パターンの形成後、図示しないフォトレジストをアッシングにより除去する。その後、ウェットエッチングにより、開口パターンを有するポリシリコン膜４３をマスクに用いてシリコン酸化膜４１を開口させる。これにより、ＨＢＴ形成領域に、ポリシリコン膜４３及びシリコン酸化膜４１を貫いてベース層３０を底面とする開口部４５を形成する。
次に、図１１に示すように、ＣＶＤ法などにより、Ｓｉ基板１上にエミッタ電極となるノンドープのポリシリコン膜５０´を厚さ約２５００Å程度堆積して、開口部４５を埋め込む。そして、堆積したポリシリコン膜５０´にＮ型不純物をイオン注入する。このイオン注入のドーズ量は５×１０１５〜１×１０１６ｃｍ−２程度とする。なお、ノンドープのポリシリコン膜５０´の堆積とイオン注入を行う代わりに、リンをｉｎ−ｓｉｔｕドープした、いわゆるドープドポリシリコン膜を堆積してもよい。
次に、リソグラフィー、ドライエッチングにより、ポリシリコン膜５０´をパターニングする。これにより、図１２に示すように、ポリシリコン膜５０´からなるエミッタ電極５０を形成する。続いて、エミッタ電極５０上にフォトレジスト５３を残したまま、外部ベース領域（即ち、実効ベース領域を外部へ引き出すための領域）の抵抗を低減するために、ベース層３０のエミッタ電極５０下から露出している領域に１×１０１５〜１×１０１６ｃｍ−２程度のドーズ量でボロンもしくはＢＦ２をイオン注入する。その後、エミッタ電極５０上からフォトレジスト５３を除去する。
次に、リソグラフィー、ドライエッチングにより、ポリシリコン膜５０´をパターニングする。これにより、図１２に示すように、ポリシリコン膜５０´からなるエミッタ電極５０を形成する。続いて、エミッタ電極５０上にフォトレジスト５３を残したまま、外部ベース領域（即ち、実効ベース領域を外部へ引き出すための領域）の抵抗を低減するために、ベース層３０のエミッタ電極５０下から露出している領域に１×１０１５〜１×１０１６ｃｍ−２程度のドーズ量でボロンもしくはＢＦ２をイオン注入する。その後、エミッタ電極５０上からフォトレジスト５３を除去する。
次に、図１３に示すように、リソグラフィーとドライエッチングにより、ベース層３０をパターニングして外部ベース領域３７を形成する。その後、ベース層３０のパターニングに用いた図示しないフォトレジストを除去する。
次に、図１４に示すように、Ｓｉ基板１の上方に厚さ約１００Åのシリコン酸化膜５５を形成する。そして、リソグラフィーにより、低濃度コレクタ領域１３のコンタクト領域（即ち、コレクタコンタクト領域）１４の上方を開口し、それ以外の領域を覆うフォトレジスト５７を形成する。次に、このフォトレジスト５７をマスクに用いて、１×１０１５〜５×１０１５ｃｍ−２程度のドーズ量でヒ素をイオン注入する。その後、フォトレジスト５７を除去する。
次に、図１４に示すように、Ｓｉ基板１の上方に厚さ約１００Åのシリコン酸化膜５５を形成する。そして、リソグラフィーにより、低濃度コレクタ領域１３のコンタクト領域（即ち、コレクタコンタクト領域）１４の上方を開口し、それ以外の領域を覆うフォトレジスト５７を形成する。次に、このフォトレジスト５７をマスクに用いて、１×１０１５〜５×１０１５ｃｍ−２程度のドーズ量でヒ素をイオン注入する。その後、フォトレジスト５７を除去する。
次に、温度９５０〜１０５０℃／時間１０〜６０ｓｅｃ程度のアニールをＳｉ基板１全体に施す。これにより、図１５に示すように、ポリシリコン膜からなるエミッタ電極５０に含まれているＮ型不純物を、エミッタ電極５０からベース層３０側へ拡散させて、ベース層３０の低濃度コレクタ領域から離れた上側部位（例えば、図７に示したＳｉ層３３）にエミッタ領域３９を形成する。
この時、ポリシリコン膜４３、シリコン酸化膜４１、ベース層３０中に分布しているフッ素は、そのほとんどがシリコン酸化膜４１中、及びシリコン酸化膜４１とベース層３０の界面に吸い込まれるため、フッ素をシリコン酸化膜４１とベース層３０との界面に分布させることができる。その理由は、フッ素のＳｉ／ＳｉＯ２界面の偏析係数が５．６×１０−８程度であり、Ｓｉ／ＳｉＯ２界面ではフッ素の濃度比が８桁離れた状態（つまり、ＳｉＯ２中におけるフッ素の濃度が、Ｓｉ中におけるフッ素の濃度よりも８桁高い状態）が平衡状態であるからである。
この時、ポリシリコン膜４３、シリコン酸化膜４１、ベース層３０中に分布しているフッ素は、そのほとんどがシリコン酸化膜４１中、及びシリコン酸化膜４１とベース層３０の界面に吸い込まれるため、フッ素をシリコン酸化膜４１とベース層３０との界面に分布させることができる。その理由は、フッ素のＳｉ／ＳｉＯ２界面の偏析係数が５．６×１０−８程度であり、Ｓｉ／ＳｉＯ２界面ではフッ素の濃度比が８桁離れた状態（つまり、ＳｉＯ２中におけるフッ素の濃度が、Ｓｉ中におけるフッ素の濃度よりも８桁高い状態）が平衡状態であるからである。
次に、シリコン酸化膜を３００Å程度堆積し、続けてシリコン酸化膜に異方性のエッチバックを施す。これにより、図１６に示すように、ポリシリコン膜５０の側壁にサイドウォール５９を形成する。
次に、セルフアラインドシリサイドにより、低濃度コレクタ領域１３の露出している表面と、エミッタ電極５０の露出している表面と、外部ベース領域３７の露出している表面とにそれぞれＣｏＳｉ層６１を形成する。これ以降の工程は、標準的な多層配線プロセスを用い、各素子間の電気的接続を行う。即ち、図１に示したように、層間絶縁膜６５を形成し、層間絶縁膜６５を貫いてＣｏＳｉ層６１を底面とするコンタクトホールを形成し、これらコンタクトホール内にそれぞれ電極材を埋め込む。これにより、エミッタ電極５０に電気的に接続するエミッタコンタクト部７１と、外部ベース領域３７に電気的に接続するベースコンタクト部７３と、低濃度コレクタ領域１３に電気的に接続するコレクタコンタクト部７５と、を形成する。
次に、セルフアラインドシリサイドにより、低濃度コレクタ領域１３の露出している表面と、エミッタ電極５０の露出している表面と、外部ベース領域３７の露出している表面とにそれぞれＣｏＳｉ層６１を形成する。これ以降の工程は、標準的な多層配線プロセスを用い、各素子間の電気的接続を行う。即ち、図１に示したように、層間絶縁膜６５を形成し、層間絶縁膜６５を貫いてＣｏＳｉ層６１を底面とするコンタクトホールを形成し、これらコンタクトホール内にそれぞれ電極材を埋め込む。これにより、エミッタ電極５０に電気的に接続するエミッタコンタクト部７１と、外部ベース領域３７に電気的に接続するベースコンタクト部７３と、低濃度コレクタ領域１３に電気的に接続するコレクタコンタクト部７５と、を形成する。
以上の工程を経て、βばらつきを低減させたヘテロ接合構造のＮＰＮバイポーラトランジスタ１００が完成する。
この実施形態では、高濃度コレクタ領域１１及び低濃度コレクタ領域１３が本発明のコレクタ領域に対応している。また、シリコン酸化膜４１が本発明の絶縁膜に対応している。さらに、フッ素が本発明のハロゲン元素に対応し、ヘテロ接合構造のＮＰＮバイポーラトランジスタ１００が本発明のバイポーラトランジスタに対応している。
この実施形態では、高濃度コレクタ領域１１及び低濃度コレクタ領域１３が本発明のコレクタ領域に対応している。また、シリコン酸化膜４１が本発明の絶縁膜に対応している。さらに、フッ素が本発明のハロゲン元素に対応し、ヘテロ接合構造のＮＰＮバイポーラトランジスタ１００が本発明のバイポーラトランジスタに対応している。
（実施形態の効果）
本発明の実施形態は、以下の効果を奏する。
（１）ベース層３０とエミッタ領域３９との接合部で、かつシリコン酸化膜４１との界面にフッ素元素が１×１０２０ｃｍ−３以上の高濃度で存在する。又は、ポリシリコン膜４３、シリコン酸化膜４１及びベース層３０に１×１０１５ｃｍ−２以上、１×１０１６ｃｍ−２以下のドーズ量でフッ素元素をイオン注入することにより、上記界面にフッ素元素を１×１０２０ｃｍ−３以上の高濃度に導入することができる。
これにより、上記界面に存在するダングリングボンドをフッ素で効果的に終端することができ、上記界面に存在する界面準位を十分に、安定に低減することができる。従って、バイポーラトランジスタにおいて、界面準位低減によるβばらつき低減効果を十分に得る（即ち、界面準位を低減してβばらつきをさらに低減する）ことが可能となる。
本発明の実施形態は、以下の効果を奏する。
（１）ベース層３０とエミッタ領域３９との接合部で、かつシリコン酸化膜４１との界面にフッ素元素が１×１０２０ｃｍ−３以上の高濃度で存在する。又は、ポリシリコン膜４３、シリコン酸化膜４１及びベース層３０に１×１０１５ｃｍ−２以上、１×１０１６ｃｍ−２以下のドーズ量でフッ素元素をイオン注入することにより、上記界面にフッ素元素を１×１０２０ｃｍ−３以上の高濃度に導入することができる。
これにより、上記界面に存在するダングリングボンドをフッ素で効果的に終端することができ、上記界面に存在する界面準位を十分に、安定に低減することができる。従って、バイポーラトランジスタにおいて、界面準位低減によるβばらつき低減効果を十分に得る（即ち、界面準位を低減してβばらつきをさらに低減する）ことが可能となる。
即ち、エミッタ電極にポリシリコン膜を用いたバイポーラトランジスタにおいて、ポリシリコン膜とベース層の境界部に存在する自然酸化膜をブレイクアップさせた上に、エミッタ領域とベース領域の接合部で、かつ絶縁膜との界面にあたる領域にフッ素などのハロゲン元素を１×１０２０ｃｍ−３以上の濃度で分布させる。なお、ポリシリコン膜とベース層の境界部に存在する自然酸化膜をブレイクアップできる理由は、本実施例ではベース層にもフッ素を注入しているため、ポリシリコン膜とベース層の境界部にも当然フッ素を導入できるからである。
これにより、上記界面に存在する界面準位を低減させて、βばらつきを抑制したバイポーラトランジスタを実現することができる。
これにより、上記界面に存在する界面準位を低減させて、βばらつきを抑制したバイポーラトランジスタを実現することができる。
（２）また、ベース層３０は、ＳｉＧｅ層３２と、ＳｉＧｅ層３２上に積層されたＳｉ層３３とを含む。即ち、ベース層３０は、ＳｉＧｅ／Ｓｉ層である。これにより、ヘテロ接合構造バイポーラトランジスタを構成することができ、ホモ接合構造バイポーラトランジスタと比べて、ベース電流Ｉｂを小さくすることができるので、βを大きくすることができる。
（変形例）
（１）上記の実施形態では、ベース層３０とエミッタ領域３９との接合部で、かつシリコン酸化膜４１との界面に存在する（又は、導入する）ハロゲン元素がフッ素である場合について説明した。しかしながら、本発明において、上記ハロゲン元素はフッ素に限定されるものではない。ハロゲン元素は、例えば、塩素（Ｃｌ）、臭素（Ｂｒ）、ヨウ素（Ｉ）のいずれか一の元素でもよい。このような場合であっても、実施形態の効果（１）（２）と同様の効果を奏する。
（１）上記の実施形態では、ベース層３０とエミッタ領域３９との接合部で、かつシリコン酸化膜４１との界面に存在する（又は、導入する）ハロゲン元素がフッ素である場合について説明した。しかしながら、本発明において、上記ハロゲン元素はフッ素に限定されるものではない。ハロゲン元素は、例えば、塩素（Ｃｌ）、臭素（Ｂｒ）、ヨウ素（Ｉ）のいずれか一の元素でもよい。このような場合であっても、実施形態の効果（１）（２）と同様の効果を奏する。
（２）また、上記の実施形態では、本発明のバイポーラトランジスタが、ヘテロ接合構造のＮＰＮバイポーラトランジスタである場合について説明した。しかしながら、本発明においてバイポーラトランジスタはこれに限定されるものではない。
例えば、本発明のバイポーラトランジスタは、ヘテロ接合構造のＰＮＰバイポーラトランジスタでもよい。その場合は、上記の実施形態において、各半導体層に含まれる不純物の導電型を、Ｐ型をＮ型に、Ｎ型をＰ型に置き換えればよい。このような場合であっても、実施形態の効果（１）（２）と同様の効果を奏する。
或いは、本発明のバイポーラトランジスタは、ホモ接合構造でもよい。その場合は、ベース層が例えばＳｉＧｅ／Ｓｉではなく、Ｓｉのみで構成される。このような場合であっても、実施形態の効果（１）と同様の効果を奏する。
例えば、本発明のバイポーラトランジスタは、ヘテロ接合構造のＰＮＰバイポーラトランジスタでもよい。その場合は、上記の実施形態において、各半導体層に含まれる不純物の導電型を、Ｐ型をＮ型に、Ｎ型をＰ型に置き換えればよい。このような場合であっても、実施形態の効果（１）（２）と同様の効果を奏する。
或いは、本発明のバイポーラトランジスタは、ホモ接合構造でもよい。その場合は、ベース層が例えばＳｉＧｅ／Ｓｉではなく、Ｓｉのみで構成される。このような場合であっても、実施形態の効果（１）と同様の効果を奏する。
（３）また、上記の実施形態では、シリコン酸化膜４１を開口するために、ポリシリコン膜４３をハードマスクとする製造方法を用いたが、ポリシリコン膜４３を用いずに、シリコン酸化膜４１の上に直接レジストパターンを形成してシリコン酸化膜４１を開口し、その後レジストパターンの除去を実施する製造方法を適用することも考えられる。だたし、そのような場合、ベース層３０を底面とする開口部４５を形成した後にレジスト除去工程が必要になるため、開口部４５の底面であるベース層３０にダメージが入り、エミッタ電極５０とベース層３０の界面状態が劣化してＨＢＴ特性が劣化するという別の問題が発生する。従って、ポリシリコン膜４３をハードマスクとしてシリコン酸化膜４１を開口するという、本実施例で用いた製造方法と同等のβばらつき低減効果を得ることができない。
（４）また、上記の実施形態では、シリコン酸化膜４１及びポリシリコン膜４３を形成した直後にフッ素注入を実施しているが、シリコン酸化膜４１を形成した直後や、エミッタ開口部４５を形成した直後にフッ素注入する製造方法を適用することも考えられる。
なお、シリコン酸化膜４１を形成した直後にフッ素注入をする場合、シリコン酸化膜４１の膜厚が比較的薄いため、イオン注入におけるフッ素のピークをシリコン酸化膜４１とベース層３０の界面付近にコントロールすることが困難な場合がある。
また、エミッタ開口部４５を形成した直後にフッ素注入する場合、ベース層３０の表面が露出しているため、高ドーズのフッ素イオン注入によりベース層３０にダメージが入り、エミッタ電極５０とベース層３０の界面状態が劣化してＨＢＴ特性が劣化するという別の問題が発生することもある。従って、好ましくは、ポリシリコン膜４３を形成した直後にフッ素イオン注入する本実施例で用いた製造方法がよい。
なお、シリコン酸化膜４１を形成した直後にフッ素注入をする場合、シリコン酸化膜４１の膜厚が比較的薄いため、イオン注入におけるフッ素のピークをシリコン酸化膜４１とベース層３０の界面付近にコントロールすることが困難な場合がある。
また、エミッタ開口部４５を形成した直後にフッ素注入する場合、ベース層３０の表面が露出しているため、高ドーズのフッ素イオン注入によりベース層３０にダメージが入り、エミッタ電極５０とベース層３０の界面状態が劣化してＨＢＴ特性が劣化するという別の問題が発生することもある。従って、好ましくは、ポリシリコン膜４３を形成した直後にフッ素イオン注入する本実施例で用いた製造方法がよい。
（測定方法）
本実施形態において、バイポーラトランジスタにおけるＦ濃度の測定方法としては、ＥＥＬＳやＴＥＭ−ＥＸＤ、3次元アトムプローブ（３ＤＡＰ）などの解析手法により測定することができる。
（比較形態）
エミッタ電極にポリシリコン膜を用いたバイポーラトランジスタの製造方法において、特許文献２に記載の方法、つまりポリシリコン膜１５０にフッ素をイオン注入して熱処理を実施する場合を、本発明の比較形態とする。
図１７に示すように、この比較形態では、フッ素は、ポリシリコン膜１５０の上層に存在するシリコン酸化膜１５５や、ポリシリコン膜１５０とポリシリコン膜４３との間に存在する自然酸化膜１４４などに主に吸い込まれる。このため、本発明の実施形態と異なり、比較形態は、シリコン酸化膜４１とベース層３０との界面に１×１０２０ｃｍ−３以上の高濃度のフッ素を導入することはできない。このため、ダングリングボンド（図１７の×印）をフッ素で効果的に終端することができず、βばらつきの原因となる界面準位を十分に低減することはできない。
ポリシリコン膜１５０の上層や、ポリシリコン膜１５０とポリシリコン膜４３との間には、積極的にシリコン酸化膜を形成しなくても、空気と触れることにより、数Åの自然酸化膜１４４が必ず形成されてしまう。このため、比較形態では本発明の課題を回避することができない。本発明者は、この点について、以下の検証を行った。
本実施形態において、バイポーラトランジスタにおけるＦ濃度の測定方法としては、ＥＥＬＳやＴＥＭ−ＥＸＤ、3次元アトムプローブ（３ＤＡＰ）などの解析手法により測定することができる。
（比較形態）
エミッタ電極にポリシリコン膜を用いたバイポーラトランジスタの製造方法において、特許文献２に記載の方法、つまりポリシリコン膜１５０にフッ素をイオン注入して熱処理を実施する場合を、本発明の比較形態とする。
図１７に示すように、この比較形態では、フッ素は、ポリシリコン膜１５０の上層に存在するシリコン酸化膜１５５や、ポリシリコン膜１５０とポリシリコン膜４３との間に存在する自然酸化膜１４４などに主に吸い込まれる。このため、本発明の実施形態と異なり、比較形態は、シリコン酸化膜４１とベース層３０との界面に１×１０２０ｃｍ−３以上の高濃度のフッ素を導入することはできない。このため、ダングリングボンド（図１７の×印）をフッ素で効果的に終端することができず、βばらつきの原因となる界面準位を十分に低減することはできない。
ポリシリコン膜１５０の上層や、ポリシリコン膜１５０とポリシリコン膜４３との間には、積極的にシリコン酸化膜を形成しなくても、空気と触れることにより、数Åの自然酸化膜１４４が必ず形成されてしまう。このため、比較形態では本発明の課題を回避することができない。本発明者は、この点について、以下の検証を行った。
（検証）
図１８は、本発明の実施形態に係るバイポーラトランジスタ１００（即ち、図９に示したように、ポリシリコン膜４３、シリコン酸化膜４１、ベース層３０にフッ素をイオン注入して形成したバイポーラトランジスタ）におけるフッ素濃度分布と、比較形態に係るバイポーラトランジスタ２００（即ち、図１７に示したように、ポリシリコン膜１５０にフッ素をイオン注入して形成したバイポーラトランジスタ）におけるフッ素濃度分布とをシミュレーションで比較した結果を示す図である。なお、図１８のグラフで示すフッ素濃度分布（即ち、Ｆ濃度プロファイル）は、同図に示す実施形態の断面図の太線の部分、及び、比較形態の断面図の太線の部分における各シミュレーション値である。
図１８は、本発明の実施形態に係るバイポーラトランジスタ１００（即ち、図９に示したように、ポリシリコン膜４３、シリコン酸化膜４１、ベース層３０にフッ素をイオン注入して形成したバイポーラトランジスタ）におけるフッ素濃度分布と、比較形態に係るバイポーラトランジスタ２００（即ち、図１７に示したように、ポリシリコン膜１５０にフッ素をイオン注入して形成したバイポーラトランジスタ）におけるフッ素濃度分布とをシミュレーションで比較した結果を示す図である。なお、図１８のグラフで示すフッ素濃度分布（即ち、Ｆ濃度プロファイル）は、同図に示す実施形態の断面図の太線の部分、及び、比較形態の断面図の太線の部分における各シミュレーション値である。
図１８に示すように、本発明の実施形態は、比較形態と比べて、シリコン酸化膜４１とベース層３０との界面に１桁以上高濃度のフッ素を導入できることを確認した。なお、本シミュレーションでは、実施形態、比較形態のいずれにおいても、フッ素のドーズ量を５×１０１５ｃｍ−２とし、ポリシリコン膜５０、１５０の上層のシリコン酸化膜５５、１５５の膜厚を２０Åとし、ポリシリコン膜５０、１５０とポリシリコン膜４３との間の自然酸化膜の膜厚を５Åとした。
図１９は、実施形態に係るバイポーラトランジスタ１００と、比較形態に係るバイポーラトランジスタ２００と、バイポーラトランジスタ１００、２００と同様の構造でフッ素を注入しない場合とで、８インチウエハのβの面内ばらつきを比較した実際の実験結果を示す図である。図１９の横軸は電流増幅率βを示し、縦軸は累積度数を示す。
図１９に示すように、実施形態と、比較形態と、フッ素を注入しない場合とを比較し、実施形態のβばらつきが最も小さいことを確認した。即ち、本発明により、βばらつきの小さいバイポーラトランジスタを実現できることを確認した。なお本実験では、実施形態、比較形態のどちらの場合においても、フッ素のドーズ量を５×１０１５ｃｍ−２に設定した。
＜その他＞
本発明は、以上に記載した実施形態に限定されうるものではない。当業者の知識に基づいて実施形態に設計の変更等を加えることが可能であり、そのような変形が加えられた態様も本発明の範囲に含まれる。
図１９に示すように、実施形態と、比較形態と、フッ素を注入しない場合とを比較し、実施形態のβばらつきが最も小さいことを確認した。即ち、本発明により、βばらつきの小さいバイポーラトランジスタを実現できることを確認した。なお本実験では、実施形態、比較形態のどちらの場合においても、フッ素のドーズ量を５×１０１５ｃｍ−２に設定した。
＜その他＞
本発明は、以上に記載した実施形態に限定されうるものではない。当業者の知識に基づいて実施形態に設計の変更等を加えることが可能であり、そのような変形が加えられた態様も本発明の範囲に含まれる。
１ 基板
３、７ 熱酸化膜
５、９、５３、５７ フォトレジスト
１１ 高濃度コレクタ領域
１３ 低濃度コレクタ領域
１４ コレクタコンタクト領域
２３、４１、５５ シリコン酸化（ＳｉＯ２）膜
２１ シャロートレンチ
２２ ディープトレンチ
２５、４３ ポリシリコン膜
３０ ベース層
３１、３３ Ｓｉ層
３２ ＳｉＧｅ層
３５ 実効ベース領域
３７ 外部ベース領域
３９ エミッタ領域
４５ 開口部
５０ エミッタ電極
５０´ ポリシリコン膜
５９ サイドウォール
６１ ＣｏＳｉ層
６５ 層間絶縁膜
７１ エミッタコンタクト部
７３ ベースコンタクト部
７５ コレクタコンタクト部
１００ ヘテロ接合構造のＮＰＮバイポーラトランジスタ
３、７ 熱酸化膜
５、９、５３、５７ フォトレジスト
１１ 高濃度コレクタ領域
１３ 低濃度コレクタ領域
１４ コレクタコンタクト領域
２３、４１、５５ シリコン酸化（ＳｉＯ２）膜
２１ シャロートレンチ
２２ ディープトレンチ
２５、４３ ポリシリコン膜
３０ ベース層
３１、３３ Ｓｉ層
３２ ＳｉＧｅ層
３５ 実効ベース領域
３７ 外部ベース領域
３９ エミッタ領域
４５ 開口部
５０ エミッタ電極
５０´ ポリシリコン膜
５９ サイドウォール
６１ ＣｏＳｉ層
６５ 層間絶縁膜
７１ エミッタコンタクト部
７３ ベースコンタクト部
７５ コレクタコンタクト部
１００ ヘテロ接合構造のＮＰＮバイポーラトランジスタ
Claims (11)
- 基板に形成されたコレクタ領域と、
前記コレクタ領域上に形成されたベース層と、
前記ベース層のうちの上側部位に形成されたエミッタ領域と、
前記ベース層上であって、前記ベース層と前記エミッタ領域との接合部の一部を覆うように形成された絶縁膜と、
前記エミッタ領域上に形成されたポリシリコン膜からなるエミッタ電極と、を有し、
前記接合部でかつ前記絶縁膜との界面に存在するハロゲン元素の濃度は、１×１０２０ｃｍ−３以上である半導体装置。 - 基板に形成されたコレクタ領域と、
前記コレクタ領域上に形成されたベース層と、
前記ベース層のうちの上側部位に形成されたエミッタ領域と、
前記エミッタ領域の端部領域を覆うように、ベース層上に形成された絶縁膜と、
前記エミッタ領域上に形成されたポリシリコン膜からなるエミッタ電極と、を有し、
前記端部領域でかつ前記絶縁膜との界面に存在するハロゲン元素の濃度は、１×１０２０ｃｍ−３以上である半導体装置。 - エミッタ電極にポリシリコン膜を使用したバイポーラトランジスタを備える半導体装置であって、
前記バイポーラトランジスタは、
基板に形成されたコレクタ領域と、
前記コレクタ領域上に形成されたベース層と、
前記ベース層のうちの前記コレクタ領域から離れた上側部位に形成されたエミッタ領域と、
前記ベース層上に形成され、前記ベース層と前記エミッタ領域との接合部の一部を覆う絶縁膜と、を有し、
前記接合部でかつ前記絶縁膜との界面に存在するハロゲン元素の濃度は、１×１０２０ｃｍ−３以上である半導体装置。 - 前記ベース層は、シリコンゲルマニウム層と、該シリコンゲルマニウム層上に積層されたシリコン層とを含む、又は、シリコン層のみで構成される請求項１〜３のいずれか一項に記載の半導体装置。
- 前記ベース層と、前記絶縁膜との界面に存在するハロゲン元素の濃度が、１×１０２０ｃｍ−３以上である請求項１〜４のいずれか一項に記載の半導体装置。
- 基板に第一導電型の不純物を注入してコレクタ領域を形成する工程と、
前記コレクタ領域上に、第二導電型の不純物層であるベース層を形成する工程と、
前記ベース層上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上にポリシリコン膜を形成する工程と、
前記シリコン酸化膜と前記ベース層との界面付近をピークに、前記ポリシリコン膜、前記シリコン酸化膜及び前記ベース層に１×１０ １５ ｃｍ −２ 以上、１×１０ １６ ｃｍ −２ 以下のドーズ量でハロゲン元素をイオン注入してハロゲン元素をドープする工程と、
前記ハロゲン元素をドープした後に、前記ポリシリコン膜と前記シリコン酸化膜とをエッチングして開口部を形成する工程と、
ポリシリコン膜を堆積して、前記開口部にエミッタ電極を形成する工程と、
前記ベース層にエミッタ領域を形成する工程と、
を有するバイポーラトランジスタを備える半導体装置の製造方法。 - 前記エミッタ領域を形成する工程では、
アニール処理を実施することにより前記エミッタ領域を形成する請求項６に記載の半導体装置の製造方法。 - エミッタ電極にポリシリコン膜を使用したバイポーラトランジスタを備える半導体装置
の製造方法であって、
基板にコレクタ領域を形成する工程と、
前記コレクタ領域上にベース層を形成する工程と、
前記ベース層上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上にポリシリコン膜を形成する工程と、
前記シリコン酸化膜と前記ベース層の界面付近をピークに、前記ポリシリコン膜、前記シリコン酸化膜及び前記ベース層に１×１０１５ｃｍ−２以上、１×１０１６ｃｍ−２以下のドーズ量でハロゲン元素をイオン注入する工程と、
前記ハロゲン元素をイオン注入した後でアニール処理を実施し、前記シリコン酸化膜と前記ベース層の界面にハロゲン元素を偏析させる工程と、
レジストマスクを用いて前記ポリシリコン膜をエッチングする工程と、
前記レジストマスクを除去する工程と、
前記ポリシリコン膜をマスクに用いて前記シリコン酸化膜をウェットエッチングして、前記ベース層を底面とする開口部を形成する工程と、
ポリシリコン膜を堆積して、前記開口部にエミッタ電極を形成する工程と、
前記開口部を通して前記ベース層に不純物が導入され、前記ベース層のうちの前記コレクタ領域から離れた上側部位にエミッタ領域を形成する工程と、を有する半導体装置の製造方法。 - 前記ベース層は、シリコンゲルマニウム層と、該シリコンゲルマニウム層上に積層されたシリコン層とを含む、又は、シリコン層のみで構成される請求項６〜８のいずれか一項に記載の半導体装置の製造方法。
- 前記開口部にエミッタ電極を形成する工程において、前記ポリシリコン膜を堆積後に、第一導電型の不純物を注入し、
前記エミッタ領域を形成する工程において、アニールすることによって、前記ベース層にエミッタ領域が形成される請求項６〜９のいずれか一項に記載の半導体装置の製造方法。 - 前記開口部にエミッタ電極を形成する工程において、堆積させるポリシリコン膜が第一導電型の不純物を含むドープポリシリコン膜であり、
前記エミッタ領域を形成する工程において、アニールすることによって、前記ベース層にエミッタ領域が形成される請求項６〜９のいずれか一項に記載の半導体装置の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013039188 | 2013-02-28 | ||
| JP2013039188 | 2013-02-28 | ||
| PCT/JP2014/000960 WO2014132616A1 (ja) | 2013-02-28 | 2014-02-24 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6059333B2 true JP6059333B2 (ja) | 2017-01-11 |
| JPWO2014132616A1 JPWO2014132616A1 (ja) | 2017-02-02 |
Family
ID=51427894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015502765A Active JP6059333B2 (ja) | 2013-02-28 | 2014-02-24 | 半導体装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9343554B2 (ja) |
| JP (1) | JP6059333B2 (ja) |
| KR (1) | KR101762048B1 (ja) |
| TW (1) | TWI556293B (ja) |
| WO (1) | WO2014132616A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9543403B2 (en) * | 2015-01-21 | 2017-01-10 | Globalfoundries Inc. | Bipolar junction transistor with multiple emitter fingers |
| FR3060201B1 (fr) * | 2016-12-12 | 2019-05-17 | Aledia | Dispositif electronique comprenant une tranchee d'isolation electrique et son procede de fabrication |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01243582A (ja) * | 1988-03-25 | 1989-09-28 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| JPH02237024A (ja) * | 1988-07-12 | 1990-09-19 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JPH04250632A (ja) * | 1991-01-25 | 1992-09-07 | Nec Corp | 半導体装置の製造方法 |
| JPH10189470A (ja) * | 1996-12-24 | 1998-07-21 | Sony Corp | 半導体装置の製造方法 |
| JP2004311971A (ja) * | 2003-03-25 | 2004-11-04 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタおよびその製造方法 |
| JP2004356554A (ja) * | 2003-05-30 | 2004-12-16 | Semiconductor Leading Edge Technologies Inc | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654209A (en) * | 1988-07-12 | 1997-08-05 | Seiko Epson Corporation | Method of making N-type semiconductor region by implantation |
| JPH1140572A (ja) | 1997-07-18 | 1999-02-12 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| US6856000B2 (en) * | 2002-10-08 | 2005-02-15 | Texas Instruments Incorporated | Reduce 1/f noise in NPN transistors without degrading the properties of PNP transistors in integrated circuit technologies |
| US7091099B2 (en) | 2003-03-25 | 2006-08-15 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and method for fabricating the same |
| US7651919B2 (en) * | 2005-11-04 | 2010-01-26 | Atmel Corporation | Bandgap and recombination engineered emitter layers for SiGe HBT performance optimization |
-
2014
- 2014-02-24 US US14/769,882 patent/US9343554B2/en active Active
- 2014-02-24 WO PCT/JP2014/000960 patent/WO2014132616A1/ja active Application Filing
- 2014-02-24 KR KR1020157016983A patent/KR101762048B1/ko active IP Right Grant
- 2014-02-24 JP JP2015502765A patent/JP6059333B2/ja active Active
- 2014-02-26 TW TW103106539A patent/TWI556293B/zh not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01243582A (ja) * | 1988-03-25 | 1989-09-28 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| JPH02237024A (ja) * | 1988-07-12 | 1990-09-19 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JPH04250632A (ja) * | 1991-01-25 | 1992-09-07 | Nec Corp | 半導体装置の製造方法 |
| JPH10189470A (ja) * | 1996-12-24 | 1998-07-21 | Sony Corp | 半導体装置の製造方法 |
| JP2004311971A (ja) * | 2003-03-25 | 2004-11-04 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタおよびその製造方法 |
| JP2004356554A (ja) * | 2003-05-30 | 2004-12-16 | Semiconductor Leading Edge Technologies Inc | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101762048B1 (ko) | 2017-07-26 |
| TWI556293B (zh) | 2016-11-01 |
| KR20150089066A (ko) | 2015-08-04 |
| US20160005840A1 (en) | 2016-01-07 |
| TW201447991A (zh) | 2014-12-16 |
| US9343554B2 (en) | 2016-05-17 |
| JPWO2014132616A1 (ja) | 2017-02-02 |
| WO2014132616A1 (ja) | 2014-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100486304B1 (ko) | 자기정렬을 이용한 바이씨모스 제조방법 | |
| US8541812B2 (en) | Semiconductor device and method of manufacture thereof | |
| US20060226446A1 (en) | Bipolar transistor and method for fabricating the same | |
| US9111987B2 (en) | Method of manufacturing a bipolar transistor, bipolar transistor and integrated circuit | |
| US7498620B1 (en) | Integration of phosphorus emitter in an NPN device in a BiCMOS process | |
| JP2005527979A (ja) | ＳｉＧｅヘテロジャンクション・バイポ−ラトランジスタの製造方法 | |
| US8921194B2 (en) | PNP bipolar junction transistor fabrication using selective epitaxy | |
| US8084313B2 (en) | Method for forming a bipolar junction transistor and a metal oxide semiconductor field effect transistor | |
| JP2010010456A (ja) | 半導体装置 | |
| US9704967B2 (en) | Heterojunction bipolar transistor | |
| CN103915334B (zh) | 双层多晶硅双极型晶体管的制造方法 | |
| US20030080394A1 (en) | Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits | |
| US9064886B2 (en) | Heterojunction bipolar transistor having a germanium extrinsic base utilizing a sacrificial emitter post | |
| JP3890202B2 (ja) | 半導体装置の製造方法 | |
| JP6059333B2 (ja) | 半導体装置及びその製造方法 | |
| CN108133892B (zh) | 双极晶体管的制作方法 | |
| US7572708B1 (en) | Utilization of doped glass on the sidewall of the emitter window in a bipolar transistor structure | |
| CN108231583B (zh) | 双极晶体管及其制作方法 | |
| US9209264B2 (en) | Heterojunction bipolar transistor having a germanium raised extrinsic base | |
| US6847061B2 (en) | Elimination of implant damage during manufacture of HBT | |
| CN108054095B (zh) | 双极晶体管的制作方法 | |
| JP3361110B2 (ja) | Ｃｍｏｓ構造を製作する方法 | |
| JP2006310590A (ja) | 半導体装置及びその製造方法 | |
| CN108206135B (zh) | 一种沟槽型igbt及其制造方法和电子装置 | |
| JP2015103551A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161208 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6059333 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |