CN108133892B - 双极晶体管的制作方法 - Google Patents
双极晶体管的制作方法 Download PDFInfo
- Publication number
- CN108133892B CN108133892B CN201711397387.9A CN201711397387A CN108133892B CN 108133892 B CN108133892 B CN 108133892B CN 201711397387 A CN201711397387 A CN 201711397387A CN 108133892 B CN108133892 B CN 108133892B
- Authority
- CN
- China
- Prior art keywords
- layer
- polycrystalline silicon
- forming
- oxide layer
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 125
- 229920005591 polysilicon Polymers 0.000 claims abstract description 60
- 238000002955 isolation Methods 0.000 claims abstract description 46
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 30
- 238000005468 ion implantation Methods 0.000 claims abstract description 19
- 150000002500 ions Chemical class 0.000 claims abstract description 11
- 238000000137 annealing Methods 0.000 claims abstract description 10
- 230000000149 penetrating effect Effects 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000000407 epitaxy Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000000945 filler Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000009740 moulding (composite fabrication) Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract description 7
- 238000002513 implantation Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明涉及一种双极晶体管的制作方法。所述制作方法在形成发射极多晶硅时，包括以下步骤：在所述基区浅结上、所述氧化硅层上、所述氧化层上及所述隔离侧墙上形成第二多晶硅层；对所述第二多晶硅层做离子注入，在所述第二多晶硅层上形成第三多晶硅层，对所述第三多晶硅层做离子注入，对所述第二及第三多晶硅层进行热退火，将所述第二及第三多晶硅层中的注入离子驱入所述基区浅结；去除所述氧化层上、所述氧化硅层上及所述隔离侧墙上的所述第二及第三多晶硅层，所述位于所述基区浅结上的第二及第三多晶硅层作为发射极多晶硅。本发明采用多次淀积多晶硅及注入的方式形成发射极多晶硅，解决当前工艺由于多晶发射极尺寸过小，导致基极‑发射极短路问题。
Description
【技术领域】
本发明涉及半导体制造工艺技术领域，特别地，涉及一种双极晶体管的制作方法。
【背景技术】
起源于1948年发明的点接触晶体三极管，50年代初发展成结型三极管，即现在所称的双极型晶体管。双极型晶体管有两种基本结构：PNP型和NPN型。在这3层半导体中，中间一层称基区，外侧两层分别称发射区和集电区。当基区注入少量电流时，在发射区和集电区之间就会形成较大的电流，这就是晶体管的放大效应。双极晶体管中，电子和空穴同时参与导电。同场效应晶体管相比，双极型晶体管开关速度慢，输入阻抗小，功耗大。单双极型晶体管体积小、重量轻、耗电少、寿命长、可靠性高，已广泛用于广播、电视、通信、雷达、计算机、自控装置、电子仪器、家用电器等领域，起放大、振荡、开关等作用。
在现有双极晶体管的制作过程中，在完成基极多晶硅与发射极多晶硅之间的隔离侧墙后，常规的发射极多晶硅工艺为：首先淀积一层多晶硅，然后做多晶硅离子注入，通过后续的热过程，将注入杂质驱入到下方硅表面，形成发射极多晶硅。然而，当前步骤工艺有两个问题：
1.发射极尺寸问题：在基极多晶硅刻蚀完成后，两侧基极多晶硅之间的间距为0.8um，完成隔离侧墙后，隔离侧墙间距仅为0.2um(侧墙隔离的厚度为0.3um)，也即发射区的尺寸会变为0.2um，可能造成器件可靠性降低。
2.发射极多晶厚度问题：通常发射极多晶硅的厚度为2200A左右。若淀积这么厚的多晶硅，会将整个发射区全部填满(发射区尺寸太小)，后续的注入步骤，当前工艺不可能将这么厚的多晶硅进行穿透注入，进而在后续的驱入过程中，可能形成不了有效的发射区，导致器件性能失效。如果在完成隔离侧墙后，采用湿法工艺将隔离侧墙处理掉一部分(减薄)，从而将发射区的尺寸做大，这样淀积的发射区多晶硅不会将发射区填满，形成有效的发射区。但此种方案最大的问题在于，基极多晶硅和发射区多晶硅中间的隔离侧墙变得非常的薄，只有0.1um左右，进而发射极多晶硅刻蚀后，极易造成基极与发射极短路，同样影响器件的可靠性。
【发明内容】
本发明的其中一个目的在于为解决上述至少一个技术问题而提供一种双极晶体管的制作方法。
一种双极晶体管的制作方法，其包括以下步骤：
提供P型衬底，在所述P型衬底上形成N型埋层，在所述N型埋层上形成N型外延，通过光刻及刻蚀形成贯穿所述N型外延及所述N型埋层并延伸至所述P型衬底中的隔离沟槽，在所述隔离沟槽中形成填充物，
形成贯穿所述N型外延层并延伸至所述N型埋层中的N阱，在所述N型外延层、所述隔离沟槽及所述N阱上形成氧化层，以及形成贯穿所述氧化层且对应所述N型外延层的第一开口；
在所述氧化层及所述第一开口处的N型外延层上形成第一多晶硅层；
在所述第一多晶硅层上形成氧化硅层，在所述氧化硅层上形成光刻胶；
利用所述光刻胶对所述第一多晶硅层及所述氧化硅层进行刻蚀，从而形成位于部分所述氧化层及部分所述第一开口处的N型外延层上的基极多晶硅及位于所述基极多晶硅上的氧化硅；
利用所述第一开口对所述N型外延层做基区注入及高温扩散，从而形成基区结，所述基区结包括位于所述N型外延层表面的基区浅结及连接所述基区浅结并延伸至所述基极多晶硅下方的P型接触区；
在所述基极多晶硅及所述氧化硅的侧壁形成隔离侧墙；
在所述基区浅结上、所述氧化硅层上、所述氧化层上及所述隔离侧墙上形成第二多晶硅层；
对所述第二多晶硅层做离子注入，在所述第二多晶硅层上形成第三多晶硅层，对所述第三多晶硅层做离子注入，对所述第二及第三多晶硅层进行热退火，将所述第二及第三多晶硅层中的注入离子驱入所述基区浅结；
去除所述氧化层上、所述氧化硅层上及所述隔离侧墙上的所述第二及第三多晶硅层，所述位于所述基区浅结上的第二及第三多晶硅层作为发射极多晶硅。
在一种实施方式中，所述制作方法还包括以下步骤：在所述氧化层、所述氧化硅层、所述隔离侧墙及所述发射极多晶硅上形成介质隔离层；
形成贯穿所述介质隔离层及所述氧化层且对应所述N阱的第一接触孔、贯穿所述介质隔离层及所述氧化硅层且对应所述基极多晶硅的第二接触孔、以及贯穿所述介质隔离层且对应所述发射极多晶硅的第三接触孔；
形成通过所述第三接触孔连接所述发射极多晶硅的发射极、通过所述第二接触孔连接所述基极多晶硅的基极及通过所述第一接触孔连接所述N阱的集电极。
在一种实施方式中，所述第一开口处的基极多晶硅位于所述第一开口的两侧并围成第二开口，所述第二开口的宽度为0.8um。
在一种实施方式中，所述隔离侧墙的厚度为0.3um。
在一种实施方式中，所述第一多晶硅层的厚度为500埃。
在一种实施方式中，所述第一多晶硅层与所述第二多晶硅层的厚度相同。
在一种实施方式中，对所述第二多晶硅层做离子注入与对所述第三多晶硅层做离子注入的条件相同。
在一种实施方式中，所述离子注入的离子包括BF2。
在一种实施方式中，所述离子注入的能量在20kev至50kev的范围内，所述离子注入的剂量在每平方厘米2的15次方至每平方厘米5的15次方。
在一种实施方式中，所述热退火的温度为1150摄氏度，所述热退火的时间为30秒。
相较于现有技术，本发明双极晶体管的制作方法中，通过优化发射极多晶硅的制作工艺，采用多次淀积多晶硅及注入的方式形成发射极多晶硅，解决当前工艺中，由于多晶发射极尺寸过小，导致的基极-发射极短路问题。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明双极晶体管的制作方法的流程图。
图2-图11为图1所示双极晶体管的制作方法的各步骤的结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1-图11，图1为本发明双极晶体管的制作方法的流程图，图2-图11为图1所示双极晶体管的制作方法的各步骤的结构示意图。所述双极晶体管的制作方法包括以下步骤。
步骤S1，请参阅图2，提供P型衬底，在所述P型衬底上形成N型埋层，在所述N型埋层上形成N型外延层，形成贯穿所述N型外延层与所述N型埋层并延伸至所述P型衬底中的隔离沟槽，所述隔离沟槽具有填充物。所述填充物的材料可以包括氧化物或者氧化物与多晶硅，其中，所述氧化物可以为氧化硅。
步骤S2，请参阅图3，形成贯穿所述N型外延层并延伸至所述N型埋层中的N阱，在所述N型外延层、所述隔离沟槽及所述N阱上形成氧化层，以及形成贯穿所述氧化层且对应所述N型外延层的第一开口。
步骤S3，请参阅图4，在所述氧化层及所述第一开口处的N型外延层上形成第一多晶硅层。
步骤S4，请参阅图5，在所述第一多晶硅层上形成氧化硅层，在所述氧化硅层上形成光刻胶。
步骤S5，请参阅图6，利用所述光刻胶对所述第一多晶硅层及所述氧化硅层进行刻蚀，从而形成位于部分所述氧化层及部分所述第一开口处的N型外延层上的基极多晶硅及位于所述基极多晶硅上的氧化硅。
步骤S6，请参阅图7，利用所述第一开口对所述N型外延层做基区注入及高温扩散，从而形成基区结，所述基区结包括位于所述N型外延表面的基区浅结及连接所述基区浅结并延伸至所述基极多晶硅下方的P型接触区。
步骤S7，请参阅图8，在所述基极多晶硅及所述氧化硅的侧壁形成隔离侧墙。在一种实施例中，所述第一开口处的基极多晶硅位于所述第一开口的两侧并围成第二开口，所述第二开口的宽度为0.8um。所述隔离侧墙的厚度为0.3um。
步骤S8，请参阅图9，在所述基区浅结上、所述氧化硅上、所述氧化层上及所述隔离侧墙上形成第二多晶硅层。
步骤S9，请参阅图9，对所述第二多晶硅层做离子注入，在所述第二多晶硅层上形成第三多晶硅层，对所述第三多晶硅层做离子注入，对所述第二及第三多晶硅层进行热退火，将所述第二及第三多晶硅层中的注入离子驱入所述基区浅结。
具体来说，所述步骤S8与S9中，由于此时发射区尺寸过小，只有0.2um，因此直接填充2200埃的发射极多晶硅，会将整个发射区填满，后续的发射极离子注入不可能穿透多晶硅。因此，所述步骤S8中，先淀积一层500埃的第二多晶硅层，淀积完成后做多晶注入，即离子注入，所述注入离子可以为BF2，注入能量在20KeV-50KeV，注入剂量为2E15-5E15(每平方厘米2的15次方至每平方厘米5的15次方)，此时由于所述第二多晶硅层未将发射区全部填满，因此注入离子可以有效进入。重复淀积一层500埃的多晶硅层(即第三多晶硅层)，继续完成注入，所述第三多晶硅层的形成条件和注入条件可以均与第二多晶硅层的形成条件和注入条件相同。如发射区尚未填满，可以继续重复上述步骤，即淀积多晶硅层(厚度为500埃)，进行多晶注入(注入条件与第一次注入多晶注入条件相同)，直至将整个发射区填满。由于发射极多晶硅是采用分层淀积和注入工艺完成的，因此整个发射区多晶硅内的离子分布均匀，不需降低隔离侧墙厚度，因此在保证发射区浓度的前提下，有效解决了基极-发射极短路问题。
所述步骤S9中，所述热退火为快速热退火，退火温度可以为1150摄氏度，退火时间可以为30秒，所述热退火过程中，所述多晶硅层的杂质被驱入到下方基区浅结内。
步骤S10，请参阅图10，去除所述氧化层上、所述氧化硅层上及所述隔离侧墙上的所述第二及第三多晶硅层，所述位于所述基区浅结上的第二及第三多晶硅层作为发射极多晶硅。
步骤S11，请参阅图11，在所述氧化层、所述氧化硅层、所述隔离侧墙及所述发射极多晶硅上形成介质隔离层。
步骤S12，请参阅图11，形成贯穿所述介质隔离层及所述氧化层且对应所述N阱的第一接触孔、贯穿所述介质隔离层及所述氧化硅层且对应所述基极多晶硅的第二接触孔、以及贯穿所述介质隔离层且对应所述发射极多晶硅的第三接触孔.
步骤S13，请参阅图11，形成通过所述第三接触孔连接所述发射极多晶硅的发射极、通过所述第二接触孔连接所述基极多晶硅的基极及通过所述第一接触孔连接所述N阱的集电极。
相较于现有技术，本发明双极晶体管的制作方法中，通过优化发射极多晶硅的制作工艺，采用多次淀积多晶硅及注入的方式形成发射极多晶硅，解决当前工艺中，由于多晶发射极尺寸过小，导致的基极-发射极短路问题。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (10)
1.一种双极晶体管的制作方法，其特征在于：所述制作方法包括以下步骤：
提供P型衬底，在所述P型衬底上形成N型埋层，在所述N型埋层上形成N型外延，通过光刻及刻蚀形成贯穿所述N型外延及所述N型埋层并延伸至所述P型衬底中的隔离沟槽，在所述隔离沟槽中形成填充物，
形成贯穿所述N型外延层并延伸至所述N型埋层中的N阱，在所述N型外延层、所述隔离沟槽及所述N阱上形成氧化层，以及形成贯穿所述氧化层且对应所述N型外延层的第一开口；
在所述氧化层及所述第一开口处的N型外延层上形成第一多晶硅层；
在所述第一多晶硅层上形成氧化硅层，在所述氧化硅层上形成光刻胶；
利用所述光刻胶对所述第一多晶硅层及所述氧化硅层进行刻蚀，从而形成位于部分所述氧化层及部分所述第一开口处的N型外延层上的基极多晶硅及位于所述基极多晶硅上的氧化硅；
利用所述第一开口对所述N型外延层做基区注入及高温扩散，从而形成基区结，所述基区结包括位于所述N型外延层表面的基区浅结及连接所述基区浅结并延伸至所述基极多晶硅下方的P型接触区；
在所述基极多晶硅及所述氧化硅的侧壁形成隔离侧墙；
在所述基区浅结上、所述氧化硅层上、所述氧化层上及所述隔离侧墙上形成第二多晶硅层；
对所述第二多晶硅层做离子注入，在所述第二多晶硅层上形成第三多晶硅层，对所述第三多晶硅层做离子注入，对所述第二及第三多晶硅层进行热退火，将所述第二及第三多晶硅层中的注入离子驱入所述基区浅结；
去除所述氧化层上、所述氧化硅层上及所述隔离侧墙上的所述第二及第三多晶硅层，所述位于所述基区浅结上的第二及第三多晶硅层作为发射极多晶硅。
2.如权利要求1所述的双极晶体管的制作方法，其特征在于：所述制作方法还包括以下步骤：在所述氧化层、所述氧化硅层、所述隔离侧墙及所述发射极多晶硅上形成介质隔离层；
形成贯穿所述介质隔离层及所述氧化层且对应所述N阱的第一接触孔、贯穿所述介质隔离层及所述氧化硅层且对应所述基极多晶硅的第二接触孔、以及贯穿所述介质隔离层且对应所述发射极多晶硅的第三接触孔；
形成通过所述第三接触孔连接所述发射极多晶硅的发射极、通过所述第二接触孔连接所述基极多晶硅的基极及通过所述第一接触孔连接所述N阱的集电极。
3.如权利要求1所述的双极晶体管的制作方法，其特征在于：所述第一开口处的基极多晶硅位于所述第一开口的两侧并围成第二开口，所述第二开口的宽度为0.8um。
4.如权利要求3所述的双极晶体管的制作方法，其特征在于：所述隔离侧墙的厚度为0.3um。
5.如权利要求4所述的双极晶体管的制作方法，其特征在于：所述第一多晶硅层的厚度为500埃。
6.如权利要求5所述的双极晶体管的制作方法，其特征在于：所述第一多晶硅层与所述第二多晶硅层的厚度相同。
7.如权利要求6所述的双极晶体管的制作方法，其特征在于：对所述第二多晶硅层做离子注入与对所述第三多晶硅层做离子注入的条件相同。
8.如权利要求7所述的双极晶体管的制作方法，其特征在于：所述离子注入的离子包括BF2。
9.如权利要求7所述的双极晶体管的制作方法，其特征在于：所述离子注入的能量在20kev至50kev的范围内，所述离子注入的剂量在每平方厘米2的15次方至每平方厘米5的15次方。
10.如权利要求1所述的双极晶体管的制作方法，其特征在于：所述热退火的温度为1150摄氏度，所述热退火的时间为30秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711397387.9A CN108133892B (zh) | 2017-12-21 | 2017-12-21 | 双极晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711397387.9A CN108133892B (zh) | 2017-12-21 | 2017-12-21 | 双极晶体管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108133892A CN108133892A (zh) | 2018-06-08 |
| CN108133892B true CN108133892B (zh) | 2020-12-11 |
Family
ID=62392170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711397387.9A Active CN108133892B (zh) | 2017-12-21 | 2017-12-21 | 双极晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108133892B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109166800A (zh) * | 2018-09-04 | 2019-01-08 | 深圳市诚朗科技有限公司 | 一种晶体管及其制作方法 |
| CN111883428A (zh) * | 2020-07-16 | 2020-11-03 | 上海华虹宏力半导体制造有限公司 | 发射区多晶硅的形成方法及器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5716859A (en) * | 1995-12-22 | 1998-02-10 | The Whitaker Corporation | Method of fabricating a silicon BJT |
| CN101599506A (zh) * | 2009-07-24 | 2009-12-09 | 上海宏力半导体制造有限公司 | 一种基于多晶硅发射极的双极晶体管 |
| CN102569068A (zh) * | 2010-12-20 | 2012-07-11 | 上海华虹Nec电子有限公司 | 改善杂质注入型多晶硅发射极杂质浓度分布的方法 |
| CN103296072B (zh) * | 2013-06-25 | 2016-08-10 | 江苏博普电子科技有限责任公司 | 一种提高了BVcbo的双极型晶体管及其生产工艺 |
| CN107180757A (zh) * | 2017-07-14 | 2017-09-19 | 罗灿 | 高频三极管基极与发射极之间侧墙的制作方法 |
-
2017
- 2017-12-21 CN CN201711397387.9A patent/CN108133892B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5716859A (en) * | 1995-12-22 | 1998-02-10 | The Whitaker Corporation | Method of fabricating a silicon BJT |
| CN101599506A (zh) * | 2009-07-24 | 2009-12-09 | 上海宏力半导体制造有限公司 | 一种基于多晶硅发射极的双极晶体管 |
| CN102569068A (zh) * | 2010-12-20 | 2012-07-11 | 上海华虹Nec电子有限公司 | 改善杂质注入型多晶硅发射极杂质浓度分布的方法 |
| CN103296072B (zh) * | 2013-06-25 | 2016-08-10 | 江苏博普电子科技有限责任公司 | 一种提高了BVcbo的双极型晶体管及其生产工艺 |
| CN107180757A (zh) * | 2017-07-14 | 2017-09-19 | 罗灿 | 高频三极管基极与发射极之间侧墙的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108133892A (zh) | 2018-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011238955A (ja) | バイポーラトランジスタ | |
| CN109216276B (zh) | 一种mos管及其制造方法 | |
| US9583587B2 (en) | Method for manufacturing injection-enhanced insulated-gate bipolar transistor | |
| CN103915334B (zh) | 双层多晶硅双极型晶体管的制造方法 | |
| CN108109916B (zh) | 双极晶体管及其制作方法 | |
| CN108133892B (zh) | 双极晶体管的制作方法 | |
| CN108231583B (zh) | 双极晶体管及其制作方法 | |
| WO2018000223A1 (zh) | 一种绝缘栅双极型晶体管结构及其制造方法 | |
| CN104810287A (zh) | 双扩散金属氧化物晶体管制作方法及晶体管器件 | |
| CN108054096B (zh) | 双极晶体管的制作方法 | |
| JPH04102335A (ja) | セルフアライン接触を有するバイポーラトランジスタの製作プロセス | |
| CN116387154A (zh) | 一种载流子存储沟槽型双极晶体管结构及其制造方法 | |
| US8530967B2 (en) | Lateral insulated-gate bipolar transistor and manufacturing method thereof | |
| CN116417505A (zh) | 一种阳极短路沟槽rc-igbt器件及制备方法 | |
| CN108155098B (zh) | 双极晶体管的制作方法 | |
| CN107946194B (zh) | 双极晶体管的制作方法 | |
| JP6059333B2 (ja) | 半導体装置及びその製造方法 | |
| CN106981421B (zh) | 三极管基区的制作方法 | |
| CN108063162B (zh) | 双极晶体管的制作方法 | |
| CN108109913B (zh) | 双极晶体管的制作方法 | |
| CN105762077A (zh) | 绝缘栅双极晶体管的制造方法 | |
| CN108054095B (zh) | 双极晶体管的制作方法 | |
| JP2001196382A (ja) | 半導体装置及びその製造方法 | |
| US9293454B2 (en) | Bipolar junction transistor having multi-sided base contact | |
| CN210443563U (zh) | 一种新型结构的双极型晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20201124 Address after: 314000 South Wangnan highway, wangjiangjing Town, Xiuzhou District, Jiaxing City, Zhejiang Province Applicant after: Zhejiang Changxin biological Fiber Co.,Ltd. Address before: 518000 Guangdong city of Shenzhen province Baoan District Fuyong Street Peace community Junfeng Industrial Zone A3 building the first floor Applicant before: SHENZHEN JINGTE SMART MANUFACTURING TECHNOLOGY Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |