CN108155098B - 双极晶体管的制作方法 - Google Patents
双极晶体管的制作方法 Download PDFInfo
- Publication number
- CN108155098B CN108155098B CN201711396250.1A CN201711396250A CN108155098B CN 108155098 B CN108155098 B CN 108155098B CN 201711396250 A CN201711396250 A CN 201711396250A CN 108155098 B CN108155098 B CN 108155098B
- Authority
- CN
- China
- Prior art keywords
- layer
- protection
- type
- base
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims description 17
- 239000010410 layer Substances 0.000 claims abstract description 152
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 71
- 229920005591 polysilicon Polymers 0.000 claims abstract description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 239000011241 protective layer Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 9
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- 230000001681 protective effect Effects 0.000 claims abstract description 4
- 238000002955 isolation Methods 0.000 claims description 35
- 230000000149 penetrating effect Effects 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 12
- 239000000945 filler Substances 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000009740 moulding (composite fabrication) Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明涉及一种双极晶体管及其制作方法。所述制作方法在形成发射极多晶硅前包括以下步骤：在所述氧化层及所述第一开口处的N型外延层上形成绝缘保护层；在所述第一开口处的绝缘保护层上形成光刻胶，所述光刻胶包括位于所述第一开口中央的第一部分及位于所述第一部分两侧的多个间隔排列的第二部分；利用所述光刻胶对所述绝缘保护层进行湿法腐蚀，使得所述绝缘保护层形成位于所述第一开口中央的第一保护部及位于所述第一保护部两侧的多个间隔设置的第二保护部；在所述氧化层及所述第二保护部及邻近所述第二保护部的部分所述第一保护部上形成基极多晶硅及位于所述基极多晶硅上的氧化硅。所述绝缘保护层作为发射区保护材料，避免发射极‑基极短路。
Description
【技术领域】
本发明涉及半导体制造工艺技术领域，特别地，涉及一种双极晶体管的制作方法。
【背景技术】
起源于1948年发明的点接触晶体三极管，50年代初发展成结型三极管，即现在所称的双极型晶体管。双极型晶体管有两种基本结构：PNP型和NPN型。在这3层半导体中，中间一层称基区，外侧两层分别称发射区和集电区。当基区注入少量电流时，在发射区和集电区之间就会形成较大的电流，这就是晶体管的放大效应。双极晶体管中，电子和空穴同时参与导电。同场效应晶体管相比，双极型晶体管开关速度慢，输入阻抗小，功耗大。单双极型晶体管体积小、重量轻、耗电少、寿命长、可靠性高，已广泛用于广播、电视、通信、雷达、计算机、自控装置、电子仪器、家用电器等领域，起放大、振荡、开关等作用。
在现有双极晶体管的制作过程中，在做基极多晶硅刻蚀时，底部材料也为硅，因此多晶硅刻蚀工艺及其难控制。若增大刻蚀量，则会损伤到底部的硅(即发射区表面)，会造成器件放大系数不稳定。若减小刻蚀量，则有可能导致多晶硅刻蚀不净，最终导致器件发射极-基极短路，器件失效，从而影响器件的可靠性。
【发明内容】
本发明的其中一个目的在于为解决上述至少一个技术问题而提供一种双极晶体管的制作方法及通过所述制作方法获得的双极晶体管。
一种双极晶体管的制作方法，其包括以下步骤：
提供P型衬底，在所述P型衬底上形成N型埋层，在所述N型埋层上形成N型外延层，通过光刻及刻蚀形成贯穿所述N型外延层及所述N型埋层并延伸至所述P型衬底中的隔离沟槽，在所述隔离沟槽中形成填充物，
形成贯穿所述N型外延层并延伸至所述N型埋层中的N阱，在所述N型外延层、所述隔离沟槽及所述N阱上形成氧化层，所述氧化层包括贯穿所述氧化层且对应所述N型外延层的第一开口；
在所述氧化层及所述第一开口处的N型外延层上形成绝缘保护层；
在所述第一开口处的绝缘保护层上形成光刻胶，所述光刻胶包括位于所述第一开口中央的第一部分及位于所述第一部分两侧的多个间隔排列的第二部分；
利用所述光刻胶对所述绝缘保护层进行湿法腐蚀，使得所述绝缘保护层形成位于所述第一开口中央的第一保护部及位于所述第一保护部两侧的多个间隔设置的第二保护部；
在所述氧化层及所述第二保护部及邻近所述第二保护部的部分所述第一保护部上形成基极多晶硅及位于所述基极多晶硅上的氧化硅；
湿法去除所述第一保护部形成第二开口；
进行基区注入及P型扩散，从而形成对应所述第二开口的基区及连接于所述基区且位于所述基极多晶硅下方的P型接触区；
在所述基区上形成发射极多晶硅，其中所述发射极多晶硅与所述第一保护部、所述基极多晶硅及氧化硅具有间隔。
在一种实施方式中，所述制作方法还包括以下步骤：在所述氧化层、所述氧化硅及所述发射极多晶硅上形成介质隔离层，以及形成贯穿所述介质隔离层及所述氧化层且对应所述N阱的第一接触孔、贯穿所述介质隔离层及所述氧化硅且对应所述基极多晶硅的第二接触孔、以及贯穿所述介质隔离层且对应所述发射极多晶硅的第三接触孔。
在一种实施方式中，所述制作方法还包括以下步骤：形成通过所述第三接触孔连接所述发射极多晶硅的发射极、通过所述第二接触孔连接所述基极多晶硅的基极及通过所述第一接触孔连接所述N阱的集电极。
在一种实施方式中，平面上看，所述第一保护部邻近所述第二保护部的边缘具有锯齿状的凸凹结构，所述第二保护部为矩形，所述多个第二保护部呈矩阵排列。
在一种实施方式中，平面上看，所述第二保护部到所述氧化层的距离为L1，所述基极多晶硅在所述N型外延层上的宽度为L2，所述L1小于所述L2减去所述绝缘保护层的厚度。
在一种实施方式中，所述绝缘保护层的材料包括氧化硅、氮化硅或氧化铝，所述绝缘保护层的厚度在200埃到300埃的范围内。
在一种实施方式中，所述第一保护部的宽度小于所述P型接触区的深度的两倍。
在一种实施方式中，所述P型接触区的深度为0.5μm，所述第一保护部的宽度小于1μm。
一种双极晶体管，其包括P型衬底、在所述P型衬底上形成的N型埋层、在所述N型埋层上形成的N型外延层、贯穿所述N型外延层及所述N型埋层并延伸至所述P型衬底中的隔离沟槽、位于所述隔离沟槽中的填充物、贯穿所述N型外延层并延伸至所述N型埋层中的N阱、在所述N型外延层、所述隔离沟槽及所述N阱上形成的氧化层、贯穿所述氧化层且对应所述N型外延层的第一开口，位于所述第一开口处的N型外延层表面的基区及连接所述基区的P型接触区、形成于所述P型接触区上的绝缘保护层、形成于所述绝缘保护层及所述氧化层上的基极多晶硅及位于所述基极多晶硅上的氧化硅层、形成于所述基区上的发射极多晶硅，其中，所述绝缘保护层包括多个间隔设置的保护部，所述发射极多晶硅与所述绝缘保护层的保护部、所述基极多晶硅及氧化硅层具有间隔。
在一种实施方式中，所述双极晶体管还包括在所述氧化层、所述氧化硅层及所述发射极多晶硅上形成的介质隔离层、贯穿所述介质隔离层及所述氧化层且对应所述N阱的第一接触孔、贯穿所述介质隔离层及所述氧化硅层且对应所述基极多晶硅的第二接触孔、贯穿所述介质隔离层且对应所述发射极多晶硅的第三接触孔、通过所述第三接触孔连接所述发射极多晶硅的发射极、通过所述第二接触孔连接所述基极多晶硅的基极及通过所述第三接触孔连接所述N阱的集电极。
相较于现有技术，本发明双极晶体管及其制作方法中，通过调整流程及优化发射极多晶硅的制作工艺，引入绝缘保护层作为发射区保护材料，增大多晶硅刻蚀工艺窗口，避免发射极-基极短路，大幅提升器件性能。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明双极晶体管的制作方法的流程图。
图2-图11为图1所示双极晶体管的制作方法的各步骤的结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1-图11，图1为本发明双极晶体管的制作方法的流程图，图2-图11为图1所示双极晶体管的制作方法的各步骤的结构示意图。所述双极晶体管的制作方法包括以下步骤。
步骤S1，请参阅图2，提供P型衬底，在所述P型衬底上形成N型埋层，在所述N型埋层上形成N型外延层，形成贯穿所述N型外延层与所述N型埋层并延伸至所述P型衬底中的隔离沟槽，所述隔离沟槽具有填充物。所述填充物的材料可以包括氧化物或者氧化物与多晶硅，其中，所述氧化物可以为氧化硅。
步骤S2，请参阅图3，形成贯穿所述N型外延层并延伸至所述N型埋层中的N阱，在所述N型外延层、所述隔离沟槽及所述N阱上形成氧化层，所述氧化层包括贯穿的所述氧化层且对应所述N型外延层的第一开口。
步骤S3，请参阅图4，在所述氧化层及所述第一开口处的N型外延层上形成绝缘保护层。所述绝缘保护层的材料包括氧化硅、氮化硅或氧化铝，所述绝缘保护层的厚度在200埃到300埃的范围内。
步骤S4，请参阅图5，在所述第一开口处的绝缘保护层上形成光刻胶，所述光刻胶包括位于所述第一开口中央的第一部分及位于所述第一部分两侧的多个间隔排列的第二部分。请参阅图6，图6为所述光刻胶的部分平面示意图。需要说明的是，所述第一部分的大小需为后续P型接触区的扩散深度的二倍。比如P型接触区的结深为0.5μm，则所述第一部分的宽度要小于1μm，若满足此点，后续P型接触区扩散后能形成一个整体，另外，第一部分的边缘为锯齿状形貌，目的是在绝缘保护层材料被腐蚀时，光刻胶边缘平整，不会掀胶。
步骤S5，请参阅图7，利用所述光刻胶对所述绝缘保护层进行湿法腐蚀，使得所述绝缘保护层形成位于所述第一开口中央的第一保护部及位于所述第一保护部两侧的多个间隔设置的第二保护部。其中，所述第一保护部与所述光刻胶的第一部分对应，所述第二保护部与所述光刻胶的第二部分对应。所述绝缘保护层需要使用湿法腐蚀，因为湿法腐蚀为各项同性，也即，若厚度200埃的绝缘保护层，则湿法腐蚀后，横向会扩200埃的距离。
步骤S6，请参阅图8，在所述氧化层及所述第二保护部及邻近所述第二保护部的部分所述第一保护部上形成基极多晶硅及位于所述基极多晶硅上的氧化硅。所述第一保护部与所述光刻胶的第一部分形状一致，所述第二保护部与所述光刻胶的第二部分形状一致。具体地，所述第一保护部邻近所述第二保护部的边缘具有锯齿状的凸凹结构，所述第二保护部为矩形，所述多个第二保护部呈矩阵排列。
在一种优选实施例中，平面上看，所述第二保护部到所述氧化层的距离为L1，所述基极多晶硅在所述N型外延层上的宽度为L2，所述L1小于所述L2减去所述绝缘保护层的厚度。所述第一保护部的宽度小于所述P型接触区的深度的两倍。在一种实施例中，所述P型接触区的深度为0.5μm，所述第一保护部的宽度小于1μm。若L1长度不满足要求，则进行所述基极多晶硅刻蚀后，发射区表面可能存在未被绝缘保护层保护的区域，多晶硅刻蚀时容易会被损伤到。
步骤S7，请参阅图9，湿法去除所述基极多晶硅外侧的部分第一保护部形成第二开口。
步骤S8，请参阅图10，进行基区注入及P型扩散，从而形成对应所述第二开口的基区及连接于所述基区且位于所述基极多晶硅下方的P型接触区。
步骤S9，请参阅图11，在所述基区上形成发射极多晶硅，其中所述发射极多晶硅与所述第一保护部、所述基极多晶硅及氧化硅具有间隔。
步骤S10，请参阅图11，在所述氧化层、所述氧化硅及所述发射极多晶硅上形成介质隔离层，以及形成贯穿所述介质隔离层及所述氧化层且对应所述N阱的第一接触孔、贯穿所述介质隔离层及所述氧化硅且对应所述基极多晶硅的第二接触孔、以及贯穿所述介质隔离层且对应所述发射极多晶硅的第三接触孔。
步骤S11，请参阅图11，形成通过所述第三接触孔连接所述发射极多晶硅的发射极、通过所述第二接触孔连接所述基极多晶硅的基极及通过所述第一接触孔连接所述N阱的集电极。
相较于现有技术，本发明双极晶体管及其制作方法中，通过调整流程及优化发射极多晶硅的制作工艺，引入绝缘保护层作为发射区保护材料，由于有绝缘保护层的存在，因此基极多晶硅刻蚀时，添加一定量的过刻蚀不会损伤到下方的硅表面，增大多晶硅刻蚀工艺窗口，避免发射极-基极短路，大幅提升器件性能。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (10)
1.一种双极晶体管的制作方法，其特征在于：所述制作方法包括以下步骤：
提供P型衬底，在所述P型衬底上形成N型埋层，在所述N型埋层上形成N型外延层，通过光刻及刻蚀形成贯穿所述N型外延层及所述N型埋层并延伸至所述P型衬底中的隔离沟槽，在所述隔离沟槽中形成填充物，
形成贯穿所述N型外延层并延伸至所述N型埋层中的N阱，在所述N型外延层、所述隔离沟槽及所述N阱上形成氧化层，所述氧化层包括贯穿所述氧化层且对应所述N型外延层的第一开口；
在所述氧化层及所述第一开口处的N型外延层上形成绝缘保护层；
在所述第一开口处的绝缘保护层上形成光刻胶，所述光刻胶包括位于所述第一开口中央的第一部分及位于所述第一部分两侧的多个间隔排列的第二部分；
利用所述光刻胶对所述绝缘保护层进行湿法腐蚀，使得所述绝缘保护层形成位于所述第一开口中央的第一保护部及位于所述第一保护部两侧的多个间隔设置的第二保护部；
在所述氧化层及所述第二保护部及邻近所述第二保护部的部分所述第一保护部上形成基极多晶硅及位于所述基极多晶硅上的氧化硅；
湿法去除所述第一保护部形成第二开口；
进行基区注入及P型扩散，从而形成对应所述第二开口的基区及连接于所述基区且位于所述基极多晶硅下方的P型接触区；
在所述基区上形成发射极多晶硅，其中所述发射极多晶硅与所述第一保护部、所述基极多晶硅及氧化硅具有间隔。
2.如权利要求1所述的双极晶体管的制作方法，其特征在于：所述制作方法还包括以下步骤：
在所述氧化层、所述氧化硅及所述发射极多晶硅上形成介质隔离层，以及形成贯穿所述介质隔离层及所述氧化层且对应所述N阱的第一接触孔、贯穿所述介质隔离层及所述氧化硅且对应所述基极多晶硅的第二接触孔、以及贯穿所述介质隔离层且对应所述发射极多晶硅的第三接触孔。
3.如权利要求2所述的双极晶体管的制作方法，其特征在于：所述制作方法还包括以下步骤：
形成通过所述第三接触孔连接所述发射极多晶硅的发射极、通过所述第二接触孔连接所述基极多晶硅的基极及通过所述第一接触孔连接所述N阱的集电极。
4.如权利要求1所述的双极晶体管的制作方法，其特征在于：平面上看，所述第一保护部邻近所述第二保护部的边缘具有锯齿状的凸凹结构，所述第二保护部为矩形，所述多个第二保护部呈矩阵排列。
5.如权利要求1所述的双极晶体管的制作方法，其特征在于：平面上看，所述第二保护部到所述氧化层的距离为L1，所述基极多晶硅在所述N型外延层上的宽度为L2，所述L1小于所述L2减去所述绝缘保护层的厚度。
6.如权利要求1所述的双极晶体管的制作方法，其特征在于：所述绝缘保护层的材料包括氧化硅、氮化硅或氧化铝，所述绝缘保护层的厚度在200埃到300埃的范围内。
7.如权利要求1所述的双极晶体管的制作方法，其特征在于：所述第一保护部的宽度小于所述P型接触区的深度的两倍。
8.如权利要求1所述的双极晶体管的制作方法，其特征在于：所述P型接触区的深度为0.5μm，所述第一保护部的宽度小于1μm。
9.一种双极晶体管，其特征在于：所述双极晶体管包括P型衬底、在所述P型衬底上形成的N型埋层、在所述N型埋层上形成的N型外延层、贯穿所述N型外延层及所述N型埋层并延伸至所述P型衬底中的隔离沟槽、位于所述隔离沟槽中的填充物、贯穿所述N型外延层并延伸至所述N型埋层中的N阱、在所述N型外延层、所述隔离沟槽及所述N阱上形成的氧化层、贯穿所述氧化层且对应所述N型外延层的第一开口，位于所述第一开口处的N型外延层表面的基区及连接所述基区的P型接触区、形成于所述P型接触区上的绝缘保护层、形成于所述绝缘保护层及所述氧化层上的基极多晶硅及位于所述基极多晶硅上的氧化硅层、形成于所述基区上的发射极多晶硅，其中，所述绝缘保护层包括多个间隔设置的保护部，所述发射极多晶硅与所述绝缘保护层的保护部、所述基极多晶硅及氧化硅层具有间隔。
10.如权利要求9所述的双极晶体管，其特征在于：所述双极晶体管还包括在所述氧化层、所述氧化硅层及所述发射极多晶硅上形成的介质隔离层、贯穿所述介质隔离层及所述氧化层且对应所述N阱的第一接触孔、贯穿所述介质隔离层及所述氧化硅层且对应所述基极多晶硅的第二接触孔、贯穿所述介质隔离层且对应所述发射极多晶硅的第三接触孔、通过所述第三接触孔连接所述发射极多晶硅的发射极、通过所述第二接触孔连接所述基极多晶硅的基极及通过所述第一接触孔连接所述N阱的集电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711396250.1A CN108155098B (zh) | 2017-12-21 | 2017-12-21 | 双极晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711396250.1A CN108155098B (zh) | 2017-12-21 | 2017-12-21 | 双极晶体管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108155098A CN108155098A (zh) | 2018-06-12 |
| CN108155098B true CN108155098B (zh) | 2020-08-18 |
Family
ID=62464931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711396250.1A Active CN108155098B (zh) | 2017-12-21 | 2017-12-21 | 双极晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108155098B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111430447B (zh) * | 2019-02-25 | 2023-02-28 | 合肥晶合集成电路股份有限公司 | 电流源及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3551760A (en) * | 1966-03-28 | 1970-12-29 | Hitachi Ltd | Semiconductor device with an inversion preventing layer formed in a diffused region |
| US3579814A (en) * | 1965-03-31 | 1971-05-25 | Ibm | Method for fabricating a semiconductor device having an epitaxially grown region |
| US20160104770A1 (en) * | 2014-09-16 | 2016-04-14 | Globalfoundries Inc. | Profile control over a collector of a bipolar junction transistor |
| CN105870166A (zh) * | 2016-04-22 | 2016-08-17 | 杭州立昂东芯微电子有限公司 | 一种铟镓磷异质结双极型晶体管及其制造方法 |
-
2017
- 2017-12-21 CN CN201711396250.1A patent/CN108155098B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3579814A (en) * | 1965-03-31 | 1971-05-25 | Ibm | Method for fabricating a semiconductor device having an epitaxially grown region |
| US3551760A (en) * | 1966-03-28 | 1970-12-29 | Hitachi Ltd | Semiconductor device with an inversion preventing layer formed in a diffused region |
| US20160104770A1 (en) * | 2014-09-16 | 2016-04-14 | Globalfoundries Inc. | Profile control over a collector of a bipolar junction transistor |
| CN105870166A (zh) * | 2016-04-22 | 2016-08-17 | 杭州立昂东芯微电子有限公司 | 一种铟镓磷异质结双极型晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108155098A (zh) | 2018-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001015743A (ja) | 半導体装置及びその製造方法 | |
| CN102479703B (zh) | 异质结双极晶体管制造方法和包括异质结双极晶体管的集成电路 | |
| TWI677073B (zh) | 雙載子接面電晶體佈局結構 | |
| CN108054096B (zh) | 双极晶体管的制作方法 | |
| CN108155098B (zh) | 双极晶体管的制作方法 | |
| CN104425579A (zh) | 绝缘体上硅反向导通横向绝缘栅双极晶体管及其制备方法 | |
| CN108231583B (zh) | 双极晶体管及其制作方法 | |
| CN108109916B (zh) | 双极晶体管及其制作方法 | |
| KR100188085B1 (ko) | 초고속 쌍극성 트랜지스터의 제조방법 | |
| JP2011176026A (ja) | 半導体素子の製造方法 | |
| CN107946194B (zh) | 双极晶体管的制作方法 | |
| CN108133959B (zh) | 沟槽三极管及其制作方法 | |
| US3631307A (en) | Semiconductor structures having improved high-frequency response and power dissipation capabilities | |
| KR100208977B1 (ko) | 초고속 쌍극성 트랜지스터의 제조방법 | |
| CN108063162B (zh) | 双极晶体管的制作方法 | |
| CN108109913B (zh) | 双极晶体管的制作方法 | |
| JPS59161867A (ja) | 半導体装置 | |
| TWI774097B (zh) | 雙極接面電晶體及其形成方法 | |
| KR20190090776A (ko) | 고성능 슈퍼-베타 npn(sbnpn) | |
| CN100431167C (zh) | 双极结型晶体管及其制造方法 | |
| KR0182000B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| US9293454B2 (en) | Bipolar junction transistor having multi-sided base contact | |
| CN108054095B (zh) | 双极晶体管的制作方法 | |
| US7547959B2 (en) | Bipolar junction transistor and manufacturing method thereof | |
| CN210443563U (zh) | 一种新型结构的双极型晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Request for anonymity Inventor before: Request for anonymity |
|
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200713 Address after: 247100 Fuan Electronic Information Industry Park 10, Chizhou economic and Technological Development Zone, Anhui Applicant after: ANHUI ANXIN ELECTRONIC TECHNOLOGY Co.,Ltd. Address before: 518000 Guangdong city of Shenzhen province Baoan District Fuyong Street Peace community Junfeng Industrial Zone A3 building the first floor Applicant before: SHENZHEN JINGTE SMART MANUFACTURING TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: The manufacturing method of bipolar transistors Granted publication date: 20200818 Pledgee: China Co. truction Bank Corp Chizhou branch Pledgor: ANHUI ANXIN ELECTRONIC TECHNOLOGY CO.,LTD. Registration number: Y2024980003211 |