CN213459737U - 新型高抗动态闩锁能力的功率器件 - Google Patents

新型高抗动态闩锁能力的功率器件 Download PDF

Info

Publication number
CN213459737U
CN213459737U CN202022302550.2U CN202022302550U CN213459737U CN 213459737 U CN213459737 U CN 213459737U CN 202022302550 U CN202022302550 U CN 202022302550U CN 213459737 U CN213459737 U CN 213459737U
Authority
CN
China
Prior art keywords
source region
region
well region
power device
dynamic latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022302550.2U
Other languages
English (en)
Inventor
张景超
戚丽娜
井亚会
林茂
俞义长
赵善麒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macmic Science and Technology Co Ltd
Original Assignee
Macmic Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macmic Science and Technology Co Ltd filed Critical Macmic Science and Technology Co Ltd
Priority to CN202022302550.2U priority Critical patent/CN213459737U/zh
Application granted granted Critical
Publication of CN213459737U publication Critical patent/CN213459737U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本实用新型公开了一种新型高抗动态闩锁能力的功率器件,包括多个元胞结构,每个元胞结构包括衬底,衬底顶部设有沟槽、第一阱区和第二阱区,沟槽内设有沟槽栅,第一阱区和第二阱区分别设于沟槽两侧,第一阱区和第二阱区顶部分别设有第一源区和第二源区,第一源区和第二源区分别设于沟槽两侧,第一源区、第二源区和沟槽栅顶部设有金属层,其中,第一源区与第一阱区之间设有第一绝缘层,第二源区与第二阱区之间设有第二绝缘层。本实用新型能够在不影响阈值电压的情况下,实现高抗动态闩锁能力。

Description

新型高抗动态闩锁能力的功率器件
技术领域
本实用新型涉及半导体技术领域,尤其涉及一种新型高抗动态闩锁能力的功率器件。
背景技术
目前在MOSFET、IGBT、MCT等功率半导体器件的制作过程中,为了增加器件的抗动态闩锁能力,通常是在源区下面注入浓硼来降低关断过程中的横向电阻,以防止空穴电流流经横向电阻产生高于NPN寄生三极管导通的电压降,但是,注入的浓硼在激活时会扩散到功率半导体器件的沟道区,从而导致器件的阈值电压升高。
实用新型内容
本实用新型旨在至少在一定程度上解决上述技术中的技术问题之一。为此,本实用新型的目的在于提出一种新型高抗动态闩锁能力的功率器件,能够在不影响阈值电压的情况下,实现高抗动态闩锁能力。
为达到上述目的,本实用新型实施例提出了一种新型高抗动态闩锁能力的功率器件,包括多个元胞结构,每个所述元胞结构包括衬底,所述衬底顶部设有沟槽、第一阱区和第二阱区,所述沟槽内设有沟槽栅,所述第一阱区和所述第二阱区分别设于所述沟槽两侧,所述第一阱区和所述第二阱区顶部分别设有第一源区和第二源区,所述第一源区和所述第二源区分别设于所述沟槽两侧,所述第一源区、所述第二源区和所述沟槽栅顶部设有金属层,其中,所述第一源区与所述第一阱区之间设有第一绝缘层,所述第二源区与所述第二阱区之间设有第二绝缘层。
根据本实用新型实施例提出的新型高抗动态闩锁能力的功率器件,通过设置多个元胞结构,其中每个元胞结构包括衬底,衬底顶部可设有沟槽、第一阱区和第二阱区,并且沟槽内可设有沟槽栅,第一阱区和第二阱区顶部可分别设有第一源区和第二源区,第一源区、第二源区和沟槽栅顶部可设有金属层,其中,第一源区与第一阱区之间设有第一绝缘层,第二源区与第二阱区之间设有第二绝缘层,由此,能够在不影响阈值电压的情况下,实现高抗动态闩锁能力。
另外,根据本实用新型上述实例提出的新型高抗动态闩锁能力的功率器件还可以具有如下附加的技术特征:
根据本实用新型的一个实施例,所述第一绝缘层设置于所述第一源区与所述第一阱区之间的非沟道区域,所述第二绝缘层设置于所述第二源区与所述第二阱区之间的非沟道区域。
根据本实用新型的一个实施例,所述绝缘层为二氧化硅绝缘层。
根据本实用新型的一个实施例,所述衬底为N型衬底。
根据本实用新型的一个实施例,所述阱区为P型阱区。
根据本实用新型的一个实施例,所述沟槽栅为多晶硅栅。
附图说明
图1为本实用新型一个实施例的新型高抗动态闩锁能力的功率器件结构示意图;
图2为本实用新型一个实施例的新型高抗动态闩锁能力的功率器件中的一个元胞结构的结构示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
需要说明的是,本实用新型实施例的新型高抗动态闩锁能力的功率器件包括多个元胞结构,如图1所示,其中每个元胞结构的结构组成是相同的,为便于描述,下面将结合图2所示的一个元胞结构为例,对本实用新型实施例的新型高抗动态闩锁能力的功率器件进行阐述。
如图2所示,本实用新型实施例的新型高抗动态闩锁能力的功率器件中的每个元胞结构包括衬底10,衬底10顶部设有沟槽20、第一阱区30和第二阱区40,沟槽20内设有沟槽栅50,第一阱区30和第二阱区40分别设于沟槽20两侧,第一阱区30和第二阱区40顶部分别设有第一源区60和第二源区70,第一源区60和第二源区70分别设于沟槽20两侧,第一源区60、第二源区70和沟槽栅50顶部设有金属层80,其中,第一源区60与第一阱区30之间设有第一绝缘层100,第二源区70与第二阱区40之间设有第二绝缘层200。
进一步地,沟槽20与沟槽栅50之间还可设有一层氧化层,即栅氧,同时沟槽栅50与金属层80之间还可设有介质层,以作为沟槽栅50与金属层80的电隔离。其中,衬底10可为N型衬底,第一阱区30和第二阱区40均可为P型阱区,第一源区60和第二源区70可为N源区,沟槽栅50可为多晶硅栅,金属层80可包括源区金属层和栅极金属层,以分别作为源区电极和栅极电极。
在本实用新型的一个实施例中,如图2所示,第一绝缘层100可设置于非沟道区域中的第一源区60与第一阱区30之间,第二绝缘层200可设置于非沟道区域中的第二源区70与第二阱区40之间。
其中,第一绝缘层100和第二绝缘层200均可为二氧化硅绝缘层,具体可为在第一源区60与第一阱区30之间通过注入一层氧离子形成的一层二氧化硅绝缘层,以及在第二源区70与第二阱区40之间通过注入一层氧离子形成的一层二氧化硅绝缘层,此外,还可为在第一源区60与第一阱区30之间通过氧化一层二氧化硅形成的一层二氧化硅绝缘层,以及在第二源区70与第二阱区40之间氧化一层二氧化硅形成的一层二氧化硅绝缘层。基于上述绝缘层可将非沟道区域的源区和P型阱区隔离,具体可将非沟道区域中第一源区60和第一阱区30隔离,以及可将非沟道区域中的第二源区70和第二阱区40隔离。通过在阱区与源区之间设置一层二氧化硅绝缘层,能够保证在器件动态关断过程中,即使流经源区下方的空穴电流产生较高的电压降,电流也不能经过二氧化硅绝缘层形成NPN三极管的导通,加上注入的氧离子的扩散系数较小,能够在不影响阈值电压的情况下,实现高动态闩锁的能力。
需要说明的是,本实用新型实施例提出的新型高抗动态闩锁能力的功率器件的制作流程并不唯一,下面将具体阐述其中两种制作流程。
本实用新型实施例提出的新型高抗动态闩锁能力的功率器件的一个制作流程如下:1,沟槽光刻和刻蚀:光刻定义出沟槽区域,刻蚀出沟槽;2,栅氧化:在沟槽内表面使用热氧化生长一层氧化层,形成栅氧;3,多晶硅淀积:在栅氧上淀积一层多晶硅;4,多晶硅光刻和刻蚀:光刻定义出不同的多晶硅栅区域,刻蚀掉不需要的多晶硅;5,P型阱注入和推结:注入相同浓度的硼离子,并进行推结,形成P型阱区;6,source注入、氧离子注入和推结:注入相同浓度的砷离子或磷离子,然后将氧离子注入到源区下方,并进行推结,形成二氧化硅绝缘层和源区;7,介质层淀积:在多晶硅栅上淀积一层绝缘介质层;8,孔光刻和刻蚀:光刻定义出源区孔区和不同多晶硅栅上的孔区,并刻蚀掉不需要的介质层;9,金属层淀积:在介质层上淀积一层金属;10,金属层光刻和刻蚀:光刻定义出源区金属区域和栅极金属区域,进行刻蚀,形成源区电极和栅极电极。
本实用新型实施例提出的新型高抗动态闩锁能力的功率器件的另一个制作流程如下:1,P型阱注入和推结:注入相同浓度的硼离子,并进行推结,形成P型阱区;2,氧化:在硅表面使用热氧化生长一层氧化层,形成二氧化硅绝缘层;3,光刻、刻蚀二氧化硅:光刻定义出source与P型阱界面以外区域,将其不需要的二氧化硅刻蚀掉;4,外延:在露出硅的表面开始外延单晶硅,使硅表面覆盖一层硅,并且由于横向外延,使得二氧化硅绝缘层上方也会形成外延的硅;5,沟槽光刻和刻蚀:光刻定义出沟槽区域,刻蚀出沟槽;6,栅氧化:在沟槽内表面使用热氧化生长一层氧化层,形成栅氧;7,多晶硅淀积:在栅氧上淀积一层多晶硅;8,多晶硅光刻和刻蚀:光刻定义出不同的多晶硅栅区域,刻蚀掉不需要的多晶硅;9,source注入和推结:注入相同浓度的砷离子或磷离子,并进行推结,形成源区;10,介质层淀积:在多晶硅栅上淀积一层绝缘介质层;11,孔光刻和刻蚀:光刻定义出源区孔区和不同多晶硅栅上的孔区,并刻蚀掉不需要的介质层;12,金属层淀积:在介质层上淀积一层金属;13,金属层光刻和刻蚀:光刻定义出源区金属区域和栅极金属区域,进行刻蚀,形成源区电极和栅极电极。
综上所述,可制作形成本实用新型实施例提出的新型高抗动态闩锁能力的功率器件,例如可制作形成Si基材料的沟槽MOS和沟槽IGBT功率器件,又例如可制作形成SiC基和GaN化合物半导体材料的沟槽MOS和沟槽IGBT功率器件。
根据本实用新型实施例提出的新型高抗动态闩锁能力的功率器件,通过设置多个元胞结构,其中每个元胞结构包括衬底,衬底顶部可设有沟槽、第一阱区和第二阱区,并且沟槽内可设有沟槽栅,第一阱区和第二阱区顶部可分别设有第一源区和第二源区,第一源区、第二源区和沟槽栅顶部可设有金属层,其中,第一源区与第一阱区之间设有第一绝缘层,第二源区与第二阱区之间设有第二绝缘层,由此,能够在不影响阈值电压的情况下,实现高抗动态闩锁能力。
在本实用新型的描述中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本实用新型中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管已经示出和描述了本实用新型的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本实用新型的范围由所附权利要求及其等同物限定。

Claims (6)

1.一种新型高抗动态闩锁能力的功率器件,其特征在于,包括多个元胞结构,每个所述元胞结构包括衬底,所述衬底顶部设有沟槽、第一阱区和第二阱区,所述沟槽内设有沟槽栅,所述第一阱区和所述第二阱区分别设于所述沟槽两侧,所述第一阱区和所述第二阱区顶部分别设有第一源区和第二源区,所述第一源区和所述第二源区分别设于所述沟槽两侧,所述第一源区、所述第二源区和所述沟槽栅顶部设有金属层,其中,
所述第一源区与所述第一阱区之间设有第一绝缘层,所述第二源区与所述第二阱区之间设有第二绝缘层。
2.根据权利要求1所述的新型高抗动态闩锁能力的功率器件,其特征在于,所述第一绝缘层设置于所述第一源区与所述第一阱区之间的非沟道区域,所述第二绝缘层设置于所述第二源区与所述第二阱区之间的非沟道区域。
3.根据权利要求2所述的新型高抗动态闩锁能力的功率器件,其特征在于,所述绝缘层为二氧化硅绝缘层。
4.根据权利要求3所述的新型高抗动态闩锁能力的功率器件,其特征在于,所述衬底为N型衬底。
5.根据权利要求4所述的新型高抗动态闩锁能力的功率器件,其特征在于,所述阱区为P型阱区。
6.根据权利要求5所述的新型高抗动态闩锁能力的功率器件,其特征在于,所述沟槽栅为多晶硅栅。
CN202022302550.2U 2020-10-16 2020-10-16 新型高抗动态闩锁能力的功率器件 Active CN213459737U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202022302550.2U CN213459737U (zh) 2020-10-16 2020-10-16 新型高抗动态闩锁能力的功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202022302550.2U CN213459737U (zh) 2020-10-16 2020-10-16 新型高抗动态闩锁能力的功率器件

Publications (1)

Publication Number Publication Date
CN213459737U true CN213459737U (zh) 2021-06-15

Family

ID=76291433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202022302550.2U Active CN213459737U (zh) 2020-10-16 2020-10-16 新型高抗动态闩锁能力的功率器件

Country Status (1)

Country Link
CN (1) CN213459737U (zh)

Similar Documents

Publication Publication Date Title
CN107799587B (zh) 一种逆阻型igbt及其制造方法
CN102054859B (zh) 双极型半导体器件和制造方法
CN107731897B (zh) 一种沟槽栅电荷存储型igbt及其制造方法
US8304305B2 (en) Semiconductor component
CN108682624B (zh) 一种具有复合栅的igbt芯片制作方法
CN110600537B (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN107731898B (zh) 一种cstbt器件及其制造方法
CN109768091B (zh) 一种双沟槽SS-SiC MOSFET结构
JP4990458B2 (ja) 自己整合されたシリコンカーバイトlmosfet
CN112701159A (zh) 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法
JP2002246597A (ja) 半導体装置
CN114038908A (zh) 集成二极管的沟槽栅碳化硅mosfet器件及制造方法
CN114792734A (zh) 一种双沟槽碳化硅mosfet及其制备方法
CN108155230B (zh) 一种横向rc-igbt器件及其制备方法
CN104517837A (zh) 一种绝缘栅双极型晶体管的制造方法
CN213459737U (zh) 新型高抗动态闩锁能力的功率器件
CN211017082U (zh) 一种超结型mosfet器件
CN112018162B (zh) 一种4H-SiC侧栅集成SBD MOSFET器件及其制备方法
CN113838914A (zh) 具有分离栅结构的ret igbt器件结构及制作方法
CN112018174A (zh) 一种半导体器件及其制作方法、家用电器
CN115295612B (zh) 一种单边沟道rc-igbt器件及其制备方法、芯片
CN113053999B (zh) 金属氧化物半导体晶体管及其制备方法
CN111564486B (zh) 具有横向电场夹断结构的功率半导体器件及其制造方法
CN214203693U (zh) 一种功率半导体、晶体管及电子器件
CN221008960U (zh) 一种高短路耐量的沟槽栅碳化硅mosfet结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant