CN104134688A - 制造双极晶体管的方法、双极晶体管和集成电路 - Google Patents
制造双极晶体管的方法、双极晶体管和集成电路 Download PDFInfo
- Publication number
- CN104134688A CN104134688A CN201410178089.0A CN201410178089A CN104134688A CN 104134688 A CN104134688 A CN 104134688A CN 201410178089 A CN201410178089 A CN 201410178089A CN 104134688 A CN104134688 A CN 104134688A
- Authority
- CN
- China
- Prior art keywords
- layer
- bipolar transistor
- base
- collector
- collector electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 239000004020 conductor Substances 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 107
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 58
- 125000006850 spacer group Chemical group 0.000 claims description 29
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 26
- 239000011241 protective layer Substances 0.000 claims description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 24
- 238000009413 insulation Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 15
- 229910052796 boron Inorganic materials 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000003475 lamination Methods 0.000 claims description 6
- 239000000565 sealant Substances 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000012777 electrically insulating material Substances 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000012535 impurity Substances 0.000 description 13
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 12
- 239000011248 coating agent Substances 0.000 description 11
- 238000000576 coating method Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 9
- 239000000203 mixture Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000005374 Kerr effect Effects 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
公开了一种制造双极晶体管的方法，所述方法包括：提供包括集电极区(11)的半导体衬底(10)；在半导体衬底上形成基极层(30)；在基极层的限定了发射极区的部分上形成刻蚀保护层(32，34)；在刻蚀保护层和基极层上形成基极接触层(35)；在基极层上形成电绝缘层(60)；在电绝缘层形成之后形成的结构中刻蚀开口(70)，所述开口包括使刻蚀保护层的至少一部分外露的发射极窗口部分(72)以及与发射极窗口部分相邻的延伸通过基极层、基极接触层并且进入集电极区的场板沟槽部分(74)；利用电绝缘材料(52，54)对所述开口加衬里；使所述发射极区外露；以及用导电材料填充所述加衬里的开口。还公开了一种根据这种方法制造的双极晶体管以及一种包括这种双极晶体管的IC。
Description
技术领域
本发明涉及一种制造双极晶体管的方法，所述双极晶体管具有场板，用于在耗尽区中产生RESURF效应。
本发明还涉及一种具有这种场板的双极晶体管。
本发明还涉及一种包括这种双极晶体管的集成电路(IC)。
背景技术
目前，许多电子设备合并了在射频操作的功能，例如移动通信设备。以节约成本方式实现这种功能性很重要。众所周知的是双极晶体管特别适用于在射频(RF)域中处理信号。
然而，基于硅双极晶体管技术制造集成电路(IC)比例如互补金属氧化物半导体(CMOS)IC更加昂贵，并且在CMOS技术中更加易于实现器件特征尺寸的缩小。CMOS技术节约成本的特点已经导致了CMOS技术作为制造多种半导体部件(包括IC)的主流技术选择。
已经努力在CMOS工艺流程中生产双极晶体管，从而提供混合技术IC，在混合技术IC中双极晶体管可以用于处理RF信号。这种工艺流程有时称作BiCMOS技术。在EP2466628A1中提供了在BiCMOS制造工艺中制造异质结双极晶体管(HBT)的方法示例，其中异质结双极晶体管具有SiGe基极(SiGe HBT)。
晶体管经受众所周知的约翰逊限制。对于双极晶体管，这种限制等同于峰值电流增益截止频率fT和集电极-发射极击穿电压BVCEO的乘积，所述峰值电流增益截止频率fT是晶体管的高频品质因子。换句话说，提供一种可以处理高操作频率和高电压的双极晶体管很重要。典型地通过控制集电极中的掺杂量来获得这些特征。一方面，高集电极掺杂级别增加了fT，因为高集电极掺杂级别推迟(postpone)了克尔(Kirk)效应；但是另一方面降低了BVCEO，因为高集电极掺杂级别增加了局部电场并因此而增加了雪崩倍增。
双极晶体管的高频品质因子fT、集电极-发射极击穿电压BVCEO和集电极-基极结击穿电压BVCBO都依赖于集电极掺杂Nc。fT曲线的最大值由克尔效应的起点确定，在集电极电流密度Jk下发生所述克尔效应。这在图1中示出，其描述了掺杂浓度Nc越高，Jk和fT的峰值越高。
BVCEO是由雪崩产生的空穴电流达到足以保持发射极-基极结正向偏置时的电压，使得在不存在外部基极电流的情况下仍然保持晶体管电流。因此，当雪崩降低时，BVCEO增加。雪崩效应是由于耗尽区中的高电场引起的电子的加速而导致的。
众所周知的是最大电场点周围的小区域对于雪崩电流提供最大的贡献。其上可以分布电荷的耗尽区的深度与集电极中的掺杂级别反相关。如图2所示，在集电极11中具有相对较低掺杂级别的双极晶体管中，掩埋的集电极20引起在集电极11和基极30之间的界面处形成相对较大的耗尽区15，而在集电极11’中具有相对较高掺杂级别的双极晶体管引起在集电极11’和基极30之间的界面处形成相对受限的耗尽区15’。因此，在高掺杂级别下，耗尽区15’缩小(condense)，增加了最大电池，并且因此增加了雪崩电流，从而降低了BVCEO。类似地，BVCEO随着1/Nc缩放，因此在低集电极掺杂下较高。
增加乘积fT*BVCEO(从而克服约翰逊限制)的一种方式是沿集电极应用场板以降低电场，因此将雪崩现象的发作推迟到较高的电压。这已知为是减小表面场(RESURF)效应，并且在图3中示意性地描述。通过向场板或栅极50施加合适的电势，RESURF效应将基极30和集电极11之间界面处的耗尽区15扩展到高掺杂集电极20。
Raymond J.E.Hueting等人在IEEE Transactions on ElectronDevices，51(7)卷，2004，1108-1113页的“A New Trench bipolartransistor for RF Applications”中公开了垂直沟槽SiGe HBT的理论模型，所述HBT具有与发射极相连的沟槽场板、以及在集电极漂移区域中线性分级的掺杂分布，所述掺杂分布说明了在高电压下改进的雪崩特性。场板与SiGe基极和集电极通过135nm厚的氧化物层电学隔离。这篇文章在图6中还示出了场板与发射极而不是与基极的电连接得到了HBT的峰值截止频率fT的进一步改进。
然而，以节约成本的方式制造这种装置很重要，尤其是在BiCMOS工艺中。
发明内容
本发明试图提供一种制造具有场板的双极晶体管的方法。
本发明还试图提供一种具有这种场板的双极晶体管。
根据本发明的一个方面，提出了一种双极晶体管，包括通过基极区与衬底中的集电极区垂直分离的发射极区，所述双极晶体管还包括与发射极区电连接的场板，所述场板从发射极区沿基极区延伸到集电极区中，所述场板通过隔离物与基极区和集电极区横向地电绝缘，所述隔离物包括电隔离材料，所述电隔离材料包括氮化硅层，并且所述场板通过包括另外的电隔离材料的层在内的部分与衬底垂直地电隔离。
这种双极晶体管可以按照节约成本的方式制造，并且受益于基极区中掺杂分布的改进保护，因为隔离物中的氮化硅防止掺杂分布从基极区的过度向外扩散，如下文中更加详细地解释的。这在基极区包括具有硼掺杂的硅锗层的情况下特别相关，因为硼杂质具有相对较高的迁移率。在该实施例中，隔离物中的氮化硅层优选地具有至少10nm的厚度，因为这在如前所述的制造期间有效地保护基极免受过度的硼扩散。
在实施例中，电隔离材料是氮化硅，另外的电隔离材料是氧化硅。
在实施例中，隔离物包括基极区和集电极区上面的氧化硅层以及氧化硅层上面的氮化硅层。
氧化硅部分可以具有至少20nm的厚度，以确保氧化硅部分可以承受发射极和集电极之间10V的电势差。
在实施例中，衬底还包括掩埋集电极，使得集电极区位于基极区和掩埋集电极之间，其中掩埋集电极比集电极区具有更高的掺杂级别。
在实施例中，场板是延伸到掩埋集电极中的垂直场板。在替代实施例中，场板是横向或水平场板，其中场板的横向尺寸超过场板的垂直尺寸。
本发明的双极晶体管可以有利地集成到集成电路(IC)中，例如按照CMOS技术制造的IC。这种IC具有用于高频(例如RF)应用领域和高电压应用领域(例如功率放大器或RF功率放大器)的改进适应性。
根据本发明的另一个方面，提出了一种制造双极晶体管的方法，所述方法包括：提供包括集电极区的半导体衬底；在半导体衬底上形成基极层；在基极层的限定了发射极区的部分上形成刻蚀保护层；在刻蚀保护层和第一基极层上形成基极接触层；在基极层上形成电绝缘层；在电绝缘层形成之后形成的结构中刻蚀开口，所述开口包括使刻蚀保护层的至少一部分外露的发射极窗口部分以及与发射极窗口部分相邻的延伸通过基极层、基极接触层并且进入到集电极区中的场板沟槽部分；利用电绝缘材料对所述开口加衬里；以及用导电材料填充所述加衬里的开口。
本发明的方法使能了形成与发射极电连接并且与发射极相邻的场板，而不需要附加的掩模，因为在单独的刻蚀步骤中将发射极窗口和场板沟槽开口。没有附加掩模使得可以非常靠近基极一集电极结(即，非常靠近最高电场的区域，在这种情况下场板是最有效率的)对的场板进行构图。优选地，衬底是硅衬底。
在实施例中，衬底还可以包括掩埋集电极，使得集电极区位于基极区和掩埋集电极之间，其中掩埋集电极比集电极区具有更高的掺杂级别；并且其中场板具有垂直形状，其中场板沟槽部分延伸进入到掩埋集电极中。替代地，场板可以具有水平形状，其中场板的横向尺寸超过场板的垂直尺寸。垂直形状优选用于避免电流在角(corner)周围流动，其可能产生高电场。水平形状优选用于使得可以在相同芯片上包括具有不同栅极长度的器件，其中fT和/或BVCEO可以是不同的。
在实施例中，在基极层的限定了发射极区的部分上形成刻蚀保护层的步骤包括：在基极层的限定了发射极区的部分上形成氧化硅密封层；以及在氧化硅密封层上形成氮化硅刻蚀保护层。氮化硅刻蚀保护层下面的氧化硅密封层的存在密封了可能在氮化硅刻蚀保护层中存在的缺陷，从而保护了下面的基极层。在于氮化硅刻蚀保护层的顶部还可以存在氧化硅层，以改进刻蚀配方(recipe)的选择性，所述刻蚀配方用于相对于刻蚀保护层形成所述开口。
在实施例中，基极层是硼掺杂的含硅锗层，其中所述加衬里步骤包括至少在开口的外露垂直表面上形成包括氮化硅层和氧化硅层的隔离物；以及在场板沟槽部分的底部处形成氧化硅衬里。已经发现侧壁隔离物中的氮化硅刻蚀保护层和氮化硅层的组合有效地保护了硼掺杂硅锗基极层在氧化硅衬里的形成期间免受硼杂质的过度扩散。此外，如果场板沟槽部分延伸到掩埋集电极中，掩埋集电极中的杂质可以促进氧化硅生长，特别是在集电极掺杂有砷(As)的情况下，从而进一步减小了氧化硅层衬里形成步骤的持续时间，从而进一步限制了硼扩散。
可以通过湿热氧化步骤形成氧化硅衬里。可以在形成所述氧化硅衬里之前去除氧化硅密封层，以保护氧化硅衬里以免外露于刻蚀化学剂中，所述刻蚀化学剂可能损坏氧化硅衬里。
在实施例中，所述加衬里步骤还可以包括在开口的垂直外露表面上形成氧化硅-氮化硅-氧化硅(ONO是氧化硅-氮化硅-氧化硅的简称)隔离物。基极和集电极表面上的氧化硅层防止了氮化硅与硅直接接触，所述直接接触可能在高温步骤期间产生缺陷。包括氮化硅层以保护基极免受氧化增强的扩散。氮化硅层上的氧化硅层在另外的刻蚀步骤期间保护氧化硅免受刻蚀。ONO叠层形成了集电极与场板的垂直部分之间的电绝缘障碍物(barrier)，并且提供了发射极和基极接触层之间以及场板和基极层之间的电隔离。
氧化硅衬里可以与任意合适的厚度。在实施例中，在完成的双极晶体管中，氧化硅衬里具有至少20nm的厚度，并且氮化硅隔离物具有至少10nm的厚度。氮化物隔离物厚度确保了保护基极免受增强的扩散，而氧化硅衬里厚度确保了氧化硅衬里可以承受发射极和集电极之间10V的电势差。
附图说明
参考附图更加详细地并且作为非限制示例描述本发明的实施例，其中：
图1示意性地描述了集电极掺杂级别对双极晶体管的电流增益截止频率fT的影响；
图2示意性地描述了集电极掺杂级别对于在双极晶体管中形成的耗尽区深度的影响；
图3示意性地描述了场板对于在双极晶体管中形成的耗尽区形状的影响；
图4示意性地描述了根据本发明实施例的双极晶体管的顶视图；
图5利用沿x-方向的视图示意性地描述了根据本发明实施例的制造双极晶体管的方法的各种步骤；
图6利用沿y-方向的视图示意性地描述了根据本发明实施例的制造双极晶体管的方法的各种步骤；以及
图7利用沿y-方向的视图示意性地描述了根据本发明替代实施例的制造双极晶体管的方法的方面。
具体实施方式
应该理解的是附图只是示意性的并且没有按比例绘制。还应该理解的是贯穿附图，相同的参考数字用于表示相同或类似的部分。
图4示意性地描述了根据本发明实施例的双极晶体管的顶视图。可见的是发射极区40、场板50、刻蚀保护氧化物层34和诸如STI(浅沟槽隔离)12的隔离区域。在图5(a)-(i)和图6(a)-(i)的帮助下解释制造这种双极晶体管的方法。
在以下实施例中，对双极晶体管的集电极区、掩埋集电极(如果存在)和发射极掺杂第一导电类型的杂质，而对基极掺杂第二导电类型的杂质，所述第二导电类型不同于第一导电类型。例如，第一导电类型可以是n型，而第二导电类型可以是p型。替代地，第一导电类型可以是p型，而第二导电类型可以是n型。集电极区和掩埋集电极可以形成在与集电极相同导电类型的衬底中，例如n型集电极可以形成于n型衬底中，例如n型硅衬底。掩埋集电极典型地比集电极区具有更高的掺杂级别。
尽管本发明可以应用于任意双极晶体管设计，针对在CMOS工艺中生产的异质结双极晶体管作为非限制示例来解释本发明，所述CMOS工艺具有用于形成双极晶体管的附加工艺步骤，即BiCMOS工艺，并且异质结双极晶体管具有n型集电极和发射极以及p型基极。应该理解的是不同类型的双极晶体管也是可行的，例如具有p型集电极和发射极以及n型基极的双极晶体管。
在图5(a)和图6(a)中示出了本发明方法的可能起始点。提供了包括诸如浅沟槽隔离之类的隔离区域12在内的衬底10。隔离区域12典型地限定了衬底10中的双极晶体管的有源区。在实施例中，衬底10是n型硅衬底10，所述n型硅衬底例如可以掺杂n型杂质，例如砷(As)。
衬底10典型地包括集电极区11，例如通过衬底10中的外延生长或注入(implantation)形成的相对低掺杂的集电极。
衬底10典型地包括高掺杂集电极区20，例如由衬底10中外延生长的掩埋层或注入的集电极形成的掩埋集电极。相较于集电极11，高掺杂集电极区20典型地包括类型相同但是浓度更高的杂质。如随后将解释的，高掺杂集电极区20与基极区30之间的衬底10的一部分限定了集电极11，基极区30上形成发射极。
衬底10还包括集电极接触区域22，优选地，相较于高掺杂集电极区20和衬底10，所述集电极接触区域22具有类型相同但浓度更高的的杂质，以提供集电极接触区域22的顶部表面和高掺杂集电极20之间减小的串联电阻。可以预期高掺杂集电极20和/或集电极接触区域22的任意合适实现方式。因为这些实现方式对于本领域普通技术人员是众所周知的，只是为了简要的愿意而不再进一步详细解释。
可以将构图的氮化物层(未示出)可选地形成于隔离区域12上面，而隔离区域12之间的有源区仍然外露。在这种结构上，基极层30可以是外延生长的，导致了在单晶衬底10的外露区域上生长的单晶基极层部分和在无定形或多晶表面上的多晶基极层部分，所述无定形或多晶表面例如是隔离区域12或氮化物层(如果存在)。基极层30典型地包括掺杂有诸如硼(B)之类的p型杂质的SiGe。
在优选实施例中，基极层30包括Si/SiGe：C叠层，作为示例可以如下形成所述叠层。在生长外延基极层之前，可以通过氢烘烤(bake)对外露的硅表面进行钝化。通过以下操作来形成基极层：首先生长非掺杂硅缓冲层，然后生长非掺杂SiGe：C集电极-基极隔离物、硼掺杂SiGe：C基极、非掺杂SiGe：C基极-发射极隔离物和掺杂Si发射极盖层。在这些层中，可以在0.1-0.3原子百分比的范围内选择SiGe层中的碳含量，并且可以在15-30原子百分比的范围内选择锗含量。如本质上已知的，SiGe：C层中的碳防止硼杂质从硼掺杂基极向外扩散。然而应该理解的是本发明的双极晶体管中的基极的实际组成和结构是不重要的；可以选用任意合适的基极构造。
在形成基极层之后，可以在基极层30的限定了将要形成发射极区的那部分上形成刻蚀保护层32，如下面将详细解释的。刻蚀保护层32保护了基极层30的发射极窗口区域免受能够损坏硅的刻蚀配方。可以通过以下操作形成这种刻蚀保护层：在基极层上沉积刻蚀保护层层，随后将刻蚀保护层构图为所需尺寸，例如通过在刻蚀保护层上形成构图掩模、去除刻蚀保护层的外露部分、并且随后去除掩模。这种构图对于本领域普通技术人员是众所周知的，并且为此原因不需要进一步详细解释。优选地，刻蚀保护层包括氮化硅部分32，因为已知氮化硅对于基极层30中的杂质(例如硼杂质)的氧化增强扩散具有较高的抵抗力。
在本发明的实施例中，在氮化物部分32上形成氧化物部分34，以改进刻蚀保护层对于后续硅刻蚀步骤的选择性，如下面详细解释的。可以按照任意合适的方式形成和构图氧化物部分34，如前针对氮化硅部分32所解释的。氧化物部分34可以是任意合适类型的氧化物，例如SiO2或TEOS。氮化物层32优选地具有至少10nm的厚度，因为在这一厚度，有效地防止了基极层杂质的向外扩散。
薄氧化物层可以存在于氮化物部分32和基极层30之间，以在后续升温步骤期间保护基极层30免受氮化物部分32的缺陷形成。在实施例中，刻蚀保护层可以是ONO(氧化物-氮化物-氧化物)叠层。可以分别优化氧化物部分34和薄氧化物层(如果存在)的相应厚度。应该理解的是刻蚀保护部分不局限于可选地与氧化物部分34组合的氮化物部分32。可以使用任意合适的材料保护基极层30上的发射极区。
按照任意合适的方式在得到的结构上生长多晶硅基极接触层35，例如通过在合适的气相沉积工艺(例如CVD)之后形成电绝缘层60，所述电绝缘层可以是任意合适的电介质材料，例如诸如氧化硅或TEOS之类的氧化物。
方法随后前进到步骤(b)。可以在电绝缘层60上形成诸如氮化物层(未示出)之类的另外抗刻蚀层，以在另外的处理步骤期间保护所述层免受刻蚀损坏。可以在氮化物层上形成标准的光致抗蚀剂材料(未示出)并且进行构图，以限定双极晶体管的发射极窗口和场板沟槽。
随后在衬底上的叠层中刻蚀开口70，所述开口70包括终止于氧化物层部分34上的发射极窗口72和延伸到集电极区11中的场板沟槽74。在实施例中，场板沟槽74终止于衬底10中靠近高掺杂集电极区20或者在高掺杂集电极区20中的地方。
在实施例中，通过以下方式来执行这种刻蚀步骤：使用多个选择性刻蚀步骤来选择性地去除电绝缘层60上的氮化物层(如果存在)，使用选择性刻蚀来去除电介质或电绝缘层60(例如通过使用选择性氧化物刻蚀)，然后使用一个或多个选择性刻蚀步骤来去除多晶硅基极接触层35、基极层30和衬底10(例如通过使用包括CF4、Cl2、HBr和O2的多晶硅或硅刻蚀配方)。基于HBr/Cl2的刻蚀配方是特别合适的。
需要强调的是，刻蚀步骤序列因此促进了发射极窗口72和场板沟槽74的同时形成，而不需要附加的掩模来促进这种场板的包括。没有附加掩模使得可以非常靠近基极-集电极结对场板进行构图，即，非常靠近最高电场区域，在最高电场区域场板最高效。
接下来，在开口70的外露垂直表面上生长隔离物52和54，如步骤(c)所示。这本质上是已知的，并且只是为了简明起见不再进一步详细解释。可以使用任意合适的隔离物材料。在实施例中，隔离物52和54是ONO隔离物。第一氧化物层防止了氮化物与硅直接接触，所述直接接触可能在后续高温步骤(例如退火步骤)中产生缺陷。包括氮化硅以保护基极免受氧化物增强扩散。最终的氧化物层在另外的刻蚀步骤期间保护氮化物免受刻蚀。ONO隔离物52形成了集电极和场板的垂直部分之间以及场板和基极层之间的电绝缘。
ONO隔离物54形成了发射极和基极接触层之间的电隔离。隔离物可以具有任意合适的形状，但是优选地具有矩形形状，因为这将电绝缘最大化。优选地，隔离物的氮化物层具有至少10nm的厚度，以防止在后续升温步骤期间硼从基极层30的向外扩散。
步骤(d)是可选步骤，当在氮化物刻蚀保护部分32上存在氧化物部分34时执行所述步骤。在这一步骤，通过合适的刻蚀配方选择性地去除氧化物部分34，这对于本领域普通技术人员本质上是已知的。如果在本发明的方法中存在这一步骤，这还会侵蚀(attack)ONO隔离物52和54的外露氧化物层。在这种情况下，应该将隔离物52和54的外露氧化物层形成为这样的厚度，使得在这一刻蚀步骤期间只部分地去除外露的氧化物层，即隔离物52和54的氧化物层的剩余部分仍然在将要形成的基极接触35与发射极之间以及场板与集电极区11和基极区30之间提供足够电绝缘。
接下来，如步骤(e)所示，用电绝缘氧化物部分56向场板沟槽74的底部加衬里，可以通过在700-750℃的温度范围内执行的热氧化步骤形成电绝缘氧化物部分56，其中在所述温度范围内将外露的硅氧化以形成氧化硅。优选地，氧化硅部分56具有至少20nm的厚度，使得氧化硅部分可以承受发射极与集电极11或者高掺杂集电极20之间10V的电势差。然而应该理解的是可以将氧化硅部分56的厚度调谐至其中晶体管可操作的应用领域。例如，如果氧化硅部分56必须承受更高的电势差，可以相应的增加氧化硅部分的厚度，而如果氧化硅部分56必须承受更高的电势差，可以相应的降低氧化硅部分的厚度。
在优选实施例中，硅衬底10、集电极区11和高掺杂掩埋集电极20包括As掺杂。这依赖于As掺杂的级别，例如1*e20cm-3或更高(是高掺杂掩埋集电极20的典型掺杂级别)，将在场板沟槽74的底部处外露的相关材料的氧化速度增加了10-100倍。这限制了氧化步骤的持续时间，进一步限制了硼从基极层30的向外扩散，已经通过保护基极层30免于外露到热湿氧化配方的氮化物刻蚀保护部分32和氮化物侧壁隔离物52的存在而限制了向外扩散。特别是在氮化物刻蚀保护部分32和氮化物侧壁隔离物52每一个均具有至少10nm的厚度的情况下。
在步骤(f)，去除氮化物刻蚀保护部分32以使基极层30上的发射极区外露。这可以使用任意合适的氮化物刻蚀配方来进行。如果在氮化物刻蚀保护部分32下面存在薄氧化物层，也去除了这一薄氧化物层，例如使用分离的刻蚀配方。应该注意的是，如前所述，在氮化物层上面存在氧化物层可以保护隔离物52和54的氮化物层免受侵蚀。在不存在这种保护性氧化物层的情况下，隔离物52和54的氮化物层必须足够厚，使得在完成这种刻蚀步骤时，隔离物52和54的氮化物层厚度减小，而没有将它们完全去除。
在步骤(g)，按照任意方式将发射极材料沉积到所得到的结构上，例如As掺杂多晶硅发射极材料。这种材料形成发射极区40，并且同时至少部分地填充场板沟槽74，使得发射极区40与在场板沟槽74中形成的场板50电连接。因为这种沉积技术完全是常规程序，只是为了简明起见不再进一步详细地进行解释。
现在按照任意合适的方式完成双极器件。例如如步骤(h)所示，例如可以使用诸如刻蚀步骤之类的一系列构图步骤对所得到的结构进行构图，以使基极接触层35和集电极接触22外露，随后如步骤(i)所示形成集电极接触120、基极接触130和发射极接触140。
图5和图6中所示的工艺流程产生了具有垂直场板50的异质结双极晶体管，垂直场板50即横向尺寸或宽度小于垂直尺寸或深度的场板。应该理解的是这只是非限制性示例。同样切实可行的是调节如图5(b)、图6(b)中所示和图7(b)中所示的场板沟槽(没有更改沿x方向的视图)，其中形成横向尺寸或宽度大于其垂直尺寸或深度的场板沟槽74，从而如果按照图5和图6(c)-(i)所示的另外处理步骤如上所述完成器件，则产生了水平场板50。
应该注意的是上述实施例说明而不是限制本发明，并且本领域普通技术人员在不脱离所附权利要求范围的情况下能够设计许多替代实施例。在权利要求中，放置在括号之间的任意参考符号不应该解释为限制权利要求。词语“包括”不排除除了权利要求中列举的之外的元件或步骤的存在。元件之前的“一”或“一个”不排除多个这些元件的存在。可以通过包括几个分立元件的硬件实现本发明。在枚举了多个装置的设备权利要求中，可以通过同一个硬件实现这些装置的一些。在相互不同的从属权利要求中列举的特定措施不表示不能有利地对这些措施进行组合。
Claims (15)
1.一种双极晶体管，包括通过基极区(30)与衬底中的集电极区(11)垂直分离的发射极区(40)，所述双极晶体管还包括与发射极区电连接的场板(50)，所述场板(50)从发射极区沿基极区延伸到集电极区中，所述场板(50)通过隔离物(52，54)与基极区和集电极区横向地电绝缘，所述隔离物(52，54)包括电隔离材料，所述电隔离材料包括氮化硅层，并且所述场板(50)通过另外的电隔离材料(56)与衬底垂直地电隔离。
2.根据权利要求1所述的双极晶体管，其中所述另外的电隔离材料包括氧化硅。
3.根据权利要求1或2所述的双极晶体管，其中基极区(30)包括具有硼掺杂的硅锗层，并且其中所述隔离物包括具有至少10nm厚度的氮化硅层。
4.根据权利要求1至3中任一项所述的双极晶体管，其中所述隔离物包括基极区和集电极区上的氧化硅层以及氧化硅层上的氮化硅层。
5.根据权利要求1至4中任一项所述的双极晶体管，其中所述衬底还包括掩埋集电极(20)，使得集电极区(11)位于基极区(30)和所述掩埋集电极之间，其中所述掩埋集电极比集电极区具有更高的掺杂级别。
6.根据权利要求5所述的双极晶体管，其中所述场板(50)延伸到掩埋集电极区(20)中。
7.根据权利要求1至6中任一项所述的双极晶体管，其中所述场板(50)具有横向尺寸和垂直尺寸，所述横向尺寸超过所述垂直尺寸。
8.一种集成电路，包括至少一个根据权利要求1至7中任一项所述的双极晶体管。
9.一种制造双极晶体管的方法，所述方法包括：
提供包括集电极(11)的半导体衬底(10)；
在半导体衬底上形成基极层(30)；
在基极层的限定了发射极区的部分上形成刻蚀保护层(32，34)；
在刻蚀保护层和基极层上形成基极接触层(35)；
在基极层上形成电绝缘层(60)；
在电绝缘层形成之后形成的结构中刻蚀开口(70)，所述开口包括使刻蚀保护层的至少一部分外露的发射极窗口部分(72)以及与发射极窗口部分相邻的延伸通过基极层、基极接触层和衬底一部分的场板沟槽部分(74)；
利用电绝缘材料(52，54)对所述开口加衬里；
使所述发射极区外露；以及
用导电材料填充所述加衬里的开口。
10.根据权利要求9所述的方法，其中所述衬底(10)还包括掩埋集电极(20)，使得集电极区(11)位于基极区(30)和所述掩埋集电极之间，其中所述掩埋集电极比集电极区具有更高的掺杂级别；并且
其中场板沟槽部分(74)延伸进入到掩埋集电极(20)中。
11.根据权利要求9所述的方法，其中场板沟槽部分(74)具有横向尺寸和垂直尺寸，所述横向尺寸超过所述垂直尺寸。
12.根据权利要求9至11中任一项所述的方法，其中在基极层(30)的限定了发射极区的部分上形成刻蚀保护层(32，34)的步骤包括：
在基极层(30)的限定了发射极区的部分上形成氮化硅刻蚀保护层(32)；以及
在氮化硅刻蚀保护层上形成氧化硅密封层(34)。
13.根据权利要求12所述的方法，其中所述基极层(30)是硼掺杂的含硅锗层，其中所述加衬里步骤包括：
至少在开口(70)的外露垂直表面上形成氧化硅隔离物(52)和氮化硅隔离物(52-54)的叠层；以及
在场板沟槽部分的底部处形成氧化硅衬里(56)。
14.根据权利要求13所述的方法，其中通过湿热氧化步骤形成氧化硅衬里(56)。
15.根据权利要求13或14所述的方法，还包括在形成所述氧化硅衬里(56)之前去除氧化硅密封层(34)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP13166124.1 | 2013-05-01 | ||
| EP13166124.1A EP2800127B1 (en) | 2013-05-01 | 2013-05-01 | Method of manufacturing a bipolar transistor, bipolar transistor and integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104134688A true CN104134688A (zh) | 2014-11-05 |
| CN104134688B CN104134688B (zh) | 2017-03-01 |
Family
ID=48184101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410178089.0A Active CN104134688B (zh) | 2013-05-01 | 2014-04-29 | 制造双极晶体管的方法、双极晶体管和集成电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9111987B2 (zh) |
| EP (1) | EP2800127B1 (zh) |
| CN (1) | CN104134688B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107546264A (zh) * | 2016-06-29 | 2018-01-05 | 格罗方德半导体公司 | 具有应力分量的异质接面双极晶体管 |
| CN108109916A (zh) * | 2017-12-21 | 2018-06-01 | 深圳市晶特智造科技有限公司 | 双极晶体管及其制作方法 |
| CN108666352A (zh) * | 2018-05-14 | 2018-10-16 | 云谷（固安）科技有限公司 | 显示面板母板、显示面板及其制作方法 |
| CN111293170A (zh) * | 2018-12-06 | 2020-06-16 | 安世有限公司 | 半导体装置及其制造方法 |
| CN113540222A (zh) * | 2021-07-13 | 2021-10-22 | 弘大芯源(深圳)半导体有限公司 | 一种高压双极晶体管 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2879182B1 (en) | 2013-11-28 | 2018-07-11 | Nxp B.V. | Transistor, amplifier circuit and integrated circuit |
| EP2919272B1 (en) | 2014-03-12 | 2020-05-27 | Nxp B.V. | Bipolar transistor device and method of fabrication |
| US10749017B1 (en) | 2019-02-12 | 2020-08-18 | Qualcomm Incorporated | Heterojunction bipolar transistors with field plates |
| US11355585B2 (en) * | 2019-10-01 | 2022-06-07 | Analog Devices International Unlimited Company | Bipolar junction transistor, and a method of forming a charge control structure for a bipolar junction transistor |
| US11563084B2 (en) | 2019-10-01 | 2023-01-24 | Analog Devices International Unlimited Company | Bipolar junction transistor, and a method of forming an emitter for a bipolar junction transistor |
| US11404540B2 (en) | 2019-10-01 | 2022-08-02 | Analog Devices International Unlimited Company | Bipolar junction transistor, and a method of forming a collector for a bipolar junction transistor |
| CN114093937B (zh) * | 2021-11-25 | 2023-08-22 | 中国电子科技集团公司第二十四研究所 | 一种双极晶体管及其制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7132344B1 (en) * | 2004-12-03 | 2006-11-07 | National Semiconductor Corporation | Super self-aligned BJT with base shorted field plate and method of fabricating |
| US20090212394A1 (en) | 2005-04-28 | 2009-08-27 | Nxp B.V. | Bipolar transistor and method of fabricating the same |
| ATE532211T1 (de) | 2006-08-31 | 2011-11-15 | Nxp Bv | Verfahren zur herstellung eines bipolaren transistors |
| DE102007020659B4 (de) * | 2007-04-30 | 2012-02-23 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zur Herstellung desselben |
| US8319282B2 (en) * | 2010-07-09 | 2012-11-27 | Infineon Technologies Austria Ag | High-voltage bipolar transistor with trench field plate |
| EP2466628A1 (en) | 2010-12-16 | 2012-06-20 | Nxp B.V. | Bipolar transistor manufacturing method and bipolar transistor |
| EP2581930B1 (en) * | 2011-10-11 | 2014-06-04 | Nxp B.V. | Bipolar transistor manufacturing method, bipolar transistor and integrated circuit |
| EP2557420B1 (en) * | 2011-08-12 | 2015-10-14 | Nxp B.V. | Semiconductor device having Au-Cu electrodes and method of manufacturing semiconductor device |
-
2013
- 2013-05-01 EP EP13166124.1A patent/EP2800127B1/en active Active
-
2014
- 2014-04-23 US US14/259,550 patent/US9111987B2/en active Active
- 2014-04-29 CN CN201410178089.0A patent/CN104134688B/zh active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107546264A (zh) * | 2016-06-29 | 2018-01-05 | 格罗方德半导体公司 | 具有应力分量的异质接面双极晶体管 |
| CN108109916A (zh) * | 2017-12-21 | 2018-06-01 | 深圳市晶特智造科技有限公司 | 双极晶体管及其制作方法 |
| CN108109916B (zh) * | 2017-12-21 | 2020-08-28 | 南京溧水高新创业投资管理有限公司 | 双极晶体管及其制作方法 |
| CN108666352A (zh) * | 2018-05-14 | 2018-10-16 | 云谷（固安）科技有限公司 | 显示面板母板、显示面板及其制作方法 |
| US11050042B2 (en) | 2018-05-14 | 2021-06-29 | Yungu (Gu'an) Technology Co., Ltd. | Display panel motherboard, display panel and method of manufacturing the same |
| CN111293170A (zh) * | 2018-12-06 | 2020-06-16 | 安世有限公司 | 半导体装置及其制造方法 |
| CN113540222A (zh) * | 2021-07-13 | 2021-10-22 | 弘大芯源(深圳)半导体有限公司 | 一种高压双极晶体管 |
| CN113540222B (zh) * | 2021-07-13 | 2022-10-21 | 弘大芯源(深圳)半导体有限公司 | 一种高压双极晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2800127B1 (en) | 2020-07-08 |
| EP2800127A1 (en) | 2014-11-05 |
| US20140327110A1 (en) | 2014-11-06 |
| US9111987B2 (en) | 2015-08-18 |
| CN104134688B (zh) | 2017-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104134688B (zh) | 制造双极晶体管的方法、双极晶体管和集成电路 | |
| CN102906879B (zh) | 垂直异质结隧道-fet的制造 | |
| CN205452291U (zh) | 双极型晶体管器件 | |
| US10573730B2 (en) | Bipolar transistor | |
| KR100486304B1 (ko) | 자기정렬을 이용한 바이씨모스 제조방법 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| US20160087068A1 (en) | Lateral bipolar transistor with base extension region | |
| CN103915334B (zh) | 双层多晶硅双极型晶体管的制造方法 | |
| EP2919272B1 (en) | Bipolar transistor device and method of fabrication | |
| JP2008538864A (ja) | バイポーラトランジスタ及びその製造方法 | |
| CN102347329B (zh) | 半导体元件及其制法 | |
| CN108231583B (zh) | 双极晶体管及其制作方法 | |
| CN104022152B (zh) | 带有压应变薄膜应变源的双栅p沟道MOSFET及制备方法 | |
| CN108054096B (zh) | 双极晶体管的制作方法 | |
| US9209264B2 (en) | Heterojunction bipolar transistor having a germanium raised extrinsic base | |
| CN103426916A (zh) | 功率mosfet结构及方法 | |
| US8455975B2 (en) | Parasitic PNP bipolar transistor in a silicon-germanium BiCMOS process | |
| US8637959B2 (en) | Vertical parasitic PNP device in a BiCMOS process and manufacturing method of the same | |
| US20050037587A1 (en) | Heterojunction bipolar transistor | |
| US9343554B2 (en) | Semiconductor device and manufacturing method of the same | |
| US7645666B2 (en) | Method of making a semiconductor device | |
| JP2001196382A (ja) | 半導体装置及びその製造方法 | |
| CN104882382A (zh) | Mosfet终端结构及其制造方法 | |
| CN104465372A (zh) | 双极型三极管的制造方法及结构 | |
| CN104425577A (zh) | 自对准锗硅异质结双极型三极管器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |